JP2006108612A - 薄膜トランジスタ表示板の製造方法 - Google Patents

薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP2006108612A
JP2006108612A JP2005019463A JP2005019463A JP2006108612A JP 2006108612 A JP2006108612 A JP 2006108612A JP 2005019463 A JP2005019463 A JP 2005019463A JP 2005019463 A JP2005019463 A JP 2005019463A JP 2006108612 A JP2006108612 A JP 2006108612A
Authority
JP
Japan
Prior art keywords
drain electrode
channel region
silicon layer
forming
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005019463A
Other languages
English (en)
Inventor
Woo-Geun Lee
禹 根 李
Shoshu Kin
彰 洙 金
Shoko Kin
湘 甲 金
Hye-Young Ryu
慧 英 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006108612A publication Critical patent/JP2006108612A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】製造工程を単純化すると同時に工程時間を短縮する。
【解決手段】絶縁基板１１０上に、ゲート電極１２４を有するゲート線及びゲート絶縁膜１４０を形成し、その上にケイ素層、不純物ケイ素層及び導電体層１５１、１５４を積層する。次に導電体層上に、トランジスタのチャネル領域に第１の厚さを有する第１部分と、第１の厚さよりも厚い、データ線及びドレイン電極に対応する配線領域に第２部分を有する感光膜パターンを形成する。これをエッチングマスクとして導電体層をエッチングし、第１部分を除去してチャネル領域の導電体層を露出する。次に、その他の領域に対応するケイ素層及び不純物ケイ素層をエッチングしチャネル領域に対応する導電体層の一部をエッチングし、チャネル領域に位置する導電体層及び不純物ケイ素層を除去した後、第２部分を除去する。次に、データ線を覆いドレイン電極を露出する接触孔を有する保護膜を形成し、ドレイン電極と接続される画素電極を形成する。
【選択図】図９Ａ

Description

本発明は、薄膜トランジスタ表示板の製造方法に関し、より詳細には、液晶表示装置の一基板として用いられる薄膜トランジスタ表示板の製造方法に関する。
液晶表示装置は、現在最も広く使われている平板表示装置のうちの一つであって、電界生成電極が形成されている二枚の表示板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列することによって、液晶層を通過する光の透過率を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているものは、電界生成電極が二つの表示板に各々具備されているものである。この中でも、一つの表示板には複数の画素電極が行列状に配列され、もう一つの表示板には一つの共通電極が表示板全面を覆っている構造の液晶表示装置が主流となっている。この液晶表示装置における画像表示は、各画素電極に別途の電圧を印加することによって行われる。このために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線と、画素電極に印加される電圧を伝達するデータ線を表示板に配設する。
このような液晶表示装置の製造方法において、薄膜トランジスタ表示板は、マスクを用いるフォトエッチング工程によって製造するのが一般的である。そして、生産費用を節減するために、マスクの数を減らし、工程時間を短縮することが好ましい。
本発明の目的は、製造工程を単純化すると同時に、工程時間を短縮できる薄膜トランジスタ表示板の製造方法を提供することにある。
このような目的を達成達成するために、本発明の実施例による薄膜トランジスタ表示板の製造方法では、ソース電極及びドレイン電極を分離する際に、他の部分よりも厚さが薄い感光膜をソース及びドレイン電極の間に形成することで、必要によって膜をエッチングする時に下部膜がエッチングされないように保護する役割をし、更に他の膜がエッチングされる時には感光膜が共にエッチングされて感光膜の下部の膜を露出する。この時、下部の膜の一部も共にエッチングされる。
より詳細には、本発明の実施例による薄膜トランジスタ表示板の製造方法において、まず、絶縁基板上にゲート電極を有するゲート線を形成する。次に、ゲート線を覆うゲート絶縁膜の上部に半導体、オーミック接触部材、及び互いに分離された状態で同一層にデータ線及びドレイン電極を形成する。次に、データ線を覆いドレイン電極を露出する接触孔を有する保護膜を形成し、ドレイン電極と接続される画素電極を形成する。この時、半導体、オーミック接触部材及びデータ線とドレイン電極は、ゲート絶縁膜の上部にケイ素層、不純物ケイ素層及び導電体層を積層し、導電体層上部に、ソース電極及びドレイン電極の間のチャネル領域に位置し第１の厚さを有する第１部分と、第１の厚さよりも厚さが厚く、データ線及びドレイン電極に対応する配線領域に位置する第２部分を有する感光膜パターンを形成する。次に、感光膜パターンをエッチングマスクとして、配線領域及びチャネル領域を除くその他の領域に対応する導電体層をエッチングし、第１部分を除去してチャネル領域の導電体層を露出する。次に、その他の領域に対応するケイ素層及び不純物ケイ素層をエッチングしながら、チャネル領域に対応する導電体層の一部をエッチングし、チャネル領域に位置する導電体層及び不純物ケイ素層を除去した後に第２部分を除去する。
感光膜パターンは、一つのマスクを用いて形成するのが好ましく、マスクは、光の一部のみが透過する第一部分、光が完全に透過する第二部分、及び光が完全に透過しない第三部分を含むのが良い。感光膜パターンは、陽性感光膜の場合、マスクの第一、第二及び第三部分が露光過程において、チャネル領域、その他の領域及び配線領域に整列されるのが好ましい。
マスクの第一部分は、半透明膜を含み、露光ステップで用いられる光源の分解能よりも小さいサイズのパターンを含むのが良い。感光膜パターンの第１部分は、リフロー処理を通じて形成することもできる。
本発明の実施例による薄膜トランジスタ表示板の製造方法によれば、製造工程を単純化し、製造費用を最少化することができ、一つの薄膜をエッチングする際に下部膜の一部を除去することによって、工程時間を短縮することができる。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
本発明の実施例による薄膜トランジスタ表示板の構造について、図面に基づいて詳細に説明する。
本発明の実施例による薄膜トランジスタ表示板には、絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１及び維持電極線１３１が形成されている。
ゲート線１２１は主に横方向にのびており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。ゲート線１２１には、ゲート電極１２４が突起状に形成され、本実施例のように、ゲート線１２１は、外部からのゲート信号をゲート線１２１に伝達するための接触部を有し、接触部であるゲート線１２１の端部１２９は、他の部分よりも広い幅を有することが好ましく、ゲート線１２１の端部１２９は、基板１１０上部に直接形成されているゲート駆動回路の出力端に接続することができる。
維持（保持）電極線１３１は、ゲート線１２１と電気的に分離され、後のドレイン電極１７５と重なって保持容量（ストレージキャパシタ）を形成する。維持電極線１３１は、共通電圧などの予め定められた電圧の印加を外部から受けており、画素電極１９０とゲート線１２１の重畳で発生する保持容量が充分な場合には、維持電極線１３１を省略することができ、画素の開口率を極大化するために、画素領域の周縁に配設することもできる。
ゲート線１２１及び維持電極線１３１は、Al、Al合金、Ag、Ag合金、Cr、Ti、Ta、Mo、Cuなどの金属などで形成される。図２に示すように、本実施例において、ゲート線１２１は、物理的な性質が異なる二つの膜、即ち下部膜１２１pとその上の上部膜１２１qを含む。下部膜１２１pは、ゲート信号の遅延や電圧降下を減らせるように、低い比抵抗（resistivity）の金属、例えば、アルミニウム（Al）やアルミニウム合金などのアルミニウム系列の金属からなり、１，０００-３，０００Åの範囲の厚さを有する。これとは異なって、上部膜１２１qは、他の物質、特にIZO（indium zinc oxide）またはITO（indium tin oxide）との物理的、化学的、電気的な接触特性が優れた物質、例えば、モリブデン（Mo）、モリブデン合金（例：モリブデン-タングステン（MoW）合金）、クロム（Cr）などからなり、１００-１，０００Åの範囲の厚さを有する。下部膜１２１pと上部膜１２１qの組み合わせの例としては、純粋アルミニウム若しくはアルミニウム-ネオジム（Nd）合金/モリブデンが挙げられ、互いの位置が逆であることもできる。図２において、ゲート電極１２４の下部膜及び上部膜は、各々図面符号１２４p、１２４qで、ゲート線１２１端部１２９の下部膜及び上部膜は、各々図面符号１２９p、１２９qで、維持電極線１３１の下部膜及び上部膜は、各々図面符号１３１p、１３１qで示される。
下部膜１２１p、１２４p、１２９p、１３１p及び上部膜１２１q、１２４q、１２９q、１３１qの側面は各々傾斜し、その側壁傾斜角は、基板１１０の表面に対し約３０-８０°である。
ゲート線１２１と維持電極線１３１の上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、複数のデータ線１７１を始めとして、複数のドレイン電極１７５が形成されている。各データ線１７１は、主に縦方向にのびており、各ドレイン電極１７５に向けて複数の分岐を出してデータ線１７１から拡張したソース電極１７３を有する。データ線１７１の一端部に位置する接触部１７９は、外部からの画像信号をデータ線１７１に伝達する。データ線１７１、ドレイン電極１７５もゲート線１２１と同様に、Al、Al合金、Ag、Ag合金、Cr、Ti、Ta、Mo、Cuなどの金属などで形成され、本実施例では、モリブデンを含む導電膜の単一膜である。
データ線１７１、ドレイン電極１７５の下には、データ線１７１に沿って主に縦に長くのびた複数の線状半導体１５１が形成されている。非晶質シリコンなどからなる各線状半導体１５１は、各ゲート電極１２４、ソース電極１７３及びドレイン電極１７５と重なり、薄膜トランジスタのチャネルが形成されるチャネル部１５４を有する。
半導体１５１とデータ線１７１及びドレイン電極１７５の間には、両者間の接触抵抗をそれぞれ減らすための複数の線状オーミック接触部材１６１及び島状のオーミック接触部材１６５が形成されている。オーミック接触部材１６１は、シリサイドやn型不純物が高濃度にドーピングされた非晶質シリコンなどからなり、ソース電極１７３の下部に位置するオーミック接触部材１６３を有し、島状のオーミック接触部材１６５は、ゲート電極１２４を中心にオーミック接触部材１６３と対向している。
この時、半導体１５１は、薄膜トランジスタが位置するチャネル部１５４を除いて、データ線１７１、ドレイン電極１７５及びその下部のオーミック接触部材１６１、１６５と実質的に同一の平面形状を有している。詳細には、線状半導体１５１は、データ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６１、１６５の下に存在する部分以外にも、ソース電極１７３とドレイン電極１７５の間に、これらによって覆われず露出された部分を有している。
データ線１７１及びドレイン電極１７５の上には、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質或いは窒化ケイ素などからなる保護膜１８０が形成されている。
保護膜１８０には、ドレイン電極１７５の少なくとも一部とデータ線１７１の端部１７９を各々露出する複数の接触孔１８５、１８２が具備されている。一方、ゲート線１２１の端部１２９も外部の駆動回路と接続するための接触部を有しているが、複数の接触孔１８１がゲート絶縁膜１４０と保護膜１８０を通ってゲート線１２１の端部１２９を露出する。
保護膜１８０上には、IZOまたはITOからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は、接触孔１８５を通じてドレイン電極１７５と物理的・電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、液晶層の液晶分子を再配列する。
また、前述したように、画素電極１９０及び共通電極は容量（以下、液晶容量と言う）を構成して、薄膜トランジスタがターンオフした後にも印加された電圧を維持するが、電圧維持能力を強化するために、液晶容量と並列に接続された別の容量を設け、これが保持容量である。保持容量は、画素電極１９０とこれと隣接するゲート線１２１（これを前段ゲート線と言う）若しくは維持電極線１３１の重畳などで形成される。
画素電極１９０はまた、隣接するゲート線１２１及びデータ線１７１と重なって開口率を上げているが、重ならないこともある。
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線及びデータ線の端部１２９、１７９と各々接続される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割をするものであって、必須ではなく、これらの適用は選択的である。
本発明の他の実施例によれば、画素電極１９０の材料に透明な導電性ポリマーなどを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を用いても良い。ここで、接触補助部材８１、８２は、画素電極１９０と他の物質、特にIZOまたはITOで作ることができる。
以下、図１〜図３の構造を有する液晶表示装置用の薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図４〜図１３Ｂ、及び図１〜図３を参照して詳細に説明する。
図４は、本発明の他の実施例によって製造する第１ステップにおける薄膜トランジスタ表示板の配置図である。図５Ａ及び５Ｂは各々、図４に示すVa-Va´線及びVb-Vb´線による断面図である。図６Ａ及び６Ｂは各々、図４に示すVa-Va´線及びVb-Vb´線による断面図で、図５Ａ及び図５Ｂに続く工程を示す。図７Ａ及び７Ｂは各々、図４に示すVa-Va´線及びVb-Vb´線による断面図で、図６Ａ及び図６Ｂに続く工程を示す。図８Ａ及び８Ｂは各々、図４に示すVa-Va´線及びVb-Vb´線による断面図で、図７Ａ及び図７Ｂに続く工程を示す。図９Ａ及び９Ｂは各々、図４に示すVa-Va´線及びVb-Vb´線による断面図で、図８Ａ及び図８Ｂに続く工程を示す。図１０は、図９Ａ及び図９Ｂに続く工程における薄膜トランジスタ表示板の配置図である。図１１Ａ及び１１Ｂは各々、図１０に示すXIa-XIa´線及びXIb-XIb´線による断面図である。図１２は、図１１Ａ及び図１１Ｂに続く工程における薄膜トランジスタ表示板の配置図である。図１３Ａ及び１３Ｂは各々、図１２に示すXIIIa-XIIIa´線及びXIIIb-XIIIb´線による断面図である。
まず、透明なガラスなどで作られた絶縁基板１１０上に、二つの層の金属膜、即ち、純粋アルミニウム若しくはアルミニウム合金（Al-Nd alloy）の下部金属膜と、モリブデン若しくはモリブデン合金の上部金属膜をスパッタリングなどで順次積層する。ここで、下部金属膜は１，０００-３，０００Å程度の厚さを有するのが好ましく、上部金属膜は５００-１，０００Å程度の厚さを有するのが好ましい。
次に、図４、図５Ａ及び図５Ｂに示すように、感光膜パターンを用いるフォトエッチング工程によって上部金属膜及び下部金属膜を順次にパターニングして、複数のゲート電極１２４を含むゲート線１２１及び維持電極線１３１を形成する。
上部膜１２１q、１３１q及び下部膜１２１p、１３１pのパターニングには、アルミニウム及びモリブデンに対して全て側面傾斜を与えながらエッチングできるアルミニウムエッチング液である、CH３COOH（酢酸）/HNO３（硝酸）/H３PO４（リン酸）/H２Oを使用した湿式エッチングを施すのが良い。
次に、図６Ａ及び６Ｂに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を、化学気相蒸着法を利用して各々約１，５００Å〜約５，０００Å、約５００Å〜約２，０００Å、約３００Å〜約６００Åの厚さに連続蒸着する。次に、スパッタリングなどの方法でデータ用導電物質を積層して導電体層１７０を形成した後、その上に感光膜を１μm〜２μmの厚さに塗布する。その後、光マスク（図示せず）を通じて感光膜に光を照射し現像して、感光膜パターン５２、５４を形成する。
この時、現像した感光膜の厚さは位置によって異なり、感光膜は、厚さが次第に薄くなる第１〜第３部分からなる。Ａ領域（以下、配線領域と言う）に位置する第１部分と、Ｃ領域（以下、チャネル領域と言う）に位置する第２部分は、各々図面符号５２、５４で示され、Ｂ領域（以下、その他の領域と言う）に位置する第３部分に対する図面符号は付していないが、これは、第３部分が０の厚さを有し、下の導電体層１７０が露出しているためである。第１部分５２と第２部分５４の厚さの比は、後続工程の工程条件によって異なる必要があり、第２部分５４の厚さを第１部分５２の厚さの１/２以下とするのが好ましい。例えば、４，０００Å以下であるのが良い。
この時、一つのマスクを用いるフォト工程において、位置によって感光膜の厚さを異ならせる種々の方法があるが、第２部分５４に対応する部分の光透過量を調節するために、主にスリットや格子状のパターンを形成したり、半透明膜を使用する。
ここで、スリット間に位置するパターンの線幅やパターン間の間隔、即ちスリットの幅は、露光時に利用する露光器の分解能よりも小さいのが好ましく、半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率の薄膜或いは異なる厚さの薄膜が利用できる。
その後、一連のエッチングステップを経て、図１０、１１Ａ及び１１Ｂに示すような複数のソース電極１７３を各々含む複数のデータ線１７１及び複数のドレイン電極１７５を形成し、複数の突出部１６３を各々含む複数の線状オーミック接触部材１６１及び複数の島状オーミック接触部材１６５、そして複数のチャネル部１５４を含む複数の線状半導体１５１を形成する。
説明の便宜上、配線領域Ａに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャネル領域Ｃに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分とし、その他の領域Ｂに位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。
このような構造の工程順の一例は次の通りである。
（１）その他の領域Ｂに位置する導電体層１７０、不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（２）チャネル領域Ｃに位置する感光膜の第２部分５４を除去、
（３）チャネル領域Ｃに位置する導電体層１７０及び不純物非晶質シリコン層１６０の第２部分を除去、そして
（４）配線領域Ａに位置する感光膜の第１部分５２を除去。
更に、工程順の他の例は次の通りである。
（１）その他の領域Ｂに位置する導電体層１７０の第３部分を除去、
（２）チャネル領域Ｃに位置する感光膜の第２部分５４を除去、
（３）その他の領域Ｂに位置する不純物非晶質シリコン層１６０及び非晶質シリコン層１５０の第３部分を除去、
（４）チャネル領域Ｃに位置する導電体層１７０の第２部分を除去、
（５）配線領域Ａに位置する感光膜の第１部分６２を除去、そして
（６）チャネル領域Ｃに位置する不純物非晶質シリコン層１６０の第２部分を除去。
ここでは後者の例について説明する。
まず、図７Ａ及び７Ｂに示すように、その他の領域Ｂから露出されている導電体層１７０を湿式エッチング若しくは乾式エッチングで除去し、下部の不純物非晶質シリコン層１６０の第３部分を露出する。アルミニウム系列の導電膜は、主に湿式エッチングを施し、モリブデン系列の導電膜は、湿式及び乾式エッチングを選択的に施すことができる。多重膜の場合には、選択的に湿式及び乾式エッチングを施すことができる。なお、二重膜がアルミニウム及びモリブデンを含む時には、一つの湿式エッチング条件でパターニングすることもできる。乾式エッチングを用いる場合、感光膜５２、５４の上の部分がある程度の厚さにエッチングされ得る。
図面符号１７４は、データ線１７１とドレイン電極１７５がまだ接続している状態の導電体である。この時、導電体１７４は、感光膜５２、５４の下部までエッチングされ、導電体１７４及び感光膜５２、５４はアンダーカットの構造を有する。
次に、図８Ａ及び図８Ｂに示すように、チャネル領域Ｃに残っている第２部分５４（図６Ｂ参照）の感光膜残留物をアッシングで除去するエッチングバック（etch back）工程を実施する。この時、チャネル領域Ｃの感光膜の第２部分５４が除去されて下の導電体１７４の第２部分が露出し、感光膜の第１部分５２の一部も除去されて感光膜５２の幅が狭くなり、感光膜５２と導電体１７４の間のアンダーカット構造が無くなる。
次に、図９Ａ及び図９Ｂに示すように、その他の領域Ｂに位置する不純物非晶質シリコン層１６０（図６Ｂ参照）及びその下部の真性非晶質シリコン層１５０（図６Ｂ参照）の第３部分を除去すると同時に、チャネル領域Ｃの導電体１７４の一部も除去する。このように、本発明の実施例において、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０をエッチングする時に導電体１７４の一部も除去することによって、後の工程で、チャネル領域Ｃの導電体１７４を分離する時の工程時間が短縮できる。
このステップにより線状真性半導体１５１が完成する。なお、図面符号１６４は、線状オーミック接触部材１６１と島状オーミック接触部材１６５がまだ接続している状態の線状の不純物非晶質シリコン層１６０を示し、以下、（線状の）不純物半導体と言う。
次に、図１０、図１１Ａ及び１１Ｂに示すように、チャネル領域Ｃに位置する残っている導電体１７４及び線状の不純物半導体１６４の第２部分をエッチングして除去する。そして、残っている感光膜の第１部分５２も除去する。この時、図１１Ｂに示すように、チャネル領域Ｃに位置する線状真性半導体１５１のチャネル部１５４上の部分が除去され厚さが薄くなることがあり、感光膜の第１部分５２もこの時ある程度の厚さがエッチングされる。
このようにすれば、導電体１７４の各々が一つのデータ線１７１及び複数のドレイン電極１７５に分離されて完成し、不純物半導体１６４の各々が一つの線状オーミック接触部材１６１と複数の島状オーミック接触部材１６５に分離されて完成する。
次に、図１２、図１３Ａ及び図１３Ｂのように、基板１１０の上部に、有機絶縁物質若しくは無機絶縁物質を塗布又は積層して保護膜１８０を形成した後にエッチングして、複数の接触孔１８５、１８２を形成する。この時、ゲート線１２１と同一層を露出する接触孔を形成するために、ゲート絶縁膜１４０も同時にエッチングして、ゲート線１２１の端部１２９を露出する接触孔１８１を共に形成する。
最後に、図１〜図３に示すように、５００Å〜１，５００Å厚さのIZOまたはITO層をスパッタリング法で蒸着しフォトエッチングして、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。IZO層を用いる場合のエッチングは、（HNO３/（NH４）２Ce（NO３）６/H２O）などのクロム用エッチング液を使う湿式エッチングが好ましいが、このエッチング液は、アルミニウムを腐食させないので、データ線１７１、ドレイン電極１７５、ゲート線１２１において導電膜が腐食するのを防ぐことができる。
本実施例では、データ線１７１及びドレイン電極１７５と、その下部のオーミック接触部材１６１、１６５及び半導体１５１を一つの感光膜パターンをエッチングマスクとするフォトエッチング工程で形成し、製造工程を単純化することができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１に示す薄膜トランジスタ表示板のII-II´線による断面図である。 図１に示す薄膜トランジスタ表示板のIII-III´線による断面図である。 本発明の製造方法の第１ステップにおける薄膜トランジスタ表示板の配置図である。 図４に示すVa-Va´線による断面図である。 図４に示すVb-Vb´線による断面図である。 図４に示すVa-Va´線に対応する部分の断面図で、図５Ａ及び図５Ｂに続く工程を示す図である。 図４に示すVb-Vb´線に対応する部分の断面図で、図５Ａ及び図５Ｂに続く工程を示す図である。 図４に示すVa-Va´線に対応する部分の断面図で、図６Ａ及び図６Ｂに続く工程を示す図である。 図４に示すVb-Vb´線に対応する部分の断面図で、図６Ａ及び図６Ｂに続く工程を示す図である。 図４に示すVa-Va´線に対応する部分の断面図で、図７Ａ及び図７Ｂに続く工程を示す図である。 図４に示すVb-Vb´線に対応する部分の断面図で、図７Ａ及び図７Ｂに続く工程を示す図である。 図４に示すVa-Va´線に対応する部分の断面図で、図８Ａ及び図８Ｂに続く工程を示す図である。 図４に示すVb-Vb´線に対応する部分の断面図で、図８Ａ及び図８Ｂに続く工程を示す図である。 図９Ａ及び図９Ｂに続く工程における薄膜トランジスタ表示板の配置図である。 図１０に示すXIa-XIa´線による断面図である。 図１０に示すXIb-XIb´線による断面図である。 図１１Ａ及び図１１Ｂに続く工程における薄膜トランジスタ表示板の配置図である。 図１２に示すXIIIa-XIIIa´線による断面図である。 図１２に示すXIIIb-XIIIb´線による断面図である。
符号の説明
１１０ 基板
１２１、１２９ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ オーミック接触部材
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１９０ 画素電極
８１、８２ 接触補助部材

Claims (6)

  1. 絶縁基板上にゲート電極を有するゲート線を形成するステップ、
    前記ゲート線を覆うゲート絶縁膜を形成するステップ、
    前記ゲート絶縁膜上部に半導体を形成するステップ、
    前記半導体上部にオーミック接触部材を形成するステップ、
    前記オーミック接触部材の上部に互いに分離され、同一層にデータ線及びドレイン電極を形成するステップ、
    前記データ線を覆い、前記ドレイン電極を露出する接触孔を有する保護膜を形成するステップ、及び
    前記接触孔を通じて前記ドレイン電極と接続される画素電極を形成するステップ、
    を含み、
    前記半導体、オーミック接触部材及びデータ線とドレイン電極の形成ステップは、
    前記ゲート絶縁膜上部にケイ素層、不純物ケイ素層及び導電体層を積層するステップ、
    前記導電体層上部に、前記ソース電極及びドレイン電極の間のチャネル領域に位置し第１の厚さを有する第１部分と、前記第１の厚さよりも厚い厚さを有し、前記データ線及びドレイン電極に対応する配線領域に位置する第２部分を有する感光膜パターンを形成するステップ、
    前記感光膜パターンをエッチングマスクとして前記配線領域及びチャネル領域を除くその他の領域に対応する前記導電体層をエッチングするステップ、
    前記第１部分を除去して前記チャネル領域の前記導電体層を露出するステップ、
    前記その他の領域に対応する前記ケイ素層及び不純物ケイ素層をエッチングしながら、前記チャネル領域に対応する前記導電体層の一部をエッチングするステップ、
    前記チャネル領域に位置する前記導電体層及び不純物ケイ素層を除去するステップ、及び
    前記第２部分を除去するステップ、
    を含むことを特徴とする薄膜トランジスタ表示板の製造方法。
  2. 前記感光膜パターンは一つのマスクを用いて形成されることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記マスクは、光が一部のみが透過される第一部分、光が完全に透過される第二部分、及び光が完全に透過されない第三部分を含み、前記感光膜パターンは陽性感光膜であり、前記マスクの第一、第二及び第三部分が露光過程において、前記チャネル領域、その他の領域及び配線領域に整列されることを特徴とする請求項２に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記マスクの第一部分は半透明膜を含むことを特徴とする請求項３に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記マスクの第一部分は、前記露光ステップで用いられる光源の分解能よりも小さいサイズのパターンを含むことを特徴とする請求項４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記感光膜パターンの第１部分はリフロー処理を通じて形成されることを特徴とする請求項１に記載の薄膜トランジスタ表示の製造方法。
JP2005019463A 2004-10-06 2005-01-27 薄膜トランジスタ表示板の製造方法 Pending JP2006108612A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079521A KR101090249B1 (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
JP2006108612A true JP2006108612A (ja) 2006-04-20

Family

ID=36126084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019463A Pending JP2006108612A (ja) 2004-10-06 2005-01-27 薄膜トランジスタ表示板の製造方法

Country Status (7)

Country Link
US (2) US7425476B2 (ja)
EP (1) EP1646076B1 (ja)
JP (1) JP2006108612A (ja)
KR (1) KR101090249B1 (ja)
CN (1) CN1767175B (ja)
DE (1) DE602005027028D1 (ja)
TW (1) TWI395001B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294946A (ja) * 2006-04-24 2007-11-08 Samsung Electronics Co Ltd 金属配線の製造方法及びこれを利用した表示基板の製造方法
JP2011119707A (ja) * 2009-12-04 2011-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2012119659A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009321A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
TWI374510B (en) 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
CN101266951B (zh) * 2008-05-05 2012-02-01 友达光电股份有限公司 显示装置的栅极驱动电路以及制作显示装置的器件的方法
KR102063983B1 (ko) * 2013-06-26 2020-02-11 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103500764B (zh) 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
KR102132445B1 (ko) * 2013-12-31 2020-07-09 엘지디스플레이 주식회사 액정 디스플레이 패널 및 이의 제조 방법
KR102423678B1 (ko) * 2015-09-25 2022-07-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN107134460B (zh) * 2017-04-11 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN110729197A (zh) * 2018-06-29 2020-01-24 中华映管股份有限公司 一种半导体薄膜晶体管的制造方法及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055364A (ja) * 2000-05-31 2002-02-20 Hynix Semiconductor Inc 薄膜トランジスタ液晶表示装置製造用フォトマスク
WO2004047159A1 (en) * 2002-11-19 2004-06-03 Samsung Electronics Co., Ltd. Tft substrate for liquid crystal display apparatus and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2002131886A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd 半導体装置の製造方法
JP2002151381A (ja) * 2000-11-09 2002-05-24 Nec Kagoshima Ltd パターン形成方法
TW480728B (en) * 2001-02-02 2002-03-21 Hannstar Display Corp Polysilicon thin film transistor structure and the manufacturing method thereof
JP4462775B2 (ja) * 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP3871923B2 (ja) * 2001-11-26 2007-01-24 鹿児島日本電気株式会社 パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055364A (ja) * 2000-05-31 2002-02-20 Hynix Semiconductor Inc 薄膜トランジスタ液晶表示装置製造用フォトマスク
WO2004047159A1 (en) * 2002-11-19 2004-06-03 Samsung Electronics Co., Ltd. Tft substrate for liquid crystal display apparatus and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294946A (ja) * 2006-04-24 2007-11-08 Samsung Electronics Co Ltd 金属配線の製造方法及びこれを利用した表示基板の製造方法
JP2011119707A (ja) * 2009-12-04 2011-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US8865528B2 (en) 2009-12-04 2014-10-21 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
US9443881B2 (en) 2009-12-04 2016-09-13 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
JP2012119659A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法

Also Published As

Publication number Publication date
TW200612140A (en) 2006-04-16
EP1646076B1 (en) 2011-03-23
CN1767175B (zh) 2011-03-16
CN1767175A (zh) 2006-05-03
US20060073645A1 (en) 2006-04-06
KR101090249B1 (ko) 2011-12-06
US7425476B2 (en) 2008-09-16
DE602005027028D1 (de) 2011-05-05
TWI395001B (zh) 2013-05-01
US20080299712A1 (en) 2008-12-04
EP1646076A1 (en) 2006-04-12
KR20060030664A (ko) 2006-04-11

Similar Documents

Publication Publication Date Title
JP2006108612A (ja) 薄膜トランジスタ表示板の製造方法
JP4481759B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006049889A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4731897B2 (ja) 薄膜トランジスタ表示板とその製造方法
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
JP2005049877A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4326988B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060084020A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20070070738A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20010070111A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050079717A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20050114399A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213