KR20070009321A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20070009321A KR20070009321A KR1020050064479A KR20050064479A KR20070009321A KR 20070009321 A KR20070009321 A KR 20070009321A KR 1020050064479 A KR1020050064479 A KR 1020050064479A KR 20050064479 A KR20050064479 A KR 20050064479A KR 20070009321 A KR20070009321 A KR 20070009321A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon
- forming
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000011049 filling Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 29
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 150000003377 silicon compounds Chemical class 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 147
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- 239000011733 molybdenum Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 7
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- -1 ITO or IZO Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 박막 트랜지스터 기판의 제조 방법은 기판 상에 데이터 도전막, 불순물이 도핑된 규소층 및 진성 규소를 포함하는 중간 규소층을 순차적으로 형성하는 단계와, 중간 규소층, 불순물이 도핑된 규소층 및 데이터 도전막을 패터닝하여 소스 전극 및 그와 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선, 소스 전극 및 드레인 전극 상에 소스 전극 및 드레인 전극과 실질적으로 동일한 형상의 저항성 접촉층 및 중간층을 형성하는 단계 및 기판의 전면에 진성 규소를 포함하는 진성 규소층을 형성하고 패터닝하여 중간층을 덮고, 소스 전극 및 드레인 전극 사이를 채워 채널부를 이루는 반도체층을 형성하는 단계를 포함한다.
박막 트랜지스터, 중간층, 결정질 규소, 유기 EL 표시 장치
Description
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 1b 및 1c는 각각 도 1a의 B - B'선 및 C - C'선을 따라 절단한 단면도들이고,
도 2a, 도 3a, 도 4a, 도 5a, 도 6a 및 도 7a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이고,
도 2b, 도 3b, 도 4b, 도 5b, 도 6b 및 도 7b는 각각 도 2a, 도 3a, 도 4a, 도 5a, 도 6a 및 도 7a의 B - B'선을 따라 절단한 단면도들이고,
도 2c, 도 3c, 도 4c, 도 5c, 도 6c 및 도 7c는 각각 도 2a, 도 3a, 도 4a, 도 5a, 도 6a 및 도 7a의 C - C'선을 따라 절단한 단면도들이고,
도 8a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 8b는 도 8a의 B - B'선을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 데이터선
23: 구동 전압선 25a, 25b: 소스 전극
26a, 26b: 드레인 전극 35a, 36a, 35b, 36b: 저항성 접촉층
45a, 46a, 45b, 46b: 중간층 50a, 50b: 반도체층
60: 게이트 절연막 72: 게이트선
74a, 74b: 게이트 전극 77: 유지 전극
80: 보호막 92: 화소 전극
94: 연결 부재 102: 격벽
104: 유기 발광층 110: 공통 전극
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 전기적 특성 및 안정성이 개선된 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
박막 트랜지스터 기판은 매트릭스 배열의 화소를 구비하는 액정 표시 장치 또는 유기 EL 표시 장치 등의 기판으로 사용된다.
액정 표시 장치(Liquid Crystal Display)는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 장치로서, 전극에 전달되는 화상 신호를 제어하기 위한 스위칭 소자로 박막 트랜지스터를 사용한다.
유기 EL(organic Electro-Luminescence) 표시 장치는 형광성 유기 물질을 전 기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 각각의 화소에 발광을 위한 전류를 공급하는 구동 박막 트랜지스터와 스위칭 박막 트랜지스터를 구비한다. 이러한 유기 EL 표시 장치는 액정 표시 장치와는 달리 자발광형 디스플레이로서, 광시야각, 빠른 응답 속도 등을 구현할 수 있어, 차세대 디스플레이 후보로 주목받고 있다.
그러나 유기 EL 표시 장치를 대면적에 적용하는 것은 현재까지 그다지 용이하지 않다. 이는 대면적에 적용할 경우 수명이 매우 짧아지게 때문이며, 이는 박막 트랜지스터의 안정성(stability)과 관련된 것으로 이해되고 있다. 박막 트랜지스터의 안정성은 채널부와 관계가 깊어, 안정성을 유지하기 위해서는 채널부에서의 전기 전도도가 높고, 문턱 전압 전이(threshold voltage shift)가 낮을 것이 요구된다. 이러한 조건을 만족시키기 위해 전기적 특성이 좋은 결정질 규소로 박막 트랜지스터의 채널부를 구성하고, 소스 전극 및 드레인 전극과 반도체층 사이에 접촉 저항을 낮추어주는 저항성 접촉층을 개재하게 된다. 그런데 저항성 접촉층은 공정상 소스 전극 및 드레인 전극과 같이 패터닝되고, 이후 반도체층이 그 위에 증착되기 때문에 저항성 접촉층의 표면(상면)은 외부에 비교적 장시간 노출되어 원하지 않는 이물질이 형성될 수 있다. 이러한 이물질은 접촉 저항을 높여 박막 트랜지스터의 안정성을 저해하는 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 전기적 특성 및 안정성이 개선된 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 방법으로 제조된 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 데이터 도전막, 불순물이 도핑된 규소층 및 진성 규소를 포함하는 중간 규소층을 순차적으로 형성하는 단계와, 상기 중간 규소층, 상기 불순물이 도핑된 규소층 및 상기 데이터 도전막을 패터닝하여 소스 전극 및 그와 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선, 상기 소스 전극 및 상기 드레인 전극 상에 상기 소스 전극 및 상기 드레인 전극과 실질적으로 동일한 형상의 저항성 접촉층 및 중간층을 형성하는 단계 및 상기 기판의 전면에 진성 규소를 포함하는 진성 규소층을 형성하고 패터닝하여 상기 중간층을 덮고, 상기 소스 전극 및 상기 드레인 전극 사이를 채워 채널부를 이루는 반도체층을 형성하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 형성된 소스 전극 및 그와 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선과, 상기 소스 전극 및 상기 드레인 전극 상에 형성되며, 불순물이 도핑된 규소를 포함하는 저항성 접촉층과, 상기 저항성 접촉층 상에 상기 저항성 접촉층과 실질적으로 동일한 형상으로 형성되며, 진성 규소를 포함하는 중간층 및 상기 중간층을 덮고 상기 소스 전극 및 상기 드레인 전극 사이를 채워 채널부를 형성하는 반도체층을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나 의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 용어인 "박막 트랜지스터 기판"은 박막 트랜지스터를 적어도 하나 포함하는 기판을 말하며, 박막 트랜지스터와 기판 사이에 다른 구조물이 개재되어 있거나, 그 위에 다른 구조물이 형성되어 있는 경우를 배제하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대해 설명한다. 도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 도 1b 및 도 1c는 각각 도 1a의 B B'선 및 C C'선을 따라 절단 한 단면도들이다.
도 1a 내지 도 1c에 도시한 바와 같이, 투명한 유리 등으로 이루어진 절연 기판(10) 위에 데이터 배선(22, 23, 25a, 25b, 26a, 26b)이 형성되어 있다. 데이터 배선(22, 23, 25a, 25b, 26a, 26b)은 세로 방향으로 형성되어 데이터 신호를 전달하는 데이터선(22), 데이터선(22)과 인접하여 세로 방향으로 형성되며, 구동 전압을 공급하는 구동 전압선(23), 데이터선(22)의 분지로서 가로 방향으로 돌출되어 있는 제1 소스 전극(25a), 제1 소스 전극(25a)과 이격되어 위치하는 제1 드레인 전극(26a), 구동 전압선(23)의 분지로서 가로 방향으로 돌출되어 있는 제2 소스 전극(25b) 및 제2 소스 전극(25b)과 이격되어 위치하는 제2 드레인 전극(26b)을 포함한다.
데이터선(22)은 다른 층 또는 외부 장치와 접속하기 용이하도록 끝단(미도시)이 확장된 형상을 가질 수 있다. 데이터 신호를 생성하는 데이터 구동 회로가 기판(10)에 집적되어 있는 경우에는 데이터선(22)이 데이터 구동 회로에 직접 연결될 수 있다. 데이터선(22)에 연결되어 있는 제1 소스 전극(25a)은 데이터선(22)에 인가된 데이터 신호를 제1 박막 트랜지스터에 입력하는 입력 전극이며, 제1 드레인 전극(26a)은 출력 전극으로서의 역할을 한다.
구동 전압선(23)은 데이터선(22)과 인접하며 주로 세로 방향으로 뻗어 있다. 구동 전압선(23)에 연결되어 있는 제2 소스 전극(25b)은 구동 전압을 제2 박막 트랜지스터에 인가하는 입력 전극이며, 그 반대편에 위치하는 제2 드레인 전극(26b)이 출력 전극으로 기능한다.
데이터 배선(22, 23, 25a, 25b, 26a, 26b)은 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등으로 이루어질 수 있다. 또한, 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등의 내화성 금속으로 형성되고, 다른 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항을 갖는 알루미늄, 은, 구리 또는 이들의 합금 등으로 형성될 수 있다. 또, 알루미늄, 은, 구리 등을 포함하는 도전막의 상하부에 상기한 내화성 금속으로 이루어진 도전막을 형성될 수도 있으며 이에 제한되지 않는다. 하나의 예로서 몰리브덴/알루미늄/몰리브덴 삼중막을 들 수 있다.
소스 전극(25a, 25b) 및 드레인 전극(26a, 26b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(35a, 36a, 35b, 36b)이 형성되어 있다. 저항성 접촉층(35a, 36a, 35b, 36b)은 하부의 소스 전극(25a, 25b) 및 드레인 전극(26a, 26b)과 상부의 중간층(45a, 46a, 45b, 46b) 사이의 접촉 저항을 낮추는 역할을 한다. 저항성 접촉층(35a, 36a, 35b, 36b)의 두께는 약 300Å 내지 600Å의 범위를 갖는다.
저항성 접촉층(35a, 36a, 35b, 36b) 위에는 비정질 규소, 마이크로 결정질(microcrystalline) 규소, 나노 결정질(nanocrystalline) 규소 또는 다결정(polycrystalline) 규소 등을 포함하며, 저항성 접촉층(35a, 36a, 35b, 36b)과 실질적으로 동일한 형상을 갖는 중간층(45a, 46a, 45b, 46b)이 형성되어 있다. 중간 층(45a, 46a, 45b, 46b)은 저항성 접촉층(35a, 36a, 35b, 36b)과 연속적으로 형성되어, 저항성 접촉층(35a, 36a, 35b, 36b)의 계면에 이물층의 형성에 의한 전류 특성 변화, 문턱 전압 전이 등의 발생을 방지하여, 박막 트랜지스터의 특성을 유지하는 역할을 한다.
중간층(45a, 46a, 45b, 46b)의 상부에는 중간층(45a, 46a, 45b, 46b)을 덮으며, 절연 기판(10) 상의 소스 전극(25a, 25b) 및 드레인 전극(26a, 26b) 사이의 공간을 채우는 반도체층(50a, 50b)이 형성되어 있다. 여기서 제1 반도체층(50a)은 제1 저항성 접촉층(35a, 36a) 및 제1 중간층(45a, 46a)을 경유하여 제1 소스 전극(25a) 및 제1 드레인 전극(26a)과 연결되며, 제2 반도체층(50b)은 제2 저항성 접촉층(35b, 36b) 및 제2 중간층(45b, 46b)을 거쳐 제2 소스 전극(25b) 및 제2 드레인 전극(26b)과 연결된다.
반도체층(50a, 50b)은 중간층(45a, 46a, 45b, 46b)과 유사하게 비정질 규소, 마이크로 결정질 규소, 나노 결정질 규소 또는 다결정 규소 등을 포함하며, 바람직하기로는 채널부는 마이크로 결정질 규소, 나노 결정질 규소 또는 다결정 규소 등으로 이루어질 수 있다. 또한, 전기 전도도를 높이고, 신속한 응답 특성을 얻기 위해서는 비정질 규소에 대한 결정질 규소의 체적비가 높은 것이 바람직하며, 채널이 형성되는 반도체층(50a, 50b)의 상측으로 갈수록, 즉 상층의 게이트 절연막(60)에 가까울수록 마이크로 결정질 규소, 나노 결정질 규소 또는 다결정 규소 등의 결정질 규소의 함량이 높은 것이 바람직하다.
한편 중간층(45a, 46a, 45b, 46b)과 반도체층(50a, 50b)의 계면에는 산화 규 소 등의 이물질이 존재할 수 있다. 이와 같은 이물질에 의한 중간층(45a, 46a, 45b, 46b)과 반도체층(50a, 50b) 사이의 접촉 특성은 상기 이물질이 저항성 접촉층(35a, 36a, 35b, 36b)의 상면에 형성된 경우와는 달리 동일한 계열의 물질 간의 접촉면에 형성된 것이므로, 크게 문제되지 않는다. 즉, 전류 특성 변화, 문턱 전압 전이(threshold voltage shift) 등이 거의 발생하지 않으며, 박막 트랜지스터의 특성에 미치는 영향이 미미하다. 따라서 저항성 접촉층(35a, 36a, 35b, 36b)의 상면에 이물질이 형성된 경우에 비해 박막 트랜지스터의 특성이 개선된다.
반도체층(50a, 50b) 위에는 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(60)이 형성되어 있다.
게이트 절연막(60) 위에는 게이트 배선(72, 74a, 74b, 77)이 형성되어 있다.
게이트 배선(72, 74a, 74b, 77)은 가로 방향으로 뻗어 데이터선(22)과 교차하며 화소를 정의하는 게이트선(72), 게이트선(72)으로부터 세로 방향으로 돌출되어 있는 제1 게이트 전극(74a), 구동 전압선(23)과 중첩되어 세로 방향으로 길게 형성되어 있는 유지 전극(77) 및 유지 전극(77)과 연결되어 있으며, 유지 전극(77)의 일측 말단에서 왼쪽으로 꺾인 다음 다시 위쪽으로 구부러져 유지 전극(77)과 평행하도록 형성된 제2 게이트 전극(74b)를 포함한다.
게이트선(72)은 게이트 신호를 인가받으며, 다른 층 또는 외부 장치와 접속하기 용이하도록 끝단(미도시)이 확장된 형상을 가질 수 있다. 유지 전극(77)은 구동 전압선(23)과 중첩하여 유지 축전기를 이룬다.
이와 같은 게이트 배선(72, 74a, 74b, 77)은 알루미늄(Al), 구리(Cu), 은 (Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등으로 이루어질 수 있다. 또한, 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 몰리브덴, 크롬, 티타늄, 탄탈륨 또는 이들의 합금 등의 내화성 금속으로 형성되고, 다른 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항을 갖는 알루미늄, 은, 구리 또는 이들의 합금 등으로 형성될 수 있다. 또, 알루미늄, 은, 구리 등을 포함하는 도전막의 상하부에 상기한 내화성 금속으로 이루어진 도전막을 형성될 수도 있으며 이에 제한되지 않는다. 하나의 예로서 몰리브덴/알루미늄/몰리브덴 삼중막을 들 수 있다.
여기서 제1 소스 전극(25a), 제1 드레인 전극(26a) 및 제1 게이트 전극(74a)은 제1 반도체층(50a), 제1 중간층(45a, 46a) 및 제1 저항성 접촉층(35a, 35a)과 함께 스위칭 박막 트랜지스터인 제1 박막 트랜지스터를 구성하고, 제2 소스 전극(25b), 제2 드레인 전극(26b) 및 제2 게이트 전극(74b)과 제2 반도체층(50b), 제2 중간층(45b, 46b) 및 제2 저항성 접촉층(35b, 35b)은 구동 박막 트랜지스터인 제2 박막 트랜지스터를 구성한다. 이때 박막 트랜지스터의 채널은 소스 전극(25a, 25b)과 드레인 전극(26a, 26b) 사이의 반도체층(50a, 50b)에 형성된다. 여기서 박막 트랜지스터의 채널은 반도체층(50a, 50b)의 상측, 즉 상부의 게이트 절연막(60)과 인접한 영역에 형성된다. 따라서 상측으로 갈수록, 즉 상층의 게이트 절연막(60)에 가까울수록 전기적 특성이 우수한 마이크로 결정질 규소, 나노 결정질 규소 또는 다결정 규소 등의 결정질 규소의 함량이 높게 되면, 박막 트랜지스터의 특성이 좋 아진다.
게이트 배선(72, 74a, 74b, 77) 및 게이트 절연막(60) 위에는 보호막(80)이 형성되어 있다. 보호막(80)은 질화규소나 산화규소 등의 무기 절연물, 유기 절연물 또는 유전 상수가 4.0 이하인 저유전율 절연물 등으로 형성될 수 있다. 저유전율 절연물의 예로는 PECVD(Plasma Enhanced Chemical Vapor Deposition)로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 또, 공정 단순화의 관점에서 보호막(80)으로서 감광 특성을 갖는 유기물을 사용할 수 있다.
보호막(80)에는 제2 게이트 전극(74b)을 노출시키는 컨택홀(84)이 형성되어 있고, 제1 드레인 전극(26a) 및 제2 드레인 전극(26b)를 각각 노출시키기 위해 게이트 절연막(60)까지 관통하는 컨택홀(86a, 86b)이 형성되어 있다.
보호막(80) 위에는 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄(또는 그 합금) 또는 은(또는 그 합금) 등의 반사성이 우수한 금속 등으로 이루어진 화소 전극(92) 및 연결 부재(94)가 형성되어 있다. 화소 전극(92)은 컨택홀(86b)을 통해 제2 드레인 전극(26b)과 물리적, 전기적으로 연결되어 있으며, 연결 부재(94)는 컨택홀(86a, 86b)을 통해 각각 제1 드레인 전극(26a) 및 제2 게이트 전극(74b)과 연결되어 제1 드레인 전극(26a)과 제2 게이트 전극(74b)을 전기적으로 연결한다.
화소 전극(92) 및 연결 부재(94)가 형성되어 있는 보호막(80) 위에는 격벽(102)이 형성되어 있다. 격벽(102)은 화소 전극(92) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부를 정의하며 유기 절연 물질 또는 무기 절연 물질로 만들어진다.
화소 전극(92) 위의 상기 개구부에는 유기 발광층(104)이 형성되어 있다. 유 기 발광층(104)은 빛을 내는 발광층(미도시) 및 상기 발광층의 발광 효율을 향상하키기 위한 부대층들을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(미도시) 및 정공 수송층(미도시), 전자와 정공의 주입을 강화하기 위한 전자 주입층(미도시) 및 정공 주입층(미도시)이 있으며, 생략될 수 있다.
격벽(102) 및 유기 발광층(104) 위에는 공통 전극(110)이 형성되어 있다. 공통 전극(110)은 공통 전압을 인가받으며, 알루미늄(또는 그 합금), 은(또는 그 합금) 등의 반사성이 우수한 금속 또는 ITO, IZO 등의 투명한 도전 물질로 만들어진다. 이때, 화소 전극(92)이 불투명할 경우 공통 전극(110)은 투명한 재질을 사용하여 유기 발광층(104)으로부터 나오는 빛이 박막 트랜지스터의 상측으로 방출하도록 하며, 화소 전극(92)이 투명할 경우에는 공통 전극(110)으로 불투명한 재질을 사용하여 유기 발광층(104)으로부터 나오는 빛을 박막 트랜지스터의 하측으로 방출하도록 할 수 있다.
상기한 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 유기 EL 표시 장치 등에 적용될 수 있다.
이하, 도 1a 내지 도 1c 및 도 2a 내지 도 9c를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대해 설명한다.
먼저, 도 2a 내지 도 2c를 참조하면, 절연 기판(10) 위에 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 스퍼터링(sputtering) 또는 무전해 도금법 등의 방법으로 예컨대 1000 내 지 3000Å의 두께로 증착하여 데이터 도전막을 형성한다.
이어서, CVD 등의 방법으로 n+ 불순물이 도핑된 비정질 규소를 예컨대 300 내지 600Å의 두께로 증착하여, 불순물이 도핑된 규소층을 형성한다.
이어서, 연속적으로 진성 비정질 규소를 예컨대 300 내지 1000Å의 두께로 증착한다. 이와 같은 증착으로 형성된 층은 진성 규소를 포함하지만, 하부의 불순물이 도핑된 규소층 및 후속하는 공정에서 형성될 상부의 진성 규소층과 구별하기 위해 '중간 규소층'으로 지칭하기로 한다. 상기 중간 규소층을 형성할 때에도 CVD 등의 방법이 사용될 수 있다. 이에 대한 구체적은 방법은 후술한다.
이어서, 상기 중간 규소층 상에 데이터 배선을 정의하는 포토레지스트 패턴을 형성하고 이를 식각 마스크로 하여 중간 규소층, 불순물이 도핑된 규소층 및 데이터 도전막을 순차적으로 식각한다. 이때, 중간 규소층 및 불순물이 도핑된 규소층은 예컨대 건식 식각으로 식각할 수 있으며, 중간 규소층 및 불순물이 도핑된 규소층의 식각 선택비가 작기 때문에 동일한 식각 기체를 사용하여 일괄 식각할 수 있다. 하부의 데이터 도전막에 대해서는 식각액을 이용한 습식 식각으로 진행할 수 있다. 이로써, 세로 방향으로 형성되어 데이터 신호를 전달하는 데이터선(22), 데이터선(22)과 인접하여 세로 방향으로 형성되며, 구동 전압을 공급하는 구동 전압선(23), 데이터선(22)의 분지로서 가로 방향으로 돌출되어 있는 제1 소스 전극(25a), 제1 소스 전극(25a)과 이격되어 위치하는 제1 드레인 전극(26a), 구동 전압선(23)의 분지로서 가로 방향으로 돌출되어 있는 제2 소스 전극(25b) 및 제2 소스 전극(25b)과 이격되어 위치하는 제2 드레인 전극(26b)을 포함하는 데이터 배선(22, 23, 25a, 25b, 26a, 26b)이 완성되며, 데이터 배선(22, 23, 25a, 25b, 26a, 26b)의 상부에 데이터 배선(22, 23, 25a, 25b, 26a, 26b)과 실질적으로 동일한 패턴을 갖는 저항성 접촉층(35a, 36a, 35b, 36b) 및 중간층(45a, 46a, 45b, 46b)이 형성된다.
도 3a 내지 도 3c를 참조하면, 이어서 채널부를 이루는 반도체층(50a, 50b)을 형성하기 위해 데이터 배선(22, 23, 25a, 25b, 26a, 26b), 저항성 접촉층(35a, 36a, 35b, 36b) 및 중간층(45a, 46a, 45b, 46b)이 형성되어 있는 절연 기판(10) 상에 진성 규소를 약 500 내지 2000Å의 두께로 증착하여 진성 규소층을 형성한다. 진성 규소층을 형성하기 위한 방법으로 CVD가 이용될 수 있다. 이를 구체적으로 설명하면, 반응기 내에 증착 목적물(여기에서는 데이터 배선, 저항성 접촉층 및 중간층이 형성된 절연 기판)을 배치하고, 전원을 인가한 상태에서 SiH4, SiH2Cl2 또는 SiH2F2 등의 규소를 함유하는 기체와 수소의 혼합 기체를 공급한다. 이때 챔버 내의 온도는 약 250 내지 400℃를 유지한다. 상기의 조건하에서 반응기 내의 상기 혼합 기체가 활성화되며, 화학적 반응을 통해 증착 목적물에 증착하게 된다.
여기서 채널부의 전기적 특성을 좋게 하기 위해서는 비정질 규소가 마이크로 결정질 규소, 나노 결정질 규소 또는 다결정 규소 등으로 결정화되는 것이 바람직하다. 비정질 규소가 결정화하기 위해서는 증착 속도가 느린 것이 바람직하며, 예컨대 1Å/sec 이하의 속도로 증착될 수 있다. 상기 증착 속도 조건은 반응기에 100㎽/㎠ 이하의 전원을 인가하면서 SiH4, SiH2Cl2 또는 SiH2F2 등의 규소 화합물과 수 소 기체의 비율을 0.05 이하로 함으로써 만족될 수 있다. 상기 조건하에서 마이크로 결정질 규소, 나노 결정질 규소 또는 다결정 규소 등의 결정질 규소가 형성되는데, 이때 처음에는 주로 비정질 규소가 형성되지만, 증착이 진행되면서 점차로 결정질 규소의 함량이 많아지며, 반도체층(50a, 50b)의 채널이 형성되는 반도체층(50a, 50b)의 상면, 즉 상부의 게이트 절연막과 인접한 영역에 결정질 규소의 함량이 상대적으로 많아져서 전기적 특성이 좋아지게 된다. 약 500 내지 2000Å의 두께로 결정질 규소를 포함하는 반도체층을 형성하기 위해서는 증착 속도를 1Å/sec로 조절할 때 약 500 내지 2000초 동안 진행될 수 있다.
한편, 중간층(45a, 46a, 45b, 46b)의 형성 단계에서도 반도체층(50a, 50b)의 경우와 같이 결정질 규소를 형성함으로써 전기적 특성을 더욱 개선할 수 있으며, 상기한 바와 같은 증착 조건이 동일하게 적용될 수 있다. 이 경우 증착 시간은 중간층(45a, 46a, 45b, 46b)의 두께를 고려하여 약 300 내지 1000초 동안 진행될 수 있다. 또한 상기와 같은 결정화 조건을 만족시키지 않는 조건(예컨대 빠른 증착 속도 등)에서 형성하게 되면 그대로 비정질 규소를 포함하는 중간층 또는 반도체층이 될 수 있음은 물론이다.
이어서, 상기 결정화된 규소를 포함하는 진성 규소층 상에 반도체층(50a, 50b)을 정의하는 포토레지스트 패턴을 형성하고 이를 식각 마스크로 하여 진성 규소층을 식각한다. 계속해서, 반도체층(50a, 50b)이 가리지 않는 중간층(45a, 46a, 45b, 46b) 및 저항성 접촉층(35a, 36a, 35b, 36b)을 식각한다. 이때, 상기 진성 규소층, 중간층(45a, 46a, 45b, 46b) 및 저항성 접촉층(35a, 36a, 35b, 36b)의 식각 은 건식 식각으로 진행될 수 있으며, 동일한 식각 기체를 사용하여 일괄 식각될 수 있다. 이로써 중간층(45a, 46a, 45b, 46b)을 덮으며, 절연 기판(10) 상의 소스 전극(25a, 25b) 및 드레인 전극(26a, 26b) 사이의 공간을 채우는, 결정질 규소를 포함하는 반도체층(50a, 50b) 패턴이 완성된다.
도 4a 내지 도 4c를 참조하면, 이어서 반도체층(50a, 50b)이 형성된 절연 기판(10) 상에 질화 규소 또는 산화 규소 등을 적층하여 게이트 절연막(60)을 형성한다. 이어서, 게이트 절연막(60) 상에 스퍼터링 등의 방법으로 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금을 증착한 다음 패터닝하여 가로 방향으로 뻗어 데이터선(22)과 교차하며 화소를 정의하는 게이트선(72), 게이트선(72)으로부터 세로 방향으로 돌출되어 있는 제1 게이트 전극(74a), 구동 전압선(23)과 중첩되어 세로 방향으로 길게 형성되어 있는 유지 전극(77) 및 유지 전극(77)과 연결되어 있으며, 유지 전극(77)의 일측 말단에서 왼쪽으로 꺾인 다음 다시 위쪽으로 구부러져 유지 전극(77)과 평행하도록 형성된 제2 게이트 전극(74b)를 포함하는 게이트 배선(72, 74a, 74b, 77)을 형성한다.
도 5a 내지 도 5c를 참조하면, 이어서 게이트 배선(72, 74a, 74b, 77)이 형성된 게이트 절연막(60) 상에 무기 절연물 또는 유기 절연물 등으로 이루어지는 보호막(80)을 형성하고, 사진 식각하여 제2 게이트 전극(74b)을 노출시키는 컨택홀(84), 제1 드레인 전극(26a) 및 제2 드레인 전극(26b)를 각각 노출시키기 위해 게이트 절연막(60)까지 관통하는 컨택홀(86a, 86b)을 각각 형성한다.
도 6a 내지 도 6c를 참조하면, 이어서 보호막(80)의 상부에 ITO 또는 IZO 등 의 투명한 도전 물질이나 알루미늄(또는 그 합금) 또는 은(또는 그 합금) 등의 반사성이 우수한 금속을 스퍼터링 등의 방법으로 적층하고 패터닝하여 화소 전극(92) 및 연결 부재(94)를 형성한다.
도 7a 내지 도 7c를 참조하면, 이어서 검정색 안료를 포함하는 유기막을 도포하고 패터닝하여 화소 전극(92) 위에 개구부를 정의하는 격벽(102)을 형성하고, 각 개구부에 잉크젯 인쇄 등의 방법으로 유기 발광층(104)을 형성한다.
마지막으로, 도 1a 내지 도 1c에 도시된 바와 같이 격벽(102) 및 유기 발광층(104) 위에 알루미늄(또는 그 합금), 은(또는 그 합금) 등의 반사성이 우수한 금속 또는 ITO, IZO 등의 투명한 도전 물질을 증착하여 공통 전극(110)을 형성한다.
본 실시예에서는 반도체층(50a, 50b)에 결정질 규소가 형성되며, 중간층(45a, 46a, 45b, 46b)에는 결정질 규소가 형성될 수도 있고 형성되지 않을 수도 있는 경우를 예시하였다. 그러나 이에 제한되는 것은 아니다. 즉, 반도체층(50a, 50b)이 결정질 규소를 포함하지 않고, 비정질 규소로 이루어진 경우에도 상기한 바와 같이 중간층(45a, 46a, 45b, 46b)이 저항성 접촉층(35a, 36a, 35b, 36b)과 연속적으로 형성되기 때문에 저항성 접촉층(35a, 36a, 35b, 36b)의 상면에 이물질 등이 형성되지 않아 전기적 특성이 개선될 수 있다.
이상 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법이 유기 EL 표시 장치에 적용된 경우를 예시하였는데, 이에 제한되지 않으며, 액정 표시 장치 등에도 적용할 수 있다. 이를 다른 실시예로 하여 도 8a 및 도 8b를 참조하여 설명한다. 설명의 중복을 피하기 위해 본 발명의 일 실시예와의 차이점을 중심으로 설명 한다. 도 8a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 도 8b는 도 8a의 B - B'선을 따라 절단한 단면도이다.
도 8a 및 도 8b에 도시된 바와 같이 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 화소 내에 스위칭 소자로서의 하나의 박막 트랜지스터만이 구비되어 있다. 여기서 박막 트랜지스터를 구성하는 구성 요소는 본 발명의 일 실시예에서의 제1 박막 트랜지스터와 기본적으로 동일하다. 한편 본 실시예에서는 드레인 전극(26)이 형성된 영역까지 화소 전극(92)이 덮고 있으며, 컨택홀(86)을 통하여 직접 연결되어 있다. 또한, 본 실시예에서는 보호막(80)과 화소 전극(92)의 상부에 격벽이나 유기 발광층이 존재하지 않으며, 공통 전극은 다른 기판에 형성된다. 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 이상과 같은 차이점을 감안하면서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의해 당업자에게 용이하게 이해 또는 유추될 수 있을 것이다.
이상과 같은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 액정 표시 장치에 적용될 수 있으며, 바람직하기로는 반사형 액정 표시 장치에 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에 서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의하면, 저항성 접촉층과 중간층이 연속적으로 형성되기 때문에 저항성 접촉층 상면에 이물질이 형성되지 않는다. 따라서 접촉 저항 특성이 개선될 수 있다. 또, 중간층 및/또는 반도체층의 규소를 결정화시킴으로써 전기 전도도가 증가하고, 박막 트랜지스터 특성이 개선된다.
Claims (20)
- 기판 상에 데이터 도전막, 불순물이 도핑된 규소층 및 진성 규소를 포함하는 중간 규소층을 순차적으로 형성하는 단계;상기 중간 규소층, 상기 불순물이 도핑된 규소층 및 상기 데이터 도전막을 패터닝하여 소스 전극 및 그와 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선, 상기 소스 전극 및 상기 드레인 전극 상에 상기 소스 전극 및 상기 드레인 전극과 실질적으로 동일한 형상의 저항성 접촉층 및 중간층을 형성하는 단계; 및상기 기판의 전면에 진성 규소를 포함하는 진성 규소층을 형성하고 패터닝하여 상기 중간층을 덮고 상기 소스 전극 및 상기 드레인 전극 사이를 채워 채널부를 이루는 반도체층을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 중간 규소층을 형성하는 단계는 상기 불순물이 도핑된 규소층을 형성하는 단계와 연속적으로 이루어지는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 중간 규소층을 형성하는 단계는 1Å/sec 이하의 속도로 증착되는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 중간 규소층을 형성하는 단계는 규소 화합물과 수소 기체의 비율이 0.05 이하인 조건에서 증착되는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제4 항에 있어서,상기 규소 화합물은 SiH4, SiH2Cl2 또는 SiH2F2인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 중간 규소층을 형성하는 단계는 반응기에 100㎽/㎠ 이하의 전원을 인가하면서 수행되는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 중간층은 결정질 규소를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제7 항에 있어서,상기 중간층은 상기 중간층의 상측으로 갈수록 상기 결정질 규소의 함량이 높아지는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 중간 규소층, 상기 불순물이 도핑된 규소층 및 상기 데이터 도전막을 패터닝하는 단계는 실질적으로 동일한 포토레지스트 패턴을 이용하여 식각하는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제9 항에 있어서,상기 중간 규소층 및 상기 불순물이 도핑된 규소층을 패터닝하는 단계는 동일한 식각 기체를 사용하여 건식 식각으로 진행되는 박막 트랜지스터 기판의 제조 방법
- 제1 항에 있어서,상기 진성 규소층을 형성하는 단계는 1Å/sec 이하의 증착 속도로 진행되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 진성 규소층을 형성하는 단계는 규소 화합물과 수소의 비율이 0.05 이하인 조건에서 증착되는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제8 항에 있어서,상기 규소 화합물은 SiH4, SiH2Cl2 또는 SiH2F2인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 진성 규소층을 형성하는 단계는 반응기에 100㎽/㎠ 이하의 전원을 인가하면서 수행되는 단계인 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반도체층은 결정질 규소를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제15 항에 있어서,상기 반도체층은 상기 반도체층의 상측으로 갈수록 상기 결정질 규소의 함량이 높아지는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반도체층을 형성하는 단계 후에,상기 반도체층이 가리지 않는 상기 중간층 및 저항성 접촉층을 식각하여 상기 데이터 배선을 노출하는 단계;상기 반도체층을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 게이트 도전막을 형성하고 패터닝하여 상기 반도체층의 채널부 상에 위치하는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선을 덮는 보호막을 형성하는 단계; 및상기 보호막 상에 상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제17 항에 있어서,상기 화소 전극을 형성하는 단계 후에 상기 화소 전극 상에 격벽 및 유기 발광층을 형성하는 단계; 및상기 유기 발광층 상에 공통 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 따른 방법으로 제조된 박막 트랜지스터 기판.
- 기판 상에 형성된 소스 전극 및 그와 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선;상기 소스 전극 및 상기 드레인 전극 상에 형성되며, 불순물이 도핑된 규소를 포함하는 저항성 접촉층;상기 저항성 접촉층 상에 상기 저항성 접촉층과 실질적으로 동일한 형상으로 형성되며, 진성 규소를 포함하는 중간층; 및상기 중간층을 덮고, 상기 소스 전극 및 상기 드레인 전극 사이를 채워 채널부를 형성하는 반도체층을 포함하는 박막 트랜지스터 기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050064479A KR20070009321A (ko) | 2005-07-15 | 2005-07-15 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| US11/487,090 US20070012919A1 (en) | 2005-07-15 | 2006-07-15 | Thin film transistor substrate and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050064479A KR20070009321A (ko) | 2005-07-15 | 2005-07-15 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070009321A true KR20070009321A (ko) | 2007-01-18 |
Family
ID=37660877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050064479A KR20070009321A (ko) | 2005-07-15 | 2005-07-15 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070012919A1 (ko) |
| KR (1) | KR20070009321A (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4984665B2 (ja) * | 2005-06-22 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| KR101293566B1 (ko) | 2007-01-11 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP2008258345A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
| EP2078979A1 (en) * | 2007-12-25 | 2009-07-15 | TPO Displays Corp. | Pixel design having reduced parasitic capacitance for an active matrix display |
| US7812348B2 (en) * | 2008-02-29 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7968880B2 (en) | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| JP5411528B2 (ja) * | 2008-03-18 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び表示装置 |
| KR101542396B1 (ko) * | 2008-11-21 | 2015-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103474473B (zh) * | 2013-09-10 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管开关及其制造方法 |
| TWI553379B (zh) * | 2014-06-25 | 2016-10-11 | 群創光電股份有限公司 | 顯示面板和應用其之顯示裝置 |
| CN106876415B (zh) * | 2017-03-20 | 2019-09-10 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
-
2005
- 2005-07-15 KR KR1020050064479A patent/KR20070009321A/ko not_active Application Discontinuation
-
2006
- 2006-07-15 US US11/487,090 patent/US20070012919A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070012919A1 (en) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070009321A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US7947539B2 (en) | Thin film transistor array panel for a display device and a method of manufacturing the same | |
| US8405161B2 (en) | Driving device for unit pixel of organic light emitting display and method of manufacturing the same | |
| US7851920B2 (en) | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate | |
| US7586197B2 (en) | Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate | |
| KR101677264B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US8405084B2 (en) | Organic light emitting diode display and method for manufacturing the same | |
| CN100487887C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| US8022398B2 (en) | Thin film transistor, method of forming the same and flat panel display device having the same | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| KR101338021B1 (ko) | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 | |
| US7935578B2 (en) | Thin film transistor, thin film transistor panel, and method of manufacturing the same | |
| US20060001363A1 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
| US20080197354A1 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| US8470638B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8426863B2 (en) | Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor | |
| US20190245016A1 (en) | Display apparatus and method of manufacturing the same | |
| KR20070018587A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20230061983A1 (en) | Display apparatus having an oxide semiconductor | |
| US20230232675A1 (en) | Mother substrate for display device and manufacturing method of display device | |
| CN110112198B (zh) | 显示面板 | |
| KR20080052919A (ko) | 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 | |
| KR20060084488A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080054927A (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR20060016274A (ko) | 표시 장치용 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |