CN106876415B - 一种薄膜晶体管阵列基板及其制造方法 - Google Patents
一种薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN106876415B CN106876415B CN201710167748.4A CN201710167748A CN106876415B CN 106876415 B CN106876415 B CN 106876415B CN 201710167748 A CN201710167748 A CN 201710167748A CN 106876415 B CN106876415 B CN 106876415B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- active layer
- via hole
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明描述了一种薄膜晶体管阵列基板，包括：基板和设置在所述基板上的薄膜晶体管；其中薄膜晶体管还包括依次覆盖在数据线上的有源层图案和刻蚀阻挡层图案；第一绝缘层，覆盖所述刻蚀阻挡层；导电层，设置在第一绝缘层上，并通过设置在所述第一绝缘层和所述刻蚀阻挡层上的过孔与所述有源层连接；本发明还描述了一种薄膜晶体管阵列基板的制造方法。
Description
技术领域
本发明涉及显示领域，特别是涉及一种薄膜晶体管阵列基板及其制造方法。
背景技术
随着显示技术的飞速进步，平面显示装置也随之有了飞跃性的进步，渐渐进入人们的生活。现有技术中，平面显示器从驱动方式分为有源矩阵显示器和无源矩阵显示器。有源矩阵显示器和无源矩阵显示器的区别在于有源矩阵显示器中设置有有源元件，通常有源元件为薄膜品体管。有源矩阵显示器通过薄膜品体管控制每一像素的工作。
现有技术中，将薄膜晶体管制作到基板的过程中，由于半导体有源层易受损伤，会在半导体有源层上方制作一层刻蚀阻挡层ESL来保护半导体有源层，然后制作数据线，再进行绝缘层成膜并刻孔，形成多个暴露数据线和半导体有源层的过孔。数据线和半导体有源层通过绝缘层上的过孔用ITO跨桥进行连接。但是在图案化绝缘层形成过孔时，会对数据线产生大量过刻的问题，从而导致不良产生。
发明内容
有鉴于此，本发明提供一种薄膜晶体管阵列基板，包括：基板；设置在所述基板上相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管；
所述薄膜晶体管包括：
栅极，设置在所述基板上；
栅极绝缘层，设置在所述栅极上；
数据线，设置在所述栅极绝缘层上；
有源层，包括彼此间隔的第一有源层图案和第二有源层图案，所述第一有源层图案设置在所述栅极绝缘层上并与所述栅极重叠，所述第二有源层图案设置在至少部分所述数据线上；
刻蚀阻挡层，包括彼此间隔的第一刻蚀阻挡层图案和第二刻蚀阻挡层图案，所述第一刻蚀阻挡层图案对应覆盖所述第一有源层图案，所述第二刻蚀阻挡层图案对应覆盖所述第二有源层图案；
第一绝缘层，设置在所述刻蚀阻挡层上；
第一过孔，所述第一过孔贯穿所述第一刻蚀阻挡层图案和所述第一绝缘层，并暴露至少部分所述第一有源层图案；
第二过孔，所述第二过孔贯穿所述第二刻蚀阻挡层图案和所述第一绝缘层，并暴露至少部分所述第二有源层图案；
导电层，设置在所述第一绝缘层上，所述导电层一部分填充所述第一过孔与所述第一有源层图案接触，另一部分填充所述第二过孔与所述第二有源层图案接触，所述导电层通过所述第一过孔和所述第二过孔实现所述第一有源层图案与所述第二有源层图案电连接。
本发明还提供一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成第一金属层，图案化所述第一金属层，形成栅极；
在所述栅极上形成栅极绝缘层；
形成第二金属层，图案化所述第二金属层，形成数据线；
形成有源层和覆盖所述有源层的刻蚀阻挡层；图案化所述刻蚀阻挡层和所述有源层，形成覆盖所述栅极绝缘层并与所述栅极重叠的第一有源层图案和覆盖至少部分所述数据线的第二有源层图案，以及覆盖所述第一有源层图案的第一刻蚀阻挡层图案和覆盖所述第二有源层图案的第二刻蚀阻挡层图案；
形成覆盖所述刻蚀阻挡层、第二金属层及栅极绝缘层的第一绝缘层；图案化所述第一绝缘层和所述第一刻蚀阻挡层图案，形成第一过孔，所述第一过孔暴露至少部分所述第一有源层图案；图案化所述第一绝缘层和所述第二刻蚀阻挡层图案，形成第二过孔，所述第二过暴露至少部分所述第二有源层图案；
在所述第一绝缘层上形成导电层，图案化所述导电层，使所述导电层一部分填充所述第一过孔与所述第一有源层图案接触，另一部分填充所述第二过孔与所述第二有源层图案接触所述导电层通过所述第一过孔和所述第二过孔实现所述第一有源层图案与所述第二有源层图案电连接。
与现有技术相比，本发明避免了在对绝缘层刻孔时数据线过刻的问题。且通过本发明提供的薄膜晶体管阵列基板的制造方法，可以完全避免在对数据线刻蚀时刻蚀药液或者刻蚀气体对未被刻蚀阻挡层保护的有源层的影响。
附图说明
图1是现有技术中薄膜晶体管的制作流程示意图；
图2是本发明一种实施例提供的薄膜晶体管阵列基板的局部示意图；
图3是图2中本发明一种实施例提供的薄膜晶体管阵列基板的沿A-A方向的截面图；
图4到图9是本发明一种实施例提供的薄膜晶体管阵列基板制作过程中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
如图1所示，图1中(a)到(d)为现有技术中薄膜晶体管的制作流程示意图。如图1-(a)所示，在基板101上形成形成栅极102；在栅极102上形成栅极绝缘层103；在栅极绝缘层103上依次形成半导体有源层104和刻蚀阻挡层105。接着如图1-(b)所示，在栅极绝缘层103上形成数据线106。然后如图1-(c)所示，在数据线106、刻蚀阻挡层105以及栅极绝缘层103上制作一层绝缘层107。如图1-(d)所示，对绝缘层107图案化，分别刻蚀出暴露半导体有源层104和数据线106的过孔108、过孔109。在对绝缘层107刻孔时需进行深浅孔刻蚀，数据线106上的过孔109为浅孔刻蚀，半导体有源层104上的过孔108为深孔刻蚀。
由于半导体有源层上的刻蚀阻挡层和绝缘层材料通常为SiO2，SiO2与金属(如Mo)的刻蚀选择比较低(<2)，所以在对绝缘层刻蚀时，浅孔区域的数据线金属会受到大量的过刻，数据线被严重过刻而导致断线或者其他不良。另外，在制作半导体有源层和刻蚀阻挡层时，出于简化制作工艺和节省成本的方面考虑，希望只通过一张Mask图案化半导体有源层和刻蚀阻挡层，这样虽然可以节省Mask，但由于刻蚀阻挡层与氧化物半导体的图案一致，因此氧化物半导体的侧面没有被刻蚀阻挡层保护，所以在对之后进行的金属数据线的刻蚀时，刻蚀药液或者刻蚀气氛(干刻)会影响到半导体有源层的侧面从而影响薄膜晶体管特性(比如产生亚阈值电流)。
有鉴于此，本发明提供一种薄膜晶体管阵列基板，如图2所示，图2为本发明一种实施例提供的薄膜晶体管阵列基板的局部示意图。薄膜晶体管阵列基板200包括基板210，设置在基板210上相交且绝缘的多条数据线220和多条扫描线230，及数据线220和扫描线230定义的多个像素单元240(矩形虚线框内)；设置在像素单元240内的薄膜晶体管300(圆形虚线框内)。
薄膜晶体管300的栅极(图2中栅极被其上的膜层遮挡，因此在图中未画出栅极)与扫描线230相连，控制一行薄膜晶体管300的开关。薄膜晶体管300的漏极380与数据线220相连，源极390与像素电极400相连。当薄膜晶体管300导通时，数据线220上的信号由漏极380传递到源极390上，加到像素电极400对应的液晶分子上，从而控制液晶分子的扭转。
本实施例中，优选的，薄膜晶体管的漏极与数据线连接，源极与像素电极连接。不同的，在本发明的其他实施例中，薄膜晶体管的漏极可与像素电极连接，源极可与数据线连接相连。
如图3所示，图3为图2中本发明一种实施例提供的薄膜晶体管阵列基板的沿A-A方向的截面图。结合图2、图3所示，薄膜晶体管300包括设置在基板210上的栅极310，栅极绝缘层320设置在栅极310上。其中，至少部分数据线220设置在栅极绝缘层320上。
有源层330包括彼此间隔的第一有源层图案331和第二有源层图案332；第一有源层图案331设置在栅极绝缘层320上并与栅极310重叠，也就是说，至少部分第一有源层图案331向基板210上的正投影与栅极310向基板210上的正投影重叠；第二有源层图案332设置在至少部分数据线220上。优选的，本实施例中的有源层为氧化物半导体，不同的，在本发明其他实施例中，可根据需要选用其它半导体材料用作有源层。
刻蚀阻挡层340，包括彼此间隔的第一刻蚀阻挡层图案341和第二刻蚀阻挡层图案342；第一刻蚀阻挡层图案341对应覆盖在第一有源层图案331上，第一刻蚀阻挡层图案341与第一有源层图案331的图案一致；第二刻蚀阻挡层图案342对应覆盖在第二有源层图案332上，第二刻蚀阻挡层图案342与第二有源层图案332的图案一致。
第一绝缘层350设置在刻蚀阻挡层340上，覆盖栅极绝缘层320、部分暴露的数据线220、部分暴露的有源层330以及刻蚀阻挡层340。第一过孔361贯穿第一刻蚀阻挡层图案341和第一绝缘350，并暴露至少部分第一有源层图案331。第二过孔362贯穿第二刻蚀阻挡层图案342和第一绝缘层350，并暴露至少部分第二有源层图案332。第三过孔363贯穿第一刻蚀阻挡层图案341和第一绝缘层350，第三过孔363暴露至少部分第一有源层图案331，且与第一过孔361彼此间隔。
刻蚀阻挡层和有源层的图案一致，可以共用一张Mask制作得到，能节省一张Mask，不仅如此，由于数据线上留有刻蚀阻挡层和有源层，因此数据线上的过孔和薄膜晶体管区域上的过孔的深度一样，这样就避免了深浅孔刻蚀。
导电层370设置在第一绝缘层350上，包括彼此间隔的第一导电图案371和第二导电图案372；第一导电图案371包括至少一部分通过第一过孔361连接第一有源层图案331，第一导电图案371还包括至少一部分通过第二过孔362连接第二有源层图案332；第二导电图案372通过第三过孔363连接第一有源层图案331。第一导电图案371连接第一有源层图案331的部分即为薄膜晶体管300中与数据线220相连的漏极380，第二导电图案372连接第一有源层图案331的部分即为薄膜晶体管300的源极390，源极390与像素电极400相连。当然，本发明并不局限于此，本发明可根据需要将薄膜晶体管设置为漏极与像素电极连接，源极与数据线连接相连。
本实施例中，优选的，导电层370还包括像素电极400，也就是说，第一导电图案371和第二导电图案372与像素电极同层，像素电极400与第二导电图案372电连接，二者可为一体成型的图案，或者说第二导电图案372包括源极390和像素电极400。将像素电极与导电图案同层设置，并与漏极一体成型，简化制作工艺的同时还有利于实现薄型化。当然，本发明并不局限于此，不同的，像素电极可与导电图案不同层设置，像素电极可通过过孔连接到导电层的相应位置。
如图4到图9所示，图4到图9为本发明一种实施例提供的薄膜晶体管阵列基板制作过程中的结构示意图。
如图4所示，在基板210上形成第一金属层，图案化第一金属层，形成包括栅极310在内的金属图案。在栅极310上形成栅极绝缘层320。
如图5所示，在栅极绝缘层320上形成第二金属层，图案化第二金属层，形成数据线220。
如图6所示，形成有源层330和覆盖有源层330的刻蚀阻挡层340；图案化刻蚀阻挡层340和有源层330，形成覆盖栅极绝缘层310并与栅极310重叠的第一有源层图案331和覆盖至少部分数据线220的第二有源层图案332，以及覆盖第一有源层图案331的第一刻蚀阻挡层图案341和覆盖第二有源层图案332的第二刻蚀阻挡层图案342。其中，如图6-(a)所示，有源层330和刻蚀阻挡层340依次成膜后覆盖栅极绝缘层320和数据线220。然后，用同一张掩膜版依次图案化刻蚀阻挡层340和有源层330。如图6-(b)所示，先通过干刻图案化刻蚀阻挡层340，形成相互间隔的第一刻蚀阻挡层图案341和第二刻蚀阻挡层图案342；第一刻蚀阻挡层图案341覆盖有源层330并与栅极310重叠，第二刻蚀阻挡层图案342覆盖有源层330并与至少部分数据线220重叠。如图6-(c)所示，再通过湿刻图案化有源层330，形成相互间隔的第一有源层图案331和第二有源层图案332，使所述有源层330与所述刻蚀阻挡层340图案一致。优选的，本实施例在数据线上需要刻孔的区域保留有源层和刻蚀阻挡层，不同的，在其他实施例中，可根据需要在数据线上保留不同大小范围的有源层和刻蚀阻挡层。
如图7所示，形成覆盖刻蚀阻挡层330、第二金属层(即形成数据线220的金属层)及栅极绝缘层320的第一绝缘层350。如图8所示，图案化所述第一绝缘层350和第一刻蚀阻挡层图案341，形成暴露至少部分第一有源层图案331的第一过孔361；图案化第一绝缘层350和第二刻蚀阻挡层图案342，形成暴露至少部分第二有源层图案332的第二过孔362。其中，在第一绝缘层350和刻蚀阻挡层340上刻孔的过程还包括图案化第一绝缘层350和第一刻蚀阻挡层图案341，形成贯穿第一刻蚀阻挡层图案341和第一绝缘层350的第三过孔363，第三过孔363暴露至少部分第一有源层图案331，且与第一过孔361彼此间隔。优选的，在图案化第一绝缘层和第二刻蚀阻挡层图案，形成所述第二过孔后，对第二过孔所暴露的第二有源层图案进行导电化处理，例如，用He等离子对过孔处进行轰击处理，使第二孔内的第二有源层图案导电性增加。
如图9所述，在第一绝缘层350上形成导电层370，成膜后的导电层370填充过孔与通过过孔暴露的有源层330接触。然后图案化所述导电层，形成如图3所示的结构。其中，导电层370包括彼此间隔的第一导电图案371和第二导电图案372，第一导电图案371包括一部分通过第一过孔361连接第一有源层图案331，第一导电图案371还包括一部分通过第二过孔362连接第二有源层图案332；第二导电图案372通过第三过孔363连接第一有源层图案331。优选的，导电层370还包括像素电极400，也就是说，第一导电图案371和第二导电图案372与像素电极同层，像素电极400与第二导电图案372电连接，二者可为一体成型的图案。
本实施例中，栅绝缘层成膜后，先制作数据线，然后再用同一张Mask制作图案化的刻蚀阻挡层和有源层，简化工艺，具有能节省一张Mask的优点。在数据线上需要刻孔的区域保留刻蚀阻挡层图案和有源层图案，然后进行第一绝缘层成膜和刻孔，由于数据线上留有刻蚀阻挡层和有源层，数据线上的过孔和薄膜晶体管区域上的过孔的深度一样，这样就避免了深浅孔刻蚀。另外，金属数据线在有源层和刻蚀阻挡层制作前就制作完成，所以完全避免了金属数据线刻蚀时刻蚀药液或刻蚀气体对有源层的影响。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (11)
1.一种薄膜晶体管阵列基板，包括：基板；设置在所述基板上相交且绝缘的多条扫描线和多条数据线，及所述扫描线和所述数据线定义的多个像素单元；设置在所述像素单元内的薄膜晶体管；
所述薄膜晶体管包括：
栅极，设置在所述基板上；
栅极绝缘层，设置在所述栅极上；
数据线，设置在所述栅极绝缘层上；
有源层，包括彼此间隔的第一有源层图案和第二有源层图案，所述第一有源层图案设置在所述栅极绝缘层上并与所述栅极重叠，所述第二有源层图案设置在至少部分所述数据线上；
刻蚀阻挡层，包括彼此间隔的第一刻蚀阻挡层图案和第二刻蚀阻挡层图案，所述第一刻蚀阻挡层图案对应覆盖所述第一有源层图案，所述第二刻蚀阻挡层图案对应覆盖所述第二有源层图案；
第一绝缘层，设置在所述刻蚀阻挡层上；
第一过孔，所述第一过孔贯穿所述第一刻蚀阻挡层图案和所述第一绝缘层，并暴露至少部分所述第一有源层图案，所述第一过孔暴露所述薄膜晶体管的源极或者漏极中的一者；
第二过孔，所述第二过孔贯穿所述第二刻蚀阻挡层图案和所述第一绝缘层，并暴露至少部分所述第二有源层图案；
导电层，设置在所述第一绝缘层上，所述导电层一部分填充所述第一过孔与所述第一有源层图案接触，另一部分填充所述第二过孔与所述第二有源层图案接触，所述导电层通过所述第一过孔和所述第二过孔实现所述第一有源层图案与所述第二有源层图案电连接。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述有源层与所述刻蚀阻挡层图案一致。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管还包括贯穿所述第一刻蚀阻挡层图案和所述第一绝缘层的第三过孔；所述第三过孔暴露至少部分所述第一有源层图案，且与所述第一过孔彼此间隔；
所述导电层包括彼此间隔的第一导电图案和第二导电图案，所述第一导电图案分别通过所述第一过孔和所述第二过孔连接所述第一有源层图案和所述第二有源层图案；所述第二导电图案通过所述第三过孔连接所述第一有源层图案。
4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述导电层还包括像素电极，所述像素电极与所述第二导电图案电连接。
5.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述有源层为氧化物半导体层。
6.一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成第一金属层，图案化所述第一金属层，形成栅极；
在所述栅极上形成栅极绝缘层；
形成第二金属层，图案化所述第二金属层，形成数据线；
形成有源层和覆盖所述有源层的刻蚀阻挡层；图案化所述刻蚀阻挡层和所述有源层，形成覆盖所述栅极绝缘层并与所述栅极重叠的第一有源层图案和覆盖至少部分所述数据线的第二有源层图案，以及覆盖所述第一有源层图案的第一刻蚀阻挡层图案和覆盖所述第二有源层图案的第二刻蚀阻挡层图案；
形成覆盖所述刻蚀阻挡层、第二金属层及栅极绝缘层的第一绝缘层；图案化所述第一绝缘层和所述第一刻蚀阻挡层图案，形成第一过孔，所述第一过孔暴露至少部分所述第一有源层图案；图案化所述第一绝缘层和所述第二刻蚀阻挡层图案，形成第二过孔，所述第二过孔暴露至少部分所述第二有源层图案，所述第一过孔暴露所述薄膜晶体管的源极或者漏极中的一者；
在所述第一绝缘层上形成导电层，图案化所述导电层，使所述导电层一部分填充所述第一过孔与所述第一有源层图案接触，另一部分填充所述第二过孔与所述第二有源层图案接触所述导电层通过所述第一过孔和所述第二过孔实现所述第一有源层图案与所述第二有源层图案电连接。
7.如权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，用同一张掩膜版图案化所述刻蚀阻挡层和所述有源层，使所述有源层与所述刻蚀阻挡层图案一致。
8.如权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述有源层和所述刻蚀阻挡层依次成膜后，先通过干刻图案化所述刻蚀阻挡层，再通过湿刻图案化所述有源层。
9.如权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，图案化所述第一绝缘层和所述刻蚀阻挡层，还包括形成贯穿所述第一刻蚀阻挡层图案和所述第一绝缘层的第三过孔；所述第三过孔暴露至少部分所述第一有源层图案，且与所述第一过孔彼此间隔；
图案化所述导电层，形成彼此间隔的第一导电图案和第二导电图案，所述第一导电图案分别通过所述第一过孔和所述第二过孔连接所述第一有源层图案和所述第二有源层图案；所述第二导电图案通过所述第三过孔连接所述第一有源层图案。
10.如权利要求9所述的薄膜晶体管阵列基板的制造方法，其特征在于，图案化所述导电层还包括形成像素电极，所述像素电极与所述第二导电图案电连接。
11.如权利要求10所述的薄膜晶体管阵列基板的制造方法，其特征在于，图案化所述第一绝缘层和所述第二刻蚀阻挡层图案，形成所述第二过孔后，对所述第二过孔暴露的所述第二有源层图案进行导电化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710167748.4A CN106876415B (zh) | 2017-03-20 | 2017-03-20 | 一种薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710167748.4A CN106876415B (zh) | 2017-03-20 | 2017-03-20 | 一种薄膜晶体管阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876415A CN106876415A (zh) | 2017-06-20 |
| CN106876415B true CN106876415B (zh) | 2019-09-10 |
Family
ID=59171763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710167748.4A Active CN106876415B (zh) | 2017-03-20 | 2017-03-20 | 一种薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876415B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107706196B (zh) * | 2017-09-28 | 2021-05-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN108550595B (zh) * | 2018-05-07 | 2020-11-06 | 京东方科技集团股份有限公司 | X-ray探测器阵列基板及其制作方法、X-ray探测器 |
| CN114077077A (zh) * | 2020-08-11 | 2022-02-22 | 京东方科技集团股份有限公司 | 阵列基板以及触控显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1870284A (zh) * | 2005-05-03 | 2006-11-29 | 三星电子株式会社 | 有机薄膜晶体管阵列板及其制造方法 |
| CN101064318A (zh) * | 2006-04-24 | 2007-10-31 | 三星电子株式会社 | 用于显示设备的薄膜晶体管阵列面板及其制造方法 |
| CN103779355A (zh) * | 2012-10-17 | 2014-05-07 | 三星显示有限公司 | 薄膜晶体管基板及包含此的有机发光显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070009321A (ko) * | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
-
2017
- 2017-03-20 CN CN201710167748.4A patent/CN106876415B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1870284A (zh) * | 2005-05-03 | 2006-11-29 | 三星电子株式会社 | 有机薄膜晶体管阵列板及其制造方法 |
| CN101064318A (zh) * | 2006-04-24 | 2007-10-31 | 三星电子株式会社 | 用于显示设备的薄膜晶体管阵列面板及其制造方法 |
| CN103779355A (zh) * | 2012-10-17 | 2014-05-07 | 三星显示有限公司 | 薄膜晶体管基板及包含此的有机发光显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876415A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4657915B2 (ja) | パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子 | |
| CN103715138B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN106876415B (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
| CN104851789B (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
| US8633069B2 (en) | Array substrate and manufacturing method thereof, active display | |
| CN107454981A (zh) | 阵列基板及阵列基板的制造方法 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| WO2015085719A1 (zh) | 像素单元、阵列基板及其制造方法和显示装置 | |
| CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
| CN105489618B (zh) | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 | |
| CN107564922A (zh) | 阵列基板及其制造方法、显示装置 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| EP2983204B1 (en) | Display device and method for manufacturing the same | |
| CN105870136A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN106575062B (zh) | 有源矩阵基板及其制造方法 | |
| CN104617049B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN108400139B (zh) | 阵列基板及其制作方法以及显示装置 | |
| KR102080482B1 (ko) | 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN103199112B (zh) | 一种阵列基板及其制备方法和显示面板 | |
| CN103941448B (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
| CN103943564B (zh) | 一种tft阵列基板及其制作方法、显示面板 | |
| CN113380863B (zh) | 显示面板及电子设备 | |
| KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| CN102237306B (zh) | 液晶显示基板及其制造方法和液晶显示器 | |
| KR102154418B1 (ko) | 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |