CN103943564B - 一种tft阵列基板及其制作方法、显示面板 - Google Patents
一种tft阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN103943564B CN103943564B CN201410060827.1A CN201410060827A CN103943564B CN 103943564 B CN103943564 B CN 103943564B CN 201410060827 A CN201410060827 A CN 201410060827A CN 103943564 B CN103943564 B CN 103943564B
- Authority
- CN
- China
- Prior art keywords
- electrode
- conductive layer
- grid
- layer
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000004888 barrier function Effects 0.000 claims description 45
- 238000003860 storage Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 12
- 238000009413 insulation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- UNQHSZOIUSRWHT-UHFFFAOYSA-N aluminum molybdenum Chemical compound [Al].[Mo] UNQHSZOIUSRWHT-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种TFT阵列基板，包括：一基板；栅极、栅极线和公共电极线；半导体图形；第一电极和第二电极，所述第二电极不覆盖所述栅极的边缘;连接图形，所述连接图形通过一过孔与所述第二电极电连接。本发明避免了LCD中像素开关TFT失去控制导致显示亮点缺陷的产生，提高了LCD显示画面的质量。
Description
技术领域
本发明涉及平板显示领域，尤其涉及一种TFT阵列基板及其制作方法，以及包含该阵列基板的显示面板。
背景技术
现今，液晶显示装置(LiquidCrystalDisplay，LCD)是一种最广泛使用的平板显示装置。LCD包括相对设置的TFT（ThinFilmTransistor，薄膜晶体管）阵列基板和彩膜基板，以及夹在两基板之间的液晶（liquidcrystal，LC）分子层。
传统TFT阵列基板的俯视结构示意图如图1所示，主要包括基板100（图1中未示出），以及设置于基板上的如下部件：多条栅极线（gateline）101；公共电极线（commonelectrodeline）102；与栅极线101绝缘交叉的多条数据线（source line或dataline）103；设置于栅极线101和数据线103交叉处的像素开关TFT104；像素电极105。相邻栅极线101和相邻数据线103所围成的区域为像素区域，像素区域包括TFT区域和像素电极区域。像素电极105设置于像素电极区域内，TFT104设置于TFT区域内。所述TFT104包括：与栅极线101电连接的栅极106；与数据线103电连接的第一电极107；第二电极108以及半导体图形110。第二电极108同时与栅极106和公共电极线102相交叠，由于栅极106和公共电极线102之间绝缘断开，因此第二电极108搭接在栅极106和公共电极线102之间，即第二电极108覆盖部分栅极106的边缘和部分公共电极线102的边缘，数据线103和/或第一电极107至少部分覆盖栅极106的边缘和公共电极线102的边缘，一般情况下，栅极和公共电极线的纵向剖视图均为梯形，也就是说栅极和公共电极线均具有梯形侧面，本发明中所定义的栅极的边缘和公共电极线的边缘分别指的是栅极的侧面和公共电极线的侧面所对应的区域，图1中未示出。
参见图2，图2为图1中沿线E-E’截取的剖面结构示意图。该TFT阵列基板的具体结构包括：基板100，位于该基板100上的第一导电层，该第一导电层包括栅极106、栅极线101和公共电极线102；位于第一导电层上的第一绝缘层109；位于该第一绝缘层109上的半导体层，所述半导体层包括层叠的本征半导体层110a和欧姆接触层110b且所述半导体层包括与栅极106对应设置的半导体图形110；位于该半导体层上的第二导电层，该第二导电层包括数据线103、与数据线103电连接的第一电极107，第二电极108；位于该第一电极107和第二电极108之间的狭缝111；位于该第二导电层上的第二绝缘层112，该第二绝缘层112具有暴露出部分第二电极108的过孔113；位于该第二绝缘层112上的第三导电层，该第三导电层包括像素电极105，该像素电极105通过过孔113与第二电极108电连接。
上述TFT阵列基板中的像素开关TFT104容易失灵，无法控制像素的开关状态，因此个别像素一直显示为亮点，导致LCD显示亮点缺陷的产生，严重影响LCD的显示画面的质量。
发明内容
为了解决现有技术中存在的技术问题，发明人做了大量的不良解析和实验分析工作，发现是由于半导体层（包括层叠的本征半导体层和欧姆接触）在栅极的边缘和/或公共电极线的边缘处有残留导致的LCD显示亮点缺陷的产生。
参见图3、图4和图1，图3为图1中TFT104区域的局部放大示意图，图4为图3及对应图1中沿线F-F’截取的剖面结构放大示意图。图3中示出了栅极106的侧面区域，即栅极的边缘S。第一导电层通常包括顺序层叠的铝金属层和钼金属层，由于铝钼金属的刻蚀速率不同，因此在第一导电层被刻蚀后，容易在栅极线101、栅极106和公共电极线102的边缘处形成一凹陷角A，因此位于第一导电层上的第一绝缘层109在对应于凹陷角A区域处也会出现一凹陷区域B，进而导致位于第一绝缘层109上的半导体层被刻蚀后，在凹陷区域B处会有应该被刻蚀掉但实际没有被刻蚀掉的半导体层即本征半导体层110a和欧姆接触层110b的残留R，图4示出了栅极106边缘处残留有半导体层的剖面结构。本征半导体层110a的材料为非晶硅，非晶硅为一种半导体材料，欧姆接触层110b的材料为N+非晶硅，N+非晶硅为一种掺杂了电子的导电材料。尤其位于数据线103（和/或第一电极107）与第二电极108之间的栅极106边缘处Z和公共电极线102边缘处Z，，此处第二电极108覆盖栅极106边缘S和公共电极线102边缘，由于栅极106边缘处和公共电极线102边缘处残留有欧姆接触层110b的N+非晶硅，且第二电极108和欧姆接触层110b之间没有绝缘层存在，因此第二电极108与残留欧姆接触层110b电连接，同理，数据线103（和/或第一电极107）与残留欧姆接触层110b电连接，即相当于在数据线103和第二电极108之间形成一导电通道，导致此处第二电极对应的像素不受TFT104的控制，只要对应此像素的数据线上有信号就直接通过此导电通道传输到第二电极108上，使此像素一直显示为亮点，导致LCD显示亮点缺陷的产生，严重影响LCD的显示画面的质量。
本发明的实施例提供一种TFT阵列基板，包括：一基板；位于所述基板上的第一导电层，所述第一导电层包括栅极、栅极线和公共电极线；位于所述栅极层上的第一绝缘层；位于所述第一绝缘层上的半导体层，所述半导体层包括层叠的本征半导体层和欧姆接触层，所述半导体层包括与栅极对应设置的半导体图形；位于所述半导体层上的第二导电层，所述第二导电层包括第一电极和第二电极，所述第二电极不覆盖所述栅极的边缘;位于所述第二导电层上的第二绝缘层，所述第二绝缘层具有暴露出部分所述第二电极的第一过孔；位于所述第二绝缘层上的第三导电层，所述第三导电层包括连接图形，所述连接图形通过所述第一过孔与所述第二电极电连接。
本发明的实施例还提供了一种包括上述TFT阵列基板的显示面板。
本发明的实施例还提供了一种TFT阵列基板的制作方法，包括：S1、提供一基板；S2、在所述基板上沉积第一导电层，图案化所述第一导电层形成栅极、栅极线和公共电极线；S3、在所述栅极层上沉积第一绝缘层；S4、在所述第一绝缘层上沉积半导体层，所述半导体层包括依次层叠的本征半导体层和欧姆接触层，图案化所述半导体层形成与栅极对应设置的半导体图形；S5、在所述半导体层上沉积第二导电层，图案化所述第二导电层形成第一电极和第二电极，所述第二电极不覆盖所述栅极的边缘，同时将第一电极和第二电极之间的狭缝所暴露出的欧姆接触层刻蚀掉，暴露出本征半导体层；S6、在所述第二导电层上沉积第二绝缘层，对所述第二绝缘层进行刻蚀，形成暴露出部分所述第二电极的第一过孔；S7、在所述第二绝缘层上沉积第三导电层，图案化所述第三导电层形成连接图形，所述连接图形通过所述第一过孔与所述第二电极电连接。
相对现有技术而言，本发明公开的一种TFT阵列基板，以及包含该TFT阵列基板的显示面板、TFT阵列基板的制作方法，由于第二电极位于栅极范围内，不覆盖所述栅极的边缘和公共电极线的边缘,因此即使在数据线和第二电极之间的栅极的边缘或公共电极线的边缘残留半导体层，第二电极与残留半导体层是绝缘断开的，数据线上的信号也不会通过残留半导体层直接传输到第二电极上，由此本发明解决了LCD现有技术中存在显示亮点缺陷的技术问题，提高了LCD显示画面的质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术公开的一种TFT阵列基板的俯视结构示意图；
图2为图1中沿线E-E’截取的剖面结构示意图；
图3为图1中TFT区域的局部放大示意图；
图4为图3中沿线F-F’截取的剖面结构放大示意图；
图5为本发明实施例一公开的一种TFT阵列基板的俯视结构示意图；
图6为图5中沿线D-D’截取的剖面结构示意图；
图7为图5中TFT区域的局部放大示意图；
图8为图7中沿线H-H’截取的剖面结构放大示意图；
图9为本发明实施例二公开的一种TFT阵列基板的工艺流程图；
图10为本发明实施例三公开的一种显示面板结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当例如层或基板这样的元件被称为“位于”（或“在”）另一元件“上”时，其可以直接位于（或在）其它元件上或还可以存在中间元件；即“上”所涉及的两个元件可以直接接触，也可以间接接触。
实施例一
本发明实施例一公开的用于LCD的TFT阵列基板的俯视结构示意图如图5所述（图5中仅示出了TFT阵列基板中相邻的两个像素的局部结构），包括：多条栅极线201（图中仅示出了相邻的两条栅极线）；多条公共电极线202（图中仅示出了一条公共电极线）；与栅极线201绝缘交叉的多条数据线203（图中仅示出了相邻的三条数据线）；设置于栅极线201和数据线203交叉处的TFT204；像素电极205；存储电极214以及连接图形217。相邻栅极线201和相邻数据线203所围成的区域为像素区域，像素区域包括TFT区域和像素电极区域。像素电极205设置于像素电极区域内，TFT204设置于TFT区域内。所述TFT204包括：与栅极线201电连接的栅极206；与数据线203电连接的第一电极207，第一电极207为源极或漏极；第二电极208，第二电极208对应为漏极或源极；半导体图形210。
参见图6和图5，图6为图5中沿线D-D’截取的剖面结构示意图。该TFT阵列基板的具体结构包括：基板200，位于该基板200上的第一导电层，该第一导电层包括栅极206、栅极线201和公共电极线202；位于第一导电层上的第一绝缘层209；位于该第一绝缘层209上的半导体层，所述半导体层包括层叠的本征半导体层210a和欧姆接触层210b且所述半导体层包括与栅极206对应设置的半导体图形210；位于该半导体层上的第二导电层，该第二导电层包括数据线203，与数据线203电连接的第一电极207，第二电极208和存储电极214；位于该第一电极207和第二电极108之间的狭缝211；位于该第二导电层上的第二绝缘层212，该第二绝缘层212具有暴露出部分第二电极208的第一过孔215和暴露出部分存储电极214的第二过孔216；位于该第二绝缘层212上的第三导电层，该第三导电层包括像素电极205和连接图形217，该像素电极205与连接图形217电连接。
其中，数据线203和/或第一电极207至少部分覆盖栅极206的边缘和公共电极线202的边缘。栅极206和公共电极线202的纵向剖视图均为梯形，也就是说栅极206和公共电极线202均具有梯形侧面，本发明中所定义的栅极206的边缘和公共电极线202的边缘分别指的是栅极206的侧面和公共电极线202的侧面所对应的区域。
半导体图形210位于栅极206的正上方且位于栅极206的区域范围内，即半导体图形210不覆盖栅极206的边缘。本实施例中的半导体图形210包括层叠的本征半导体层210a和欧姆接触层210b，其中本征半导体层210a的材料为非晶硅，非晶硅为一种半导体材料，欧姆接触层210b的材料为N+非晶硅，N+非晶硅为一种掺杂了电子的导电材料。
第二电极208位于半导体图形210的上方且至少部分与半导体图形210相交叠，进一步第二电极208位于栅极206的区域范围内，即第二电极208不覆盖栅极206的边缘。本实施例中第二电极208距离栅极206的边缘的最小距离d大于等于1微米，优选为1微米或2.2微米。第一电极207与第二电极208之间存在狭缝211，由于狭缝211处的半导体图形210中只存在本征半导体层210a（此处不存在欧姆接触层210b），因此第一电极207与第二电极208之间是绝缘断开的，只有在TFT204处于打开状态下，第一电极207与第二电极208之间才能够导通。本实施例中数据线203和第一电极207、第二电极208位于同一金属层，需要说明的是这仅是本发明的一种优选方案，数据线203和第一电极207、第二电极208也可以位于不同的金属层，且满足数据线203和第一电极207电连接也属于本发明的保护范围。
存储电极214位于公共电极线202的正上方且位于公共电极线202的区域范围内，即存储电极214不覆盖公共电极线202的边缘，本实施例中存储电极214距离公共电极线202的边缘的最小距离d’大于等于1微米，优选为1微米或2.2微米。本发明中的存储电极214与公共电极线202及夹在两者之间的第一绝缘层209形成一存储电容。本实施例中存储电极214与第一电极207、第二电极208位于同一金属层，需要说明的是这仅是本发明的一种优选方案，存储电极214和第一电极207、第二电极208也可以位于不同的金属层。
连接图形217通过第一过孔215将第二电极208和像素电极205电连接，连接图形217通过第二过孔216将存储电极214和像素电极205电连接，其目的是将施加在像素电极205上的电压同时施加给存储电极214，使存储电极214能够起到存储电容的作用。本实施例中连接图形217与像素电极205位于同一金属层，需要说明的是这仅是本发明的一种优选方案，连接图形217与像素电极205也可以位于不同的金属层，只要满足两者之间电连接即可。
本实施例中第一导电层为层叠的第一金属层和第二金属层。第一金属层优选为铝金属层，第二金属层优选为钼金属层，但本发明不仅限于此两种金属，也可以为其它一种金属或多种金属的组合。
参见图7、图8和图5，图7为图5中TFT204区域的局部放大示意图，图8为图7及对应图5中沿线H-H’截取的剖面结构放大示意图。图7中示出了栅极206的侧面区域，即栅极的边缘S’。图8示出了栅极206边缘处残留有半导体层的剖面结构，在栅极206的边缘区域，存在一凹陷角A’，因此位于第一导电层上的第一绝缘层209在对应于凹陷角A’区域处也会出现一凹陷区域B’，因此在此凹陷区域B’处会有应该被刻蚀掉但实际没有被刻蚀掉的半导体层即本征半导体层210a和欧姆接触层210b的残留R’。本实施例中，第二电极208不覆盖栅极206的边缘S’，因此第二电极208与残留R’是断开绝缘的；与第二电极208电连接的连接图形217覆盖栅极边缘S’，但连接图形217与残留R’之间存在第二绝缘层212，因此两者直接是绝缘的。同理，在连接图形217和数据线203之间的公共电极线202边缘处，即使有半导体层的残留R’，其和连接图形217之间也是绝缘的，具体原理不再赘述。
本实施例公开的技术方案中，即时在栅极206的边缘区域或公共电极线202的边缘区域残留有本征半导体层210a和欧姆接触层210b，由于第二电极208位于栅极206的区域范围内且不覆盖栅极206的边缘，存储电极214位于公共电极线202的区域范围内且不覆盖公共电极线202的边缘，因此第二电极208与存储电极214均和残留的欧姆接触层210b是断开绝缘的。对于搭接在栅极206和公共电极线202之间的连接图形217，虽然其覆盖栅极206的边缘和公共电极线202的边缘，但其通过第二绝缘层212与残留的欧姆接触层210b绝缘。本发明解决了LCD现有技术中存在显示亮点缺陷的技术问题，提高的LCD显示画面的质量。
实施例2
本发明实施例2公开了一种TFT阵列基板的制作方法。TFT阵列基板的工艺流程图如图9所示。从图9可以看出，本实施例所公开的TFT阵列基板的制作工艺步骤如下：
S1、提供一基板200；
其中，基板200通常采用玻璃、石英等透明材料，或者由采用玻璃、石英等透明材料及其上的其他结构（如缓冲层等）构成。
S2、在所述基板200上沉积第一导电层，图案化该第一导电层形成栅极206、栅极线201和公共电极线202；
其中，第一导电层可以采用铝、铝钼合金等金属，优选为层叠的铝金属层和钼金属层
S3、在栅极层上沉积第一绝缘层209；该第一绝缘层209覆盖整个基板200的范围。
S4、在第一绝缘层209上沉积半导体层，所述半导体层包括依次层叠的本征半导体层210a和欧姆接触层210b，图案化所述半导体层形成与栅极206对应设置的半导体图形210；
其中，半导体图形210位于栅极206的正上方且位于栅极206的区域范围内，即半导体图形210不覆盖栅极206的边缘。本征半导体层210a的材料为非晶硅，非晶硅为一种半导体材料，欧姆接触层210b的材料为N+非晶硅，N+非晶硅为一种掺杂了电子的导电材料。
S5、在半导体层上沉积第二导电层，图案化所述第二导电层形成第一电极207和第二电极208，该第二电极208不覆盖所述栅极206的边缘，同时将第一电极207和第二电极208之间的狭缝211所暴露出的欧姆接触层210b刻蚀掉，暴露出本征半导体层210a；
其中第一电极207为源极或漏极，第二电极208对应为漏极或源极。第二电极208位于半导体图形210的上方且至少部分与半导体图形210相交叠，进一步第二电极208位于栅极206的区域范围内。在该步骤中，形成第一电极207和第二电极208后，继续保留其上的光刻胶，采用干刻方法，对第一电极207和第二电极208之间的狭缝211所暴露出的半导体层进行刻蚀，将上层的欧姆接触层210b完全刻蚀掉，暴露出本征半导体层210a，使第一电极207与第二电极208之间绝缘断开。
优选的，图案化所述第二导电层还形成与所述第一电极207电连接的数据线203，数据线203和/或第一电极207至少部分覆盖栅极206的边缘和公共电极线202的边缘。
优选的，图案化所述第二导电层还形成存储电极214，存储电极214位于公共电极线202的正上方且位于公共电极线202的区域范围内，即存储电极214不覆盖公共电极线202的边缘，存储电极214与公共电极线202及夹在两者之间的第一绝缘层209形成一存储电容。
S6、在第二导电层上沉积第二绝缘层212，对该第二绝缘层212进行刻蚀，形成暴露出部分所述第二电极的第一过孔215；
其中，第二绝缘层212覆盖整个基板200的范围。
优选的，刻蚀第二绝缘层212还形成具有暴露出部分存储电极214的第二过孔216。
S7、在第二绝缘层215上沉积第三导电层，图案化所述第三导电层形成连接图形217，所述连接图形217通过所述第一过孔215与所述第二电极208电连接；
优选的，连接图形217通过第二过孔216与存储电极214电连接。
优选的，图案化所述第三导电层还形成与所述连接图形217电连接的像素电极205。
本实施例中，第二电极208距离栅极206的边缘的最小距离d大于等于1微米，优选为1微米或2.2微米；存储电极214距离公共电极线202的边缘的最小距离d’大于等于1微米，优选为1微米或2.2微米。
实施例3
本发明实施例3公开的显示面板10如图10所示。该显示面板包括相对设置的TFT阵列基板200和彩膜基板300，以及设置于TFT阵列基板200和彩膜基板300之间的液晶层400。该TFT阵列基板200可以采用上述实施例一所述的TFT阵列基板。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种TFT阵列基板，包括：
一基板；
位于所述基板上的第一导电层，所述第一导电层包括栅极、栅极线和公共电极线；
位于所述栅极层上的第一绝缘层；
位于所述第一绝缘层上的半导体层，所述半导体层包括层叠的本征半导体层和欧姆接触层，所述半导体层包括与栅极对应设置的半导体图形；
位于所述半导体层上的第二导电层，所述第二导电层包括第一电极和第二电极，所述第二电极不覆盖所述栅极的边缘；
位于所述第二导电层上的第二绝缘层，所述第二绝缘层具有暴露出部分所述第二电极的第一过孔；
位于所述第二绝缘层上的第三导电层，所述第三导电层包括连接图形，所述连接图形通过所述第一过孔与所述第二电极电连接；
所述第三导电层进一步包括像素电极，所述连接图形覆盖所述栅极的边缘，用于将所述第二电极与所述像素电极电连接。
2.如权利要求1所述的TFT阵列基板，其特征在于，所述第二导电层进一步包括与所述第一电极电连接的数据线。
3.如权利要求1所述的TFT阵列基板，其特征在于，所述第二导电层进一步包括存储电极，所述存储电极与所述公共电极线相交叠，但不覆盖公共电极线的边缘。
4.如权利要求3所述的TFT阵列基板，其特征在于，所述第二绝缘层具有暴露出部分所述存储电极的第二过孔，所述连接图形通过所述第二过孔与存储电极电连接。
5.如权利要求1所述的TFT阵列基板，其特征在于，所述第二电极距离栅极的边缘的最小值大于等于1um。
6.如权利要求3所述的TFT阵列基板，其特征在于，所述存储电极距离公共电极线的边缘的最小值大于等于1um。
7.如权利要求1所述的TFT阵列基板，其特征在于，所述第一导电层 包括顺序层叠的铝金属层和钼金属层。
8.一种显示面板，包括如权利要求1-7任一所述的TFT阵列基板、与所述TFT阵列基板相对设置的彩膜基板，以及位于两者之间的液晶分子层。
9.一种TFT阵列基板的制作方法，该方法包括：
S1、提供一基板；
S2、在所述基板上沉积第一导电层，图案化所述第一导电层形成栅极、栅极线和公共电极线；
S3、在所述第一导电层上沉积第一绝缘层；
S4、在所述第一绝缘层上沉积半导体层，所述半导体层包括依次层叠的本征半导体层和欧姆接触层，图案化所述半导体层形成与栅极对应设置的半导体图形；
S5、在所述半导体层上沉积第二导电层，图案化所述第二导电层形成第一电极和第二电极，所述第二电极不覆盖所述栅极的边缘，同时将第一电极和第二电极之间的狭缝所暴露出的欧姆接触层刻蚀掉，暴露出本征半导体层；
S6、在所述第二导电层上沉积第二绝缘层，对所述第二绝缘层进行刻蚀，形成暴露出部分所述第二电极的第一过孔；
S7、在所述第二绝缘层上沉积第三导电层，图案化所述第三导电层形成连接图形和像素电极，所述连接图形通过所述第一过孔与所述第二电极电连接，所述连接图形覆盖所述栅极的边缘，用于将所述第二电极与所述像素电极电连接。
10.如权利要求9所述的方法，其特征在于，步骤S5中图案化所述第二导电层还形成与所述第一电极电连接的数据线。
11.如权利要求9所述的方法，其特征在于，步骤S5中图案化所述第二导电层还形成存储电极，所述存储电极与所述公共电极线相交叠，但不覆盖公共电极线的边缘。
12.如权利要求11所述的方法，其特征在于，步骤S6中刻蚀所述第二绝缘层还形成具有暴露出部分所述存储电极的第二过孔，所述连接图形通过所述第二过孔与存储电极电连接。
13.如权利要求9所述的方法，其特征在于，所述第二电极距离栅极的边缘的最小值大于等于1um。
14.如权利要求11所述的方法，其特征在于，所述存储电极距离公共电极线的边缘的最小值大于等于1um。
15.如权利要求9所述的方法，其特征在于，步骤S2中所述第一导电层包括顺序沉积的铝金属层和钼金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410060827.1A CN103943564B (zh) | 2014-02-24 | 2014-02-24 | 一种tft阵列基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410060827.1A CN103943564B (zh) | 2014-02-24 | 2014-02-24 | 一种tft阵列基板及其制作方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943564A CN103943564A (zh) | 2014-07-23 |
| CN103943564B true CN103943564B (zh) | 2017-02-08 |
Family
ID=51191167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410060827.1A Active CN103943564B (zh) | 2014-02-24 | 2014-02-24 | 一种tft阵列基板及其制作方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943564B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201151B (zh) * | 2014-08-26 | 2017-05-17 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其像素暗点化处理方法 |
| TWI662526B (zh) * | 2018-05-02 | 2019-06-11 | 友達光電股份有限公司 | 半導體結構及畫素結構 |
| CN114280864A (zh) * | 2021-12-17 | 2022-04-05 | Tcl华星光电技术有限公司 | 阵列基板及液晶显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195121A (zh) * | 1997-03-27 | 1998-10-07 | 先进显示份有限公司 | 电气光学元件的制造方法 |
| CN1490645A (zh) * | 2002-10-18 | 2004-04-21 | 奇美电子股份有限公司 | 具有储存电容器的像素结构与其形成方法及液晶显示装置 |
| CN1959992A (zh) * | 2005-10-31 | 2007-05-09 | 三菱电机株式会社 | 薄膜积层基板、其制造方法及设有该基板的液晶显示装置 |
| CN101630685A (zh) * | 2008-07-19 | 2010-01-20 | 卡西欧计算机株式会社 | 薄膜晶体管阵列基板 |
| CN202473922U (zh) * | 2012-03-16 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种tft阵列基板及显示装置 |
-
2014
- 2014-02-24 CN CN201410060827.1A patent/CN103943564B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1195121A (zh) * | 1997-03-27 | 1998-10-07 | 先进显示份有限公司 | 电气光学元件的制造方法 |
| CN1490645A (zh) * | 2002-10-18 | 2004-04-21 | 奇美电子股份有限公司 | 具有储存电容器的像素结构与其形成方法及液晶显示装置 |
| CN1959992A (zh) * | 2005-10-31 | 2007-05-09 | 三菱电机株式会社 | 薄膜积层基板、其制造方法及设有该基板的液晶显示装置 |
| CN101630685A (zh) * | 2008-07-19 | 2010-01-20 | 卡西欧计算机株式会社 | 薄膜晶体管阵列基板 |
| CN202473922U (zh) * | 2012-03-16 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种tft阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103943564A (zh) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104393000B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN101421663B (zh) | 有源矩阵基板、液晶面板、显示装置、电视接收机 | |
| CN103984130B (zh) | 像素结构及显示面板 | |
| TWI317557B (en) | Liquid crystal display device and method for manufacturing the same | |
| CN104600030B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN1573453B (zh) | 显示装置及其制造方法 | |
| TW200403508A (en) | Display device and repairing method for broken line of the device | |
| CN105161495B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN108281468A (zh) | 一种显示基板的制造方法、显示基板、显示装置 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN105117088B (zh) | 一种触控显示面板及其制备方法、驱动方法 | |
| CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101384950B (zh) | 有源矩阵基板、显示装置、电视接收机 | |
| CN102945846B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104009043B (zh) | 像素结构及其制作方法 | |
| CN107290905A (zh) | 液晶显示装置 | |
| CN109459894A (zh) | 像素电极结构及其制作方法 | |
| CN102981333B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN205427404U (zh) | 阵列基板、显示装置 | |
| CN106356381A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN107561804A (zh) | 阵列基板及其制作方法与液晶显示装置 | |
| CN103943564B (zh) | 一种tft阵列基板及其制作方法、显示面板 | |
| CN104617110B (zh) | 一种基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |