CN107561804A - 阵列基板及其制作方法与液晶显示装置 - Google Patents

Abstract

本发明提供一种阵列基板及其制作方法与液晶显示装置。该阵列基板将次像素区域中的第三薄膜晶体管的源极与数据线上方设置的遮光电极连接，从而通过所述遮光电极将用于拉低次像素电极电压的第三薄膜晶体管的源极接入公共电压，本发明能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。

Description

阵列基板及其制作方法与液晶显示装置

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法与液晶显示装置。

背景技术

液晶显示装置(Liquid Crystal Display，LCD)是目前最广泛使用的平板显示器之一，液晶面板是液晶显示装置的核心组成部分。液晶面板通常是由一彩色滤光片基板(Color Filter Substrate，CF Substrate)、一薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate，TFT Array Substrate)以及一配置于两基板间的液晶层(Liquid Crystal Layer)所构成。一般阵列基板、彩色滤光片基板上分别设置像素电极、公共电极。当电压被施加到像素电极与公共电极便会在液晶层中产生电场，该电场决定了液晶分子的取向，从而调整入射到液晶层的光的偏振，使液晶面板显示图像。

作为平板显示器中的佼佼者，液晶显示装置由于具有低的功耗、优异的画面品质以及较高的生产良率等性能，目前已经逐渐的占据了显示领域的主导地位。在液晶显示装置中，基于液晶的运作模式，液晶面板的显示模式主要分为相变型(phase change，PC)、扭转向列型(twisted nematic，TN)、垂直配向型(Vertical Alignment，VA)、横向电场切换型(In plane Switching，IPS)、及边缘电场转换型(fringe field switching，FFS)等。其中，VA模式具有高对比、宽视角、无需摩擦配向等优点，但由于其采用垂直转动的液晶，在大视角下会存在色偏(color washout)的问题，针对这一问题，目前的设计会将VA型液晶显示装置中的一个像素区域分为主像素区域(main)和次像素区域(sub)两个区域来进行显示，主像素区域和次像素区域中液晶两侧所加电压不同，使主像素区域和次像素区域液晶偏转角不同，从而解决色偏问题。

请参阅图1，为现有一种采用三薄膜晶体管(3T)设计的VA型液晶显示装置的像素单元的电路图，每一像素单元均包括：第一薄膜晶体管T10、第二薄膜晶体管T20、第三薄膜晶体管T30，其中，第一薄膜晶体管T10的栅极电性连接栅极线Gate，源极电性连接数据线Data，漏极电性连接主像素区域的主像素电极；第二薄膜晶体管T20的栅极电性连接栅极线Gate，源极电性连接数据线Data，漏极电性连接次像素区域的次像素电极；第三薄膜晶体管T30的栅极电性连接栅极线Gate，源极电性连接公共电极线，漏极电性连接次像素区域的次像素电极，从而使进行显示时主像素区域和次像素区域电压不相同，解决大视角色偏问题。

请参阅图2及图3，图1所示的VA型液晶显示装置的阵列基板包括：第一金属层100’、覆盖第一金属层100’的第一绝缘层200’、设于第一绝缘层200’上的第二金属层300’、覆盖第二金属层300’的第二绝缘层400’、及设于第二绝缘层400’上的ITO电极500’；第一薄膜晶体管T10的源漏极、第二薄膜晶体管T20的源漏极、第三薄膜晶体管T30的源漏极、及数据线Data均位于第二金属层300’中，第一薄膜晶体管T10的栅极、第二薄膜晶体管T20的栅极、第三薄膜晶体管T3的栅极、栅极线110’、及公共电极线120’均位于第一金属层100’中。请参阅图3，现有技术中，一般通过一贯穿第一绝缘层200’及第二绝缘层400’的过孔600’暴露出第一金属层100’及第二金属层300’的部分，并利用ITO电极500’将过孔600’暴露出的第一金属层100’与第二金属层300’串接，以实现将第三薄膜晶体管T30的源极与公共电极线120’连接的目的。实际生产过程中，在利用干刻蚀制程形成过孔600’的过程中，在第二金属层300’的下方容易形成底切(under cut)，当在该过孔600’形成ITO电极500’时，易在底切处产生断线，导致ITO电极500’爬坡断线，使得第三薄膜晶体管T30的源极与公共电极线120’的连接不稳定。当阵列基板的制程均匀性不够好时，会导致阵列基板中的大部分区域ITO电极500’爬坡正常(不断线)，小部分区域ITO电极500’爬坡异常(断线)，进而使得像素单元内的电位不均造成显示不均(Mura)。

发明内容

本发明的目的在于提供一种阵列基板，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。

本发明的目的在于提供一种阵列基板的制作方法，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。

本发明的目的还在于提供一种液晶显示装置，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。

为实现上述目的，本发明首先提供一种阵列基板，包括基板，所述基板上设有栅线、数据线，所述栅线与数据线交叉构成多个像素区域，每个所述像素区域包括主像素区域和次像素区域，所述主像素区域包括第一薄膜晶体管，所述次像素区域包括第二薄膜晶体管和第三薄膜晶体管；所述数据线上方设置有遮光电极；其中：

所述第一薄膜晶体管的栅极与所述栅线连接，源极与所述数据线连接，漏极与所述主像素区域的主像素电极连接；

所述第二薄膜晶体管的栅极与所述栅线连接，源极与所述数据线连接，漏极与所述次像素区域的次像素电极连接；

所述第三薄膜晶体管的栅极与所述栅线连接，源极与所述遮光电极连接，漏极与所述次像素区域的次像素电极连接。

所述第三薄膜晶体管的源极与所述遮光电极之间设有第二绝缘层，所述第二绝缘层设有第一过孔，所述遮光电极通过所述第一过孔与所述第三薄膜晶体管的源极连接。

所述遮光电极位于数据线上方且将数据线遮住。

所述遮光电极上的电压与彩色滤光片基板上的公共电极的电压相同。

所述阵列基板还包括设于基板上的第一金属层、覆盖第一金属层的第一绝缘层、设于第一绝缘层上的有源层、设于第一绝缘层及有源层上的第二金属层；所述第二绝缘层覆盖有源层及第二金属层；所述主像素电极、次像素电极均设于第二绝缘层上；

所述栅线位于第一金属层，所述栅线上对应主像素区域设有第一栅极区域，对应次像素区域设有间隔的第二栅极区域及第三栅极区域；

所述有源层包括：分别对应位于第一栅极区域、第二栅极区域、及第三栅极区域上方的第一半导体图案、第二半导体图案、及第三半导体图案；

所述数据线位于第二金属层，所述第二金属层还包括第一漏极、与第一漏极间隔的第一源极、与第一源极连接的第二源极、与第二源极间隔的第二漏极、与第二漏极连接的第三漏极、与第三漏极间隔的第三源极，所述数据线连接第一源极及第二源极，所述第一源极、第一漏极分别与第一半导体图案相连，所述第二源极、第二漏极分别与第二半导体图案相连，所述第三源极、第三漏极分别与第三半导体图案相连；

第一栅极区、第一半导体图案、第一源极、第一漏极构成第一薄膜晶体管；第二栅极区、第二半导体图案、第二源极、第二漏极构成第二薄膜晶体管；第三栅极区、第三半导体图案、第三漏极、第三源极构成第三薄膜晶体管。

所述第二绝缘层在第一漏极上方设有第二过孔，所述主像素电极经由第二过孔与第一漏极接触；所述第二绝缘层在第二漏极或第三漏极上方设有第三过孔，所述次像素电极经由第三过孔与第二漏极及第三漏极接触。

本发明还提供一种阵列基板的制作方法，包括如下步骤：

提供一基板；

在所述基板上沉积第一金属层，对所述第一金属层进行图案化处理，形成栅线；所述栅线上设有第一栅极区域、第二栅极区域及第三栅极区域；

在基板及第一金属层上沉积第一绝缘层；

在第一绝缘层上形成有源层，对有源层进行图案化处理，形成分别对应第一栅极区域、第二栅极区域、及第三栅极区域的第一半导体图案、第二半导体图案、及第三半导体图案；

在第一绝缘层及有源层上沉积第二金属层，对所述第二金属层进行图案化处理，形成数据线、第一漏极、第一源极、第二源极、第二漏极、第三漏极、第三源极；所述第一漏极与第一源极相间隔且分别与第一半导体图案相连；所述第二源极与第二漏极相间隔且分别与第二半导体图案相连；所述第三漏极与第三源极相间隔且分别与第三半导体图案相连；所述第一源极与第二源极相连；所述第二漏极与第三漏极相连；所述数据线与第一源极及第二源极相连；

在第二金属层、有源层上沉积第二绝缘层，对第二绝缘层进行图案化，形成第一过孔、第二过孔、及第三过孔，所述第一过孔暴露第三源极，所述第二过孔暴露第一漏极，所述第三过孔暴露第二漏极或第三漏极；

在第二绝缘层上沉积透明导电材料层，对透明导电材料层进行图案化处理，形成间隔的遮光电极、主像素电极及次像素电极；所述遮光电极位于数据线上方，且遮光电极经第一过孔与第三源极接触，主像素电极经第二过孔与第一漏极接触，次像素电极经第三过孔与第二漏极及第三漏极接触；

第一栅极区、第一半导体图案、第一源极、第一漏极构成第一薄膜晶体管；第二栅极区、第二半导体图案、第二源极、第二漏极构成第二薄膜晶体管；第三栅极区、第三半导体图案、第三漏极、第三源极构成第三薄膜晶体管。

所述遮光电极位于数据线上方且将数据线遮住。

所述透明导电材料层的材料为透明金属氧化物；

所述第一绝缘层及第二绝缘层的材料均包括氮化硅、及氧化硅中的至少一种；

所述第一金属层及第二金属层的材料均为钼、钛、铝、银、及铜中的一种或多种的组合。

本发明还提供一种液晶显示装置，包括如上所述的阵列基板。

本发明的有益效果：本发明提供的一种阵列基板，该阵列基板将次像素区域中的第三薄膜晶体管的源极与数据线上方设置的遮光电极连接，从而通过所述遮光电极将用于拉低次像素电极电压的第三薄膜晶体管的源极接入公共电压，本发明能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。本发明提供的一种阵列基板的制作方法，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。本发明提供的一种液晶显示装置，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为现有一种采用3T设计的VA型液晶显示装置的像素单元的电路图；

图2为图1所示的VA型液晶显示装置的阵列基板的俯视图；

图3为图2所示的VA型液晶显示装置的阵列基板在过孔处的剖视图；

图4为本发明的阵列基板的电路图；

图5为本发明的阵列基板的俯视图；

图6为本发明的阵列基板在第一过孔处的剖视图；

图7为本发明的阵列基板制作方法的流程图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

本发明提供一种阵列基板，该阵列基板采用DBS(即Data Line BM Less)的像素设计，所谓DBS的像素设计是指在数据线上方覆盖以ITO(即氧化铟锡)的走线，ITO走线的宽度略宽于数据线，这些ITO走线连接COM即公共电极，在液晶显示装置正常工作时，这些ITOCOM电极形成的电场可以使液晶分子保持不偏转的状态，从而起到遮光的目的。

请参阅图4至图6，本发明的阵列基板包括基板700，所述基板700上设有栅线110、数据线470，所述栅线110与数据线470交叉构成多个像素区域800，每个所述像素区域800包括主像素区域810和次像素区域820，所述主像素区域810包括第一薄膜晶体管T1，所述次像素区域820包括第二薄膜晶体管T2和第三薄膜晶体管T3；所述数据线470上方设置有遮光电极610；其中：

所述第一薄膜晶体管T1的栅极与所述栅线110连接，源极与所述数据线470连接，漏极与所述主像素区域810的主像素电极620连接；

所述第二薄膜晶体管T2的栅极与所述栅线110连接，源极与所述数据线470连接，漏极与所述次像素区域820的次像素电极630连接；

所述第三薄膜晶体管T3的栅极与所述栅线110连接，源极与所述遮光电极610连接，漏极与所述次像素区域820的次像素电极630连接。

具体地，所述第三薄膜晶体管T3的源极与所述遮光电极610之间设有第二绝缘层500，所述第二绝缘层500设有第一过孔510，所述遮光电极610通过所述第一过孔510与所述第三薄膜晶体管T3的源极连接。

具体地，所述遮光电极610位于数据线470上方且将数据线470遮住，所述遮光电极610上的电压与彩色滤光片基板上的公共电极的电压相同，也即该遮光电极610即为DBS像素设计中覆盖在数据线上方的走线。

具体地，所述阵列基板还包括设于基板700上的第一金属层100、覆盖第一金属层100的第一绝缘层200、设于第一绝缘层200上的有源层300、设于第一绝缘层200及有源层300上的第二金属层400；所述第二绝缘层500覆盖有源层300及第二金属层400,；所述主像素电极620、次像素电极630均设于第二绝缘层500上。

具体地，所述栅线110位于第一金属层100，所述栅线110上对应主像素区域810设有第一栅极区域111，对应次像素区域820设有间隔的第二栅极区域112及第三栅极区域113。

具体地，所述有源层300包括：分别对应位于第一栅极区域111、第二栅极区域112、及第三栅极区域113上方的第一半导体图案310、第二半导体图案320、及第三半导体图案330。

具体地，所述数据线470位于第二金属层400，所述第二金属层400还包括第一漏极410、与第一漏极410间隔的第一源极420、与第一源极420连接的第二源极430、与第二源极430间隔的第二漏极440、与第二漏极440连接的第三漏极450、与第三漏极450间隔的第三源极460，所述数据线470连接第一源极420及第二源极430，所述第一源极420、第一漏极410分别与第一半导体图案310相连，所述第二源极430、第二漏极440分别与第二半导体图案320相连，所述第三源极460、第三漏极450分别与第三半导体图案330相连。

具体地，第一栅极区111、第一半导体图案310、第一源极420、第一漏极410构成第一薄膜晶体管T1，第一栅极区111、第一源极420、第一漏极410分别为第一薄膜晶体管T1的栅极、源极及漏极；第二栅极区112、第二半导体图案320、第二源极430、第二漏极440构成第二薄膜晶体管T2，第二栅极区112、第二源极430、第二漏极440分别为第二薄膜晶体管T2的栅极、源极及漏极；第三栅极区113、第三半导体图案330、第三漏极450、第三源极460构成第三薄膜晶体管T3，第三栅极区113、第三源极460、第三漏极450分别为第三薄膜晶体管T3的栅极、源极及漏极。

具体地，所述第二绝缘层500在第一漏极410上方设有第二过孔520，所述主像素电极620经由第二过孔520与第一漏极410接触；所述第二绝缘层500在第二漏极440或第三漏极450上方设有第三过孔530，所述次像素电极630经由第三过孔530与第二漏极440及第三漏极450接触。

具体地，所述遮光电极610、主像素电极620、次像素电极630通过对整面覆盖第二绝缘层500的透明导电材料层进行图案化制得。

进一步地，所述透明导电材料层的材料为透明金属氧化物。优选地，所述透明导电材料层的材料为氧化铟锡(ITO)。

具体地，所述第一绝缘层200及第二绝缘层500的材料均包括氮化硅、及氧化硅中的至少一种。

具体地，所述第一金属层100及第二金属层400的材料均为钼、钛、铝、银、及铜中的一种或多种的组合。

需要说明的是，本发明通过将次像素区域820中的第三薄膜晶体管T3的第三源极460与数据线470上方设置的遮光电极610连接，具体通过在第二栅极层500上于第三薄膜晶体管T3的第三源极460上方设置第一过孔510，使遮光电极610通过该第一过孔510与第三薄膜晶体管T3的第三源极460连接，从而达到通过所述遮光电极610将用于拉低次像素电极630电压的第三薄膜晶体管T3的源极接入公共电压的效果，且由于第一过孔510直接形成在第三源极460上方，相比于现有技术在第一金属层中设置公共电极线，设置一同时暴露公共电极线与第二金属层的过孔，在过孔内制作透明导电层将公共电极线与第二金属层串接，本发明的第一过孔510的侧面不会形成底切的部分，使遮光电极610通过第一过孔510连接第三源极460时在第一过孔510中爬坡时不会产生断裂，避免了由于透明导电材料断裂而产生显示不均的不良，提升了产品的品质。

请参阅图7，本发明还提供一种上述阵列基板的制作方法，包括如下步骤：

步骤S1、提供一基板700。

步骤S2、在所述基板700上沉积第一金属层100，对所述第一金属层100进行图案化处理，形成栅线110；所述栅线110上设有第一栅极区域111、第二栅极区域112及第三栅极区域113。

步骤S3、在基板700及第一金属层100上沉积第一绝缘层200。

步骤S4、在第一绝缘层200上形成有源层300，对有源层300进行图案化处理，形成分别对应第一栅极区域111、第二栅极区域112、及第三栅极区域113的第一半导体图案310、第二半导体图案320、及第三半导体图案330。

步骤S5、在第一绝缘层200及有源层300上沉积第二金属层400，对所述第二金属层400进行图案化处理，形成数据线470、第一漏极410、第一源极420、第二源极430、第二漏极440、第三漏极450、第三源极460；所述第一漏极410与第一源极420相间隔且分别与第一半导体图案310相连；所述第二源极430与第二漏极440相间隔且分别与第二半导体图案320相连；所述第三漏极450与第三源极460相间隔且分别与第三半导体图案330相连；所述第一源极420与第二源极430相连；所述第二漏极440与第三漏极450相连；所述数据线470与第一源极420及第二源极430相连。

步骤S6、在第二金属层400、有源层300上沉积第二绝缘层500，对第二绝缘层500进行图案化，形成第一过孔510、第二过孔520、及第三过孔530，所述第一过孔510暴露第三源极460，所述第二过孔520暴露第一漏极410，所述第三过孔530暴露第二漏极440或第三漏极450。

第一栅极区111、第一半导体图案310、第一源极420、第一漏极410构成第一薄膜晶体管T1；第二栅极区112、第二半导体图案320、第二源极430、第二漏极440构成第二薄膜晶体管T2；第三栅极区113、第三半导体图案330、第三漏极450、第三源极460构成第三薄膜晶体管T3。

步骤S7、在第二绝缘层500上沉积透明导电材料层，对透明导电材料层进行图案化处理，形成间隔的遮光电极610、主像素电极620及次像素电极630；所述遮光电极610位于数据线470上方，且遮光电极610经第一过孔510与第三源极460接触，主像素电极620经第二过孔520与第一漏极410接触，次像素电极630经第三过孔530与第二漏极440及第三漏极450接触。

具体地，所述遮光电极610位于数据线470上方且将数据线470遮住，所述遮光电极610上的电压与彩色滤光片基板上的公共电极的电压相同，也即该遮光电极610即为DBS像素设计中覆盖在数据线上方的走线。

具体地，所述透明导电材料层的材料为透明金属氧化物；

所述第一绝缘层200及第二绝缘层500的材料均包括氮化硅、及氧化硅中的至少一种；

所述第一金属层100及第二金属层400的材料均为钼、钛、铝、银、及铜中的一种或多种的组合。

需要说明的是，本发明通过在第二栅极层500上于第三薄膜晶体管T3的第三源极460上方设置第一过孔510，使设于数据线470上方用于对其进行遮挡的遮光电极610通过该第一过孔510与第三薄膜晶体管T3的第三源极460连接，从而达到通过所述遮光电极610将用于拉低次像素电极630电压的第三薄膜晶体管T3的源极接入公共电压的效果，且由于第一过孔510直接形成在第三源极460上方，相比于现有技术在第一金属层中设置公共电极线，设置一同时暴露公共电极线与第二金属层的过孔，在过孔内制作透明导电层将公共电极线与第二金属层串接，本发明的第一过孔510的侧面不会形成底切的部分，使遮光电极610通过第一过孔510连接第三源极460时在第一过孔510中爬坡时不会产生断裂，避免了由于透明导电材料断裂而产生显示不均的不良，提升了产品的品质。

基于同一发明构思，本发明还提供一种液晶显示装置，包括上述的阵列基板，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。在此不再对阵列基板进行重复描述。

综上所述，本发明的阵列基板，将次像素区域中的第三薄膜晶体管的源极与数据线上方设置的遮光电极连接，从而通过所述遮光电极将用于拉低次像素电极电压的第三薄膜晶体管的源极接入公共电压，本发明能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。本发明的阵列基板的制作方法，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。本发明的液晶显示装置，能够降低透明导电材料在过孔中断裂的风险，消除显示不均的不良。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，包括基板(700)，所述基板(700)上设有栅线(110)、数据线(470)，所述栅线(110)与数据线(470)交叉构成多个像素区域(800)，每个所述像素区域(800)包括主像素区域(810)和次像素区域(820)，所述主像素区域(810)包括第一薄膜晶体管(T1)，所述次像素区域(820)包括第二薄膜晶体管(T2)和第三薄膜晶体管(T3)；所述数据线(470)上方设置有遮光电极(610)；其中：

所述第一薄膜晶体管(T1)的栅极与所述栅线(110)连接，源极与所述数据线(470)连接，漏极与所述主像素区域(810)的主像素电极(620)连接；

所述第二薄膜晶体管(T2)的栅极与所述栅线(110)连接，源极与所述数据线(470)连接，漏极与所述次像素区域(820)的次像素电极(630)连接；

所述第三薄膜晶体管(T3)的栅极与所述栅线(110)连接，源极与所述遮光电极(610)连接，漏极与所述次像素区域(820)的次像素电极(630)连接。

2.如权利要求1所述的阵列基板，其特征在于，所述第三薄膜晶体管(T3)的源极与所述遮光电极(610)之间设有第二绝缘层(500)，所述第二绝缘层(500)设有第一过孔(510)，所述遮光电极(610)通过所述第一过孔(510)与所述第三薄膜晶体管(T3)的源极连接。

3.如权利要求2所述的阵列基板，其特征在于，所述遮光电极(610)位于数据线(470)上方且将数据线(470)遮住。

4.如权利要求3所述的阵列基板，其特征在于，所述遮光电极(610)上的电压与彩色滤光片基板上的公共电极的电压相同。

5.如权利要求2所述的阵列基板，其特征在于，还包括设于基板(700)上的第一金属层(100)、覆盖第一金属层(100)的第一绝缘层(200)、设于第一绝缘层(200)上的有源层(300)、设于第一绝缘层(200)及有源层(300)上的第二金属层(400)；所述第二绝缘层(500)覆盖有源层(300)及第二金属层(400)；所述主像素电极(620)、次像素电极(630)均设于第二绝缘层(500)上；

所述栅线(110)位于第一金属层(100)，所述栅线(110)上对应主像素区域(810)设有第一栅极区域(111)，对应次像素区域(820)设有间隔的第二栅极区域(112)及第三栅极区域(113)；

所述有源层(300)包括：分别对应位于第一栅极区域(111)、第二栅极区域(112)、及第三栅极区域(113)上方的第一半导体图案(310)、第二半导体图案(320)、及第三半导体图案(330)；

所述数据线(470)位于第二金属层(400)，所述第二金属层(400)还包括第一漏极(410)、与第一漏极(410)间隔的第一源极(420)、与第一源极(420)连接的第二源极(430)、与第二源极(430)间隔的第二漏极(440)、与第二漏极(440)连接的第三漏极(450)、与第三漏极(450)间隔的第三源极(460)，所述数据线(470)连接第一源极(420)及第二源极(430)，所述第一源极(420)、第一漏极(410)分别与第一半导体图案(310)相连，所述第二源极(430)、第二漏极(440)分别与第二半导体图案(320)相连，所述第三源极(460)、第三漏极(450)分别与第三半导体图案(330)相连；

第一栅极区(111)、第一半导体图案(310)、第一源极(420)、第一漏极(410)构成第一薄膜晶体管(T1)；第二栅极区(112)、第二半导体图案(320)、第二源极(430)、第二漏极(440)构成第二薄膜晶体管(T2)；第三栅极区(113)、第三半导体图案(330)、第三漏极(450)、第三源极(460)构成第三薄膜晶体管(T3)。

6.如权利要求5所述的阵列基板，其特征在于，所述第二绝缘层(500)在第一漏极(410)上方设有第二过孔(520)，所述主像素电极(620)经由第二过孔(520)与第一漏极(410)接触；所述第二绝缘层(500)在第二漏极(440)或第三漏极(450)上方设有第三过孔(530)，所述次像素电极(630)经由第三过孔(530)与第二漏极(440)及第三漏极(450)接触。

7.一种阵列基板的制作方法，其特征在于，包括以下步骤：

提供一基板(700)；

在所述基板(700)上沉积第一金属层(100)，对所述第一金属层(100)进行图案化处理，形成栅线(110)；所述栅线(110)上设有第一栅极区域(111)、第二栅极区域(112)及第三栅极区域(113)；

在基板(700)及第一金属层(100)上沉积第一绝缘层(200)；

在第一绝缘层(200)上形成有源层(300)，对有源层(300)进行图案化处理，形成分别对应第一栅极区域(111)、第二栅极区域(112)、及第三栅极区域(113)的第一半导体图案(310)、第二半导体图案(320)、及第三半导体图案(330)；

在第一绝缘层(200)及有源层(300)上沉积第二金属层(400)，对所述第二金属层(400)进行图案化处理，形成数据线(470)、第一漏极(410)、第一源极(420)、第二源极(430)、第二漏极(440)、第三漏极(450)、第三源极(460)；所述第一漏极(410)与第一源极(420)相间隔且分别与第一半导体图案(310)相连；所述第二源极(430)与第二漏极(440)相间隔且分别与第二半导体图案(320)相连；所述第三漏极(450)与第三源极(460)相间隔且分别与第三半导体图案(330)相连；所述第一源极(420)与第二源极(430)相连；所述第二漏极(440)与第三漏极(450)相连；所述数据线(470)与第一源极(420)及第二源极(430)相连；

在第二金属层(400)、有源层(300)上沉积第二绝缘层(500)，对第二绝缘层(500)进行图案化，形成第一过孔(510)、第二过孔(520)、及第三过孔(530)，所述第一过孔(510)暴露第三源极(460)，所述第二过孔(520)暴露第一漏极(410)，所述第三过孔(530)暴露第二漏极(440)或第三漏极(450)；

在第二绝缘层(500)上沉积透明导电材料层，对透明导电材料层进行图案化处理，形成间隔的遮光电极(610)、主像素电极(620)及次像素电极(630)；所述遮光电极(610)位于数据线(470)上方，且遮光电极(610)经第一过孔(510)与第三源极(460)接触，主像素电极(620)经第二过孔(520)与第一漏极(410)接触，次像素电极(630)经第三过孔(530)与第二漏极(440)及第三漏极(450)接触；

第一栅极区(111)、第一半导体图案(310)、第一源极(420)、第一漏极(410)构成第一薄膜晶体管(T1)；第二栅极区(112)、第二半导体图案(320)、第二源极(430)、第二漏极(440)构成第二薄膜晶体管(T2)；第三栅极区(113)、第三半导体图案(330)、第三漏极(450)、第三源极(460)构成第三薄膜晶体管(T3)。

8.如权利要求7所述的阵列基板的制作方法，其特征在于，所述遮光电极(610)位于数据线(470)上方且将数据线(470)遮住。

9.如权利要求7所述的阵列基板的制作方法，其特征在于，所述透明导电材料层的材料为透明金属氧化物；

所述第一绝缘层(200)及第二绝缘层(500)的材料均包括氮化硅、及氧化硅中的至少一种；

所述第一金属层(100)及第二金属层(400)的材料均为钼、钛、铝、银、及铜中的一种或多种的组合。

10.一种液晶显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。