CN103700668A - 一种阵列基板及其制备方法和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及其制备方法和显示装置，其中阵列基板包括：玻璃基板，在像素显示区域玻璃基板的上方从下向上依次是完全覆盖玻璃基板的公共电极层和绝缘层，不完全绝缘层的栅电极，完全覆盖栅电极的栅绝缘层，栅绝缘层上方设置有源层以及在数据线层上形成位于栅电极两侧的源电极和漏电极。本发明中的阵列基板改变现有制作工艺步骤，首先在玻璃基板上制作一层透明导电薄膜和绝缘层经过一次构图工艺得到公共电层和绝缘层，之后再继续制作栅绝缘层和有源层，在制作过程中只需要四次构图工艺就能形成ADS型阵列基板，比传统技术少一次曝光工艺，提高设备产能，节约成本。

Description

一种阵列基板及其制备方法和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制备方法和显示装置。

背景技术

目前对于薄膜晶体管液晶显示器(Thin Film Transistor-LiquidCrystal Display，简称TFT-LCD)是液晶显示器的主流产品，一些液晶显示区中采用高级超维场转换技术(ADvanced Super DimensionSwitch，即ADSDS，简称ADS)，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而在提高液晶工作效率的同时并增大透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。

传统的ADS型薄膜液晶显示器中阵列基板是通过逐层加工的构图工艺形成薄膜图形来完成的，即一次构图工艺形成一层薄膜图形，制作该阵列基板的过程如图1～图5所示。具体的制作过程如下：

（1）在玻璃基板00上沉积一层金属薄膜，通过第一构图工艺利用普通掩膜版形成栅电极10的图形，如图1所示；

（2）在形成有栅电极10的基板上沉积一层透明金属层，通过第二次构图工艺利用普通掩膜版形成公共电极层20的图形，如图2所示。

（3）沉积栅绝缘层薄膜30、有源层(包括半导体有源层和掺杂半导体有源层)薄膜40和数据线层50，通过第三构图工艺利用双调掩膜版形成有源层图形和数据线图形的源电极51以及漏电极52，如图3所示。

（4）沉积一层钝化层60，通过第四次构图工艺利用普通掩膜版形成钝化层60的图形以及连接孔61、62等区域，如图4所示。

（5）沉积第二透明导电层，通过第五次构图工艺利用普通掩膜版形成像素电极70，像素电极70通过钝化层60中开设的连接孔（即过孔）61与数据线层漏极52相连。这里第二公共电极72与栅电极10通过钝化层60开设的过孔62相连接，如图5所示。

基于上述以及图1～图5所示，现有的薄膜晶体管阵列基板制作过程中，依次制作经过第一次构图工艺制作栅电极10，第二次构图工艺制作公共电极层20，第三次构图工艺制作栅绝缘层薄膜30、有源层薄膜40和数据线层50，第四次构图工艺制作钝化层60以及第五次构图工艺制作像素电极70，第一步和第二步工艺流程均为沉积→曝光→刻蚀→剥离，形成第一层金属线路，即栅电极；再经过第二次沉积→曝光→刻蚀→剥离形成第二层金属线路，即公共电极层，共经过五次构图工艺完成制作，构图工艺次数较多，需要的掩模板的数量也较多，这样导致生产时间长，生产效率低，生产成本高。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是如何减少ADS型TFT基板制作过程中构图工艺的次数，节约成本。

（二）技术方案

为解决上述技术问题，本发明提供了一种阵列基板，包括：玻璃基板0，在像素显示区域玻璃基板0的上方从下向上依次是完全覆盖玻璃基板0的公共电极层1和绝缘层2，不完全绝缘层2的栅电极3，完全覆盖栅电极3的栅绝缘层4，栅绝缘层4上方设置有源层5以及在数据线层上形成位于栅电极3两侧的源电极6和漏电极7。

进一步地，所述有源层5不完全覆盖栅绝缘层4，所述有源层5上设置有沟道，且源电极6和漏电极7之间被所述沟道隔开。

进一步地，所述源电极6和漏电极7上方还设置有像素电极层9。

进一步地，所述阵列基板上像素显示区之外为测试区，测试区设置有栅电极层8、第一过孔71和第二过孔72，所述栅电极层8设置在有源层5上，所述第一过孔71为设置在栅电极层上方有源层5上开设的过孔，所述第二过孔72为设置在公共电极层1上方绝缘层2上开设的过孔。

进一步地，所述像素电极层9完全覆盖源电极6和漏电极7。

进一步地，所述测试区第一过孔71和第二过孔72均覆盖有透明金属导电层91、92。

为解决上述技术问题，本发明还提供了一种阵列基板的制备方法，包括：

在玻璃基板上依次沉积公共电极层、绝缘层和金属薄膜层，通过第一次构图工艺形成栅电极；

在所述栅电极上依次形成栅绝缘层、有源层和数据线层，通过第二次构图工艺形成源电极和漏电极。

进一步地，所述第一次构图工艺时在阵列基板的显示区域和显示区域之外的测试区也设置有栅电极层，第二次构图工艺之后，对测试区通过第三次构图工艺，在栅电极层以及公共电极层上分别形成第一过孔和第二过孔。

进一步地，第三次构图工艺之后，沉积一层透明导电薄膜，经过第四次构图工艺在显示区域形成像素电极层，在测试区第一过孔和第二过孔上方形成透明金属导电层。

进一步地，所述像素电极层完全覆盖源电极和漏电极。

为解决上述技术问题，本发明还提供了一种显示装置，所述显示装置中包括以上所述的阵列基板。

（三）有益效果

本发明实施例提供的一种阵列基板及其制备方法和显示装置，其中阵列基板包括：玻璃基板，在像素显示区域玻璃基板的上方从下向上依次是完全覆盖玻璃基板的公共电极层和绝缘层，不完全绝缘层的栅电极，完全覆盖栅电极的栅绝缘层，栅绝缘层上方设置有源层以及在数据线层上形成位于栅电极两侧的源电极和漏电极。本发明中的阵列基板改变现有制作工艺步骤，首先在玻璃基板上制作一层透明导电薄膜和绝缘层经过一次构图工艺得到公共电层和绝缘层，之后再继续制作栅绝缘层和有源层，在制作过程中只需要四次构图工艺就能形成ADS型阵列基板，比传统技术少一次曝光工艺，提高设备产能，节约成本。

附图说明

图1是现有技术中第一构图工艺形成栅电极的示意图；

图2是现有技术中第二构图工艺形成公共电极层的示意图；

图3是现有技术中第三构图工艺形成源电极以及漏电极的示意图；

图4是现有技术中第四构图工艺形成钝化层和连接孔的示意图；

图5是现有技术中第五构图工艺形成像素电极的示意图；

图6是本发明实施例二中提供的一种阵列基板的制备方法的步骤流程示意图；

图7为本发明实施例二中第一次构图工艺形成公共电极层和栅电极的示意图；

图8为本发明实施例二中第二次构图工艺形成源电极和漏电极的示意图；

图9为本发明实施例二中第三次构图工艺形成第一过孔和第二过孔的示意图；

图10为本发明实施例二中第四次构图工艺形成像素电极层和透明金属导电层的示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

实施例一

本发明实施例一提供了一种阵列基板，包括：玻璃基板0，在像素显示区域玻璃基板0的上方从下向上依次是完全覆盖玻璃基板0的公共电极层1和绝缘层2，不完全绝缘层2的栅电极3，完全覆盖栅电极3的栅绝缘层4，栅绝缘层4上方设置有源层5以及在数据线层上形成位于栅电极3两侧的源电极6和漏电极7。

优选地，本实施例中的有源层5不完全覆盖栅绝缘层4，有源层5上设置有沟道，且源电极6和漏电极7之间被沟道隔开。

优选地，本实施例中的源电极6和漏电极7上方还有像素电极层9。

优选地，本实施例中阵列基板上像素显示区之外为测试区，测试区设置有栅电极层8、第一过孔71和第二过孔72，栅电极层8设置在有源层5上，第一过孔71为设置在栅电极层上方有源层5上开设的过孔，第二过孔72为设置在公共电极层1上方绝缘层2上开设的过孔。

优选地，本实施例中的源电极6和漏电极7的上方还设置有像素电极层9，且完全覆盖源电极6和漏电极7。

优选地，本实施例中测试区第一过孔71和第二过孔72覆盖有透明金属导电层9。

实施例二

本发明实施例二还提供了一种阵列基板的制备方法，步骤流程如图6所示，具体包括：

步骤S1、在玻璃基板0上依次沉积公共电极层1、绝缘层2和金属薄膜层，通过第一次构图工艺形成栅电极3；

步骤S2、在栅电极3上依次形成栅绝缘层4、有源层5和数据线层，通过第二次构图工艺形成源电极6和漏电极7。

优选地，本实施例中第一次构图工艺时在阵列基板的显示区域和显示区域之外的测试区也设置有栅电极层8，第二次构图工艺之后，对测试区通过第三次构图工艺，即

步骤S3、在栅电极层8以及公共电极层1上分别形成第一过孔71和第二过孔72。

优选地，本实施例中第三次构图工艺之后，沉积一层透明导电薄膜，经过第四次构图工艺，即

步骤S4、在显示区域形成像素电极，在测试区第一过孔和第二过孔上方形成透明金属导电层。

优选地，本实施例中透明金属导电层完全覆盖源电极和漏电极。

对上述构图工艺的最佳方案流程如下：

1、第一次构图工艺：在玻璃基板0上沉积一层透明导电薄膜，接着在其上直接沉积一层绝缘层2，材料为SiNx，然后继续沉积一层金属薄膜层3，通过普通掩膜版形成公共电极层1和栅电极3，同时在测试区形成栅电极层8，如图7所示；

2、第二次构图工艺：在沉积完公共电极层1及栅电极3的基础上继续沉积一层栅绝缘层4，然后沉积有源层5、数据线层，通过普通掩膜版形成源电极6和漏电极7，如图8所示，其中的有源层5包括半导体和非半导体有源层；

3、第三次构图工艺：在通过普通掩膜版曝光并干法刻蚀形成第一过孔71和第二过孔72，其中的第一过孔71由于形成在栅电极层8的上方被称为栅过孔，需要特别说明的是，在刻蚀出栅过孔71后，由于底下是栅电极层，也就是栅极金属，因此在刻蚀第二过孔72时，刻蚀掉栅绝缘层4之后继续刻蚀掉绝缘层2，但是第一过孔71下刻蚀掉栅绝缘层4之后裸露的是栅极金属，但是对该栅极金属并不会继续被刻蚀，形成的图形如图9所示。

4、第四次构图工艺：接着沉积一层透明导电薄膜，通过普通掩膜版在显示区域形成像素电极层9，另外在像素显示区之外的测试区域形第一过孔71和第二过孔72上方形成透明金属导电层91和92，以实现透明金属导电层91和92分别与栅电极层8或者公共电极层1相连接。这里需要特别说明的是为了防止像素显示区域源电极6和漏电极7裸露在外会发生氧化而被腐蚀，像素电极层9完全覆盖住源电极6和漏电极7，如图10所示。

基于上述，本实施例提供的阵列基板的制备方法总共只需要用到四次构图工艺就可以形成ADS型TFT阵列基板，比传统技术少一次曝光工艺，然而，在测试区透明金属导电层80还可以通过第一过孔71与栅电极层8连接，也可以通过第二过孔72与公共电极层1连接，实现透明金属导电层和栅电极层以及公共电极层的连接，由于只需要四次构图工艺，可以提高设备产能，节约成本，提高了市场竞争力。

实施例三

本发明实施例三还提供了一种显示装置，显示装置中包括以上的阵列基板。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (11)

1.一种阵列基板，其特征在于，包括：玻璃基板（0），在像素显示区域玻璃基板（0）的上方从下向上依次是完全覆盖玻璃基板（0）的公共电极层（1）和绝缘层（2），不完全绝缘层（2）的栅电极（3），完全覆盖栅电极（3）的栅绝缘层（4），栅绝缘层（4）上方设置有源层（5）以及在数据线层上形成位于栅电极（3）两侧的源电极（6）和漏电极（7）。

2.如权利要求1所述的阵列基板，其特征在于，所述有源层（5）不完全覆盖栅绝缘层（4），所述有源层（5）上设置有沟道，且源电极（6）和漏电极（7）之间被所述沟道隔开。

3.如权利要求1所述的阵列基板，其特征在于，所述源电极（6）和漏电极（7）上方还设置有像素电极层（9）。

4.如权利要求1所述的阵列基板，其特征在于，所述阵列基板上像素显示区之外为测试区，测试区设置有栅电极层（8）、第一过孔（71）和第二过孔（72），所述栅电极层（8）设置在有源层（5）上，所述第一过孔（71）为设置在栅电极层上方有源层（5）上开设的过孔，所述第二过孔（72）为设置在公共电极层（1）上方绝缘层（2）上开设的过孔。

5.如权利要求3所述的阵列基板，其特征在于，所述有像素电极层（9）完全覆盖所述源电极（6）和漏电极（7）。

6.如权利要求4所述的阵列基板，其特征在于，所述测试区第一过孔（71）和第二过孔（72）覆盖有透明金属导电层（91、92）。

7.一种阵列基板的制备方法，其特征在于，包括：

在玻璃基板上依次沉积公共电极层、绝缘层和金属薄膜层，通过第一次构图工艺形成栅电极；

在所述栅电极上依次形成栅绝缘层、有源层和数据线层，通过第二次构图工艺形成源电极和漏电极。

8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述第一次构图工艺时在阵列基板的显示区域和显示区域之外的测试区也设置有栅电极层，第二次构图工艺之后，对测试区通过第三次构图工艺，在栅电极层以及公共电极层上分别形成第一过孔和第二过孔。

9.如权利要求8所述的阵列基板的制备方法，其特征在于，第三次构图工艺之后，沉积一层透明导电薄膜，经过第四次构图工艺在显示区域形成像素电极层，在测试区第一过孔和第二过孔上方形成透明金属导电层。

10.如权利要求9所述的阵列基板的制备方法，其特征在于，所述像素电极层完全覆盖源电极和漏电极。

11.一种显示装置，其特征在于，所述显示装置中包括权利要求1-6中任一项所述的阵列基板。

Images