CN104102059A - Tft阵列基板及其制造方法 - Google Patents

Tft阵列基板及其制造方法 Download PDF

Info

Publication number
CN104102059A
CN104102059A CN201410131136.6A CN201410131136A CN104102059A CN 104102059 A CN104102059 A CN 104102059A CN 201410131136 A CN201410131136 A CN 201410131136A CN 104102059 A CN104102059 A CN 104102059A
Authority
CN
China
Prior art keywords
electrode
contact hole
film
common
wiring lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410131136.6A
Other languages
English (en)
Other versions
CN104102059B (zh
Inventor
小田耕治
井上和式
石贺展昭
宫川修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104102059A publication Critical patent/CN104102059A/zh
Application granted granted Critical
Publication of CN104102059B publication Critical patent/CN104102059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

针对在平坦化绝缘膜上方配置有共通电极及像素电极这种构造的液晶显示装置，防止接触孔中的连接不良和电阻增大。TFT阵列基板具有使用感光性有机树脂材料形成的有机绝缘膜（10）。在有机绝缘膜上方形成共通电极（12）及引出配线（11），在共通电极的上方隔着层间绝缘膜（15）而形成有像素电极（16）。像素电极经由形成在层间绝缘膜中的接触孔（35）而与引出配线连接。引出配线（11）及共通电极（12）分别通过形成在有机绝缘膜中的接触孔（31、32）而与漏极电极（8）及共通配线（3）连接。在形成在有机绝缘膜中的接触孔（31、32）内，在共通电极（12）及引出配线（11）的上方设置有金属覆盖膜（13、14）。

Description

TFT阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管（Thin Film Transistor：TFT）阵列基板及使用该基板的液晶显示装置，特别是涉及一种在平坦化绝缘膜上隔着绝缘膜将像素电极与共通电极相对配置的边缘场切换（FFS：Fringe Field Switching）方式的薄膜晶体管阵列基板及液晶显示装置的结构。
背景技术
通常，如果大致对液晶显示装置的显示模式进行区分，则存在TN（Twisted Nematic）方式、以IPS（In-Plane Switching）方式和FFS方式（Fringe Field Switching）为代表的横电场方式。横电场式液晶显示装置能够获得广视角及高对比度。
IPS方式的液晶显示装置是对夹持在相对的基板间的液晶施加横电场而进行显示的显示方式，由于施加横电场的像素电极与共通电极设置在同一层，因此，无法充分地驱动位于像素电极正上方的液晶分子，透过率降低。
另一方面，在FFS方式中，由于共通电极与像素电极夹着层间绝缘膜而配置，因此，产生斜电场（边缘电场），针对像素电极正上方的液晶分子也能够施加横向的电场，能够充分地进行驱动。由此，能够实现广视角，且获得比IPS方式高的透过率。
近年来，存在进一步低功耗化、高开口率化的要求，提出了使用厚的平坦化绝缘膜的FFS式薄膜晶体管（TFT）阵列基板构造（例如专利文献1～2）。通过在共通配线和源极配线、TFT元件上形成厚的平坦化绝缘膜，从而能够降低各信号线的寄生电容，抑制功耗。另外，由于能够填埋各配线的台阶，使TFT阵列基板的上表面平坦化，因此，能够消除一直以来由于台阶部分而产生的液晶取向混乱，通过减少无助于显示的区域，从而提高开口率。并且，通过使像素电极远离信号线，从而能够消除由信号线产生的电场的影响，能够使像素电极与信号线重叠地形成。其结果，能够增大像素电极。
专利文献1：日本特开2009－133954号公报
专利文献2：日本特开2007－226175号公报
专利文献3：日本特开2008－165134号公报
专利文献4：日本特开2009－036947号公报
FFS方式的液晶装置以在设置于上层并具有狭缝的像素电极（或相对电极）和隔着绝缘膜而配置在像素电极的下层的相对电极（或像素电极）之间产生的边缘电场，对液晶进行驱动。像素电极及相对电极由ITO或IZO等透明导电膜形成，不会降低像素开口率。另外，由于由像素电极和相对电极形成存储电容，因此，与TN模式的液晶装置不同，无需在像素内另外形成存储电容。并且，如果使像素电极与相对电极之间的层间绝缘膜变薄，则电场强度提高，能够以更低的电压驱动液晶。例如优选将层间绝缘膜的厚度设为薄至200～400nm。
但是，在使用上述厚的平坦化绝缘膜的TFT阵列基板中，由于接触孔变深，因此产生新的课题。如专利文献1或专利文献2的图7所示，像素电极和共通电极必须经由接触孔而与TFT的漏极电极、共通配线电气导通。如果形成由感光性树脂等构成的平坦化绝缘膜，则由于接触孔的宽高比较大，很难在接触孔内部均匀地形成层间绝缘膜。并且，如果将层间绝缘膜的膜厚设得很薄，则容易在接触孔的底部和倾斜部分处产生针孔等包覆缺陷。如果在层间绝缘膜上产生针孔，则在加工上层的透明导电膜时，蚀刻液穿过针孔而渗入，使下层的透明导电膜溶解，因此引起连接不良和电阻增大。
针对上述课题，例如在专利文献3中，提出了一种使用实施了电气隔离的上层电极的一部分，对接触孔内部进行覆盖的构造。但是，考虑与玻璃基板大型化相伴的照相制版的重合精度的问题和会在隔离部中产生蚀刻残渣的情况，上述构造并不完善。
另外，例如在专利文献4中，提出了在接触孔内形成由液体材料构成的绝缘膜并掩埋该接触孔的方案。但是，为了完全地掩埋接触孔，需要在基板表面上涂敷一定量的液体材料，其结果，在像素电极与相对电极之间也残留该绝缘膜，因此，仅使像素电极与相对电极之间的绝缘膜的厚度变薄是极其困难的。另外，液体材料介电常数低，边缘电场弱，因此不优选。而且液体材料价格高。
另外，使用平坦化绝缘膜的FFS构造在制造上还存在掩模数量多，制造成本高的问题。例如，具有顶栅（top gate）构造TFT元件的TFT阵列基板的形成需要9次照相制版（光刻）工序：（1）遮光电极的图案化，（2）半导体层的图案化，（3）源极/漏极电极的图案化，（4）栅极电极的图案化，（5）在保护绝缘膜上形成接触孔，（6）在平坦化绝缘膜上形成接触孔，（7）下层电极的图案化，（8）在层间绝缘膜上形成接触孔，（9）上层电极的图案化。即使通过将形成有接触孔的平坦化绝缘膜作为掩模使用，而使上述（5）和（6）一起执行，也还是需要8次照相制版工序。
发明内容
本发明就是为了解决上述课题而提出的，其第1目的在于提供一种TFT阵列基板，其在将共通电极及像素电极配置在平坦化绝缘膜的上方这种构造的液晶显示装置中，能够防止接触孔处的连接不良和电阻增大。另外，其第2目的在于提供一种TFT阵列基板的制造方法，其能够减少TFT阵列基板的制造所需的掩模数量。
本发明所涉及的TFT阵列基板，具有：TFT元件；共通配线，其被供给共通电位；有机绝缘膜，其使用感光性的有机树脂材料形成，覆盖所述TFT元件的漏极电极及共通配线；第1接触孔，其形成在所述有机绝缘膜内，到达至所述漏极电极；第2接触孔，其形成在所述有机绝缘膜内，到达至所述共通配线；第1电极及引出配线，它们在所述有机绝缘膜的上方延伸；以及第2电极，其在所述第1电极的上方隔着层间绝缘膜延伸，通过在所述层间绝缘膜上形成的第3接触孔而与所述引出配线连接，所述第1电极及所述引出配线的一方通过所述第1接触孔而与所述漏极电极连接，所述第1电极及所述引出配线的另一方通过所述第2接触孔而与所述共通配线连接，在所述第1接触孔及所述第2接触孔内，在所述第1电极及所述引出配线的上方形成有金属覆盖膜。
本发明所涉及的TFT阵列基板的制造方法的第1方式，具有下述工序：（a）在基板上方形成遮光膜及共通配线的工序；（b）形成对所述遮光膜及共通配线进行覆盖的绝缘膜的工序；（c）在所述遮光膜的上方形成TFT元件的半导体层，并在所述半导体层的上方形成所述TFT元件的源极电极及漏极电极的工序；（d）在所述工序（c）之后，在所述基板的整个上表面形成栅极绝缘膜的工序；（e）在所述工序（d）之后，在所述基板的整个上表面涂敷感光性的有机树脂材料，通过使用半色调法进行曝光并显影，从而将所述漏极电极上方及所述共通配线上方的所述有机树脂材料去除，并且，在所述TFT元件的形成区域上方形成薄有机树脂材料的工序；（f）以所述有机树脂材料为掩模，将所述漏极电极上方及共通配线上方的所述绝缘膜及所述栅极绝缘膜去除而形成接触孔的工序；（g）通过灰化而使所述有机树脂材料变薄，从而将所述薄有机树脂材料去除后，在所述有机树脂材料上方依次形成透明导电膜及金属膜的工序；（h）在所述金属膜上方涂敷光致抗蚀剂，通过使用半色调法进行曝光并显影，从而形成具有所述TFT元件的栅极电极、引出配线及共通电极的图案的抗蚀层，并且，在除了所述接触孔内以外的所述共通电极的区域内形成薄抗蚀层的工序；（i）以所述抗蚀层为掩模，通过对所述金属膜及所述透明导电膜进行蚀刻，从而同时形成所述栅极电极、所述引出配线、所述共通电极的工序；以及（j）在通过灰化而使所述抗蚀层变薄，将所述薄抗蚀层去除后，通过对所述金属膜进行蚀刻，从而将除了所述接触孔内以外的所述共通电极上方的所述金属膜去除的工序。
本发明所涉及的TFT阵列基板的制造方法的第2方式，具有下述工序：（a）在基板上方依次形成氧化物半导体及第1金属膜的工序；（b）在所述第1金属膜上方涂敷光致抗蚀剂，通过使用半色调法进行曝光并显影，从而形成TFT元件的源极电极及漏极电极、共通配线的图案的抗蚀层，与此同时，在与TFT元件的沟道区域相对应的区域上方形成薄抗蚀层的工序；（c）以所述抗蚀层为掩模，通过对所述第1金属膜及氧化物半导体进行蚀刻，从而同时形成所述源极电极、所述漏极电极及所述共通配线的工序；以及（d）在通过灰化而使所述抗蚀层变薄，将所述薄抗蚀层去除后，以所述抗蚀层为掩模而对所述第1金属膜进行蚀刻，从而将所述TFT元件的沟道区域上方的第1金属膜去除的工序。
发明的效果
根据本发明所涉及的TFT阵列基板，在第1及第2接触孔内，在第1电极及引出配线的上方设置有金属覆盖膜。因此，能够防止第2电极图案化时的蚀刻液从层间绝缘膜的针孔渗入而到达至第1电极及引出配线。由此，能够防止第1电极及引出配线的腐蚀，防止接触电阻增大和接触不良。另外，在将第1电极设得较薄而提高透过率的情况下，还具有能够利用金属覆盖膜而确保机械强度的优点。另外，通过形成引出配线11，从而还能够防止第1或第2接触孔与第3接触孔的对位不良。
另外，根据本发明所涉及的TFT阵列基板的制造方法，能够通过使用半色调法而使构成本发明所涉及的TFT阵列基板的电极和配线一起形成，能够减少照相制版工序。
附图说明
图1是表示实施方式1所涉及的TFT阵列基板的结构的俯视图。
图2是表示实施方式1所涉及的TFT阵列基板的结构的剖面图。
图3是用于说明实施方式1的效果的图。
图4是表示实施方式1所涉及的TFT阵列基板的变形例的图。
图5是表示实施方式1所涉及的TFT阵列基板的变形例的图。
图6是表示实施方式2所涉及的TFT阵列基板的结构的俯视图。
图7是表示实施方式2所涉及的TFT阵列基板的结构的剖面图。
图8是实施方式2所涉及的TFT阵列基板的制造工序图。
图9是实施方式2所涉及的TFT阵列基板的制造工序图。
图10是实施方式2所涉及的TFT阵列基板的制造工序图。
图11是实施方式2所涉及的TFT阵列基板的制造工序图。
图12是实施方式2所涉及的TFT阵列基板的制造工序图。
图13是实施方式2所涉及的TFT阵列基板的制造工序图。
图14是实施方式2所涉及的TFT阵列基板的制造工序图。
图15是实施方式2所涉及的TFT阵列基板的制造工序图。
图16是表示实施方式3所涉及的TFT阵列基板的结构的俯视图。
图17是表示实施方式3所涉及的TFT阵列基板的结构的剖面图。
图18是实施方式3所涉及的TFT阵列基板的制造工序图。
图19是实施方式3所涉及的TFT阵列基板的制造工序图。
图20是实施方式3所涉及的TFT阵列基板的制造工序图。
图21是表示实施方式2及3所涉及的TFT阵列基板的变形例的俯视图。
图22是表示实施方式2及3所涉及的TFT阵列基板的变形例的剖面图。
具体实施方式
＜实施方式1＞
本发明涉及一种在TFT阵列基板与相对基板之间保持有液晶的FFS方式的液晶显示装置，其特征在于TFT阵列基板的构造。在本实施方式中示出了将本发明应用于具有反交错型TFT的TFT阵列基板的例子。
图1是表示实施方式1所涉及的TFT阵列基板的结构的俯视图。另外，图2是该TFT阵列基板的剖面图，与图1中示出的X1－X2线、Y1－Y2线及Z1－Z2线处的剖面相对应。
此外，在图2的X1－X2线剖面中，“TFT部”表示后述的TFT元件50的形成区域，“漏极电极接触部”表示后述的漏极电极接触孔31的形成区域，“透过像素部”表示后述的像素电极16及共通电极12的形成区域，“共通配线接触部”表示后述的共通配线接触孔32的形成区域。另外，与Y1－Y2线剖面相对应的“栅极端子部”表示后述的栅极端子电极18及栅极端子焊盘20的形成区域，与Z1－Z2线剖面相对应的“源极端子部”表示后述的源极端子电极19及源极端子焊盘21的形成区域。
如图1所示，在TFT阵列基板上，多根栅极配线51与多根源极配线52以相交叉的方式配置，在它们的交点附近配置TFT元件50。在栅极配线51的一个端部形成有栅极端子电极18，在栅极端子电极18的上方形成有栅极端子焊盘20，该栅极端子焊盘20经由接触孔33（以下称为“栅极端子接触孔”）而与栅极端子电极18连接。另外，在源极配线52的一个端部形成有源极端子电极19，在源极端子电极19的上方形成有源极端子焊盘21，该源极端子焊盘21经由接触孔34（以下称为“源极端子接触孔”）而与源极端子电极19连接。
TFT元件50的栅极电极2与栅极配线51连接。即，从栅极配线51分支而向TFT元件50的形成区域（TFT部）延伸的部分，成为TFT元件50的栅极电极2。此外，被供给共通电位的共通配线3也是使用与栅极电极2同一层形成的。
另外，TFT元件50的源极电极7与源极配线52连接。即，从源极配线52分支而向TFT元件50的形成区域延伸的部分，成为TFT元件50的源极电极7。此外，TFT元件50的漏极电极8也是使用与源极配线52同一层形成的。
如图2所示，TFT元件50的栅极电极2形成在玻璃等透明绝缘性基板1上。另外，在栅极电极2的上方，隔着栅极绝缘膜4而形成有半导体层5。源极电极7及漏极电极8隔着欧姆接触层6而形成在半导体层5的上方。源极电极7和漏极电极8彼此分离而相对配置，在它们之间露出的半导体层5的部分成为TFT元件50的沟道区域。
TFT元件50、栅极配线51及源极配线52由保护绝缘膜9覆盖，并且，保护绝缘膜9的上方由具有平坦性的有机绝缘膜10（平坦化绝缘膜）覆盖。在有机绝缘膜10的上方形成有平板状的共通电极12，在共通电极12的上方隔着层间绝缘膜15，形成有具有狭缝的梳齿状的像素电极16。如图1所示，共通电极12及像素电极16以对由2根栅极配线51和2根源极配线52包围的像素区域的大致整体进行覆盖的方式配置。
在保护绝缘膜9及有机绝缘膜10上，除了上述的栅极端子接触孔33及源极端子接触孔34以外，还形成到达至漏极电极8的接触孔31（以下称为“漏极电极接触孔”）、到达至共通配线3的接触孔32（以下称为“共通配线接触孔”）。
在包含漏极电极接触孔31内部在内的有机绝缘膜10的上方，使用与共通电极12同一层，形成有用于使像素电极16与漏极电极8连接的引出配线11。另外，如图2所示，在引出配线11的上方设置有金属覆盖膜13。金属覆盖膜13形成在漏极电极接触孔31内，并且，也形成在漏极电极接触孔31外侧的引出配线11的上方。即，金属覆盖膜13具有俯视观察时与漏极电极接触孔31重叠的区域，同时也在有机绝缘膜10的上方延伸。
引出配线11及金属覆盖膜13的上方由层间绝缘膜15覆盖，在层间绝缘膜15上形成有到达至位于引出配线11上方的金属覆盖膜13处的接触孔35（以下称为“引出配线接触孔”），像素电极16通过引出配线接触孔35而与金属覆盖膜13连接。其结果，引出配线11与漏极电极8电连接。
共通电极12通过共通配线接触孔32而与共通配线3连接。如图2所示，至少在共通配线接触孔32内的共通电极12的上方，设置有金属覆盖膜14。即，金属覆盖膜14具有俯视观察时与共通配线接触孔32重叠的区域。
此外，通过栅极端子接触孔33而与栅极端子电极18连接的栅极端子焊盘20、以及通过源极端子接触孔34而与源极端子电极19连接的源极端子焊盘21，是使用与像素电极16同一层形成的。
在此，对图1及图2中示出的TFT阵列基板的制造方法进行说明。
首先，在由玻璃构成的透明绝缘性基板1的上方，通过DC磁控溅射法，将Al合金（例如Al－Ni－Nd）膜成膜为200～300nm。并且，通过使用光致抗蚀剂的照相制版和湿蚀刻，对Al合金膜进行图案化，形成栅极配线51、栅极电极2、共通配线3、栅极端子电极18。在对Al合金的蚀刻中使用PAN类蚀刻液（磷酸、硝酸、乙酸的混合物）。
在此，作为栅极配线51、栅极电极2等的材料，使用了Al合金，但如果配线电阻足够低，则也可以使用其他材料。Al－Ni－Nd合金由于主成分为Al，因此导电率高，通过所添加的Ni，其还能够与ITO等透明导电膜进行电气接合。
然后，使用等离子CVD（Chemical Vapor Deposition）法，以覆盖透明绝缘性基板1的整个上表面的方式形成作为栅极绝缘膜4的氮化硅膜。在栅极绝缘膜4的上方，使用等离子CVD法对作为半导体层5的本征非晶硅膜（intrinsic amorphous silicon film）、和作为欧姆接触层6的磷掺杂的n型非晶硅膜进行连续成膜。并且，通过使用光致抗蚀剂的照相制版和干蚀刻，对上述非晶硅膜进行图案化，在TFT元件50的形成区域中，形成上述半导体层5及欧姆接触层6的岛图案。
接下来，通过DC磁控溅射法而形成由Mo合金或铬、Al合金（例如Al－Ni－Nd）等构成的金属膜。在此，形成使各为100nm的MoNb合金和Al－Ni－Nd合金重叠的层叠构造。
并且，通过使用光致抗蚀剂的照相制版及湿蚀刻而对该金属膜进行图案化，从而形成源极配线52、源极电极7及漏极电极8。此时，通过使用与湿蚀刻相同的光致抗蚀剂图案的干蚀刻，将源极电极7和漏极电极8之间的n型非晶硅膜（欧姆接触层6）去除，使半导体层5的表面（沟道区域）露出。
然后，以覆盖透明绝缘性基板1的整个上表面的方式，形成保护绝缘膜9。在此，作为保护绝缘膜9形成使用等离子CVD法形成的厚度200～300nm的氮化硅膜。保护绝缘膜9的设置目的是阻挡来自外部的杂质、水分，以保护半导体层5的沟道区域和源极电极7及漏极电极8。因此，在透明绝缘性基板1上层的有机绝缘膜10充分地具有上述保护功能的情况下，也可以省略保护绝缘膜9。
在保护绝缘膜9的上方，将具有感光性的丙烯酸类的有机树脂材料作为有机绝缘膜10的材料，使用旋转涂敷法以2.0～3.0μm的厚度进行涂敷。由此，能够对通过上述制造工序而制成的透明绝缘性基板1的上表面的凹凸进行覆盖而使其平坦化。作为有机绝缘膜10的材料，除了丙烯酸类的有机树脂材料以外，也能够使用烯烃类材料或酚醛树脂类材料、聚酰亚胺类材料、硅氧烷类材料。上述涂敷型的有机绝缘材料的介电常数低，能够将配线电容抑制得较低。由此，通过使用上述材料，而能够以低电压驱动TFT阵列基板，能够有助于低功耗化。
另外，通过在栅极配线51、源极配线52的上方设置厚的有机绝缘膜10，从而使得被夹持在TFT阵列基板与相对基板之间的液晶分子难以受到栅极配线51及源极配线52产生的电场的影响。因此，能够将形成在有机绝缘膜10上方的像素电极16按照与源极配线52一部分重叠的方式进行配置，还具有增大像素面积的优点。
然后，通过照相制版和显影而对有机绝缘膜10进行图案化，形成漏极电极接触孔31、共通配线接触孔32、栅极端子接触孔33及源极端子接触孔34。在图2中，为了使图示简单，垂直地示出各接触孔的侧壁，但实际上各接触孔的侧壁与透明绝缘性基板1的表面之间的角度为50°～70°左右，各接触孔为锥状。
然后，在大气中实施60分钟左右的200℃～300℃的烘干处理，使有机绝缘膜10硬化。通过烘干而使作为绝缘膜的耐压性和强度增大。由此，能够在后面的工序中实施以有机绝缘膜10为掩模的干蚀刻。
然后，通过以平坦化有机绝缘膜10为掩模的干蚀刻，从而对保护绝缘膜9和栅极绝缘膜4进行蚀刻。通过该干蚀刻，漏极电极接触孔31到达至漏极电极8，共通配线接触孔32到达至共通配线3，源极端子接触孔34到达至源极端子电极19，栅极端子接触孔33到达至栅极端子电极18。
接下来，在有机绝缘膜10的上方，通过DC磁控溅射法将作为透明导电膜的ITO膜成膜为50～80nm。作为溅镀气体（sputtering gas）使用Ar与水蒸气的混合气体。通过使用光致抗蚀剂的照相制版及湿蚀刻对该ITO膜进行图案化，形成引出配线11及共通电极12。作为ITO膜的湿蚀刻液，使用草酸。
然后，将Al－Ni－Nd膜成膜为100nm，通过使用光致抗蚀剂的照相制版及湿蚀刻进行图案化，形成引出配线11上方的金属覆盖膜13以及共通电极12上方的金属覆盖膜14。金属覆盖膜13的端部可以如图2所示与引出配线11的端部相比位于内侧，也可以与引出配线11相比位于外侧并使得引出配线11的端部由金属覆盖膜13覆盖。此外，在使来自背光灯的光透过的区域（透过像素部）中，将Al－Ni－Nd（金属覆盖膜13及金属覆盖膜14）去除。
然后，在透明绝缘性基板1的整个上表面形成层间绝缘膜15。在此，使用等离子CVD法，将相对介电常数为6～7的氮化硅膜成膜为200～300nm。构成有机绝缘膜10的有机树脂材料的耐热性较低，为220℃～250℃，因此，此时的成膜温度设为220℃。如果层间绝缘膜15的介电常数较高，则特别是在FFS方式的液晶显示装置中，边缘电场较强，能够以低电压驱动液晶。
在形成层间绝缘膜15后，通过使用光致抗蚀剂的照相制版和干蚀刻，在层间绝缘膜15上形成引出配线接触孔35。此时，将在栅极端子接触孔33及源极端子接触孔34内形成的层间绝缘膜15也去除，使栅极端子电极18及源极端子电极19分别在栅极端子接触孔33及源极端子接触孔34中露出。
接下来，通过DC磁控法将作为透明导电膜的ITO膜成膜为50～80nm。通过使用光致抗蚀剂的照相制版和湿蚀刻对该ITO膜进行图案化，从而形成像素电极16、栅极端子焊盘20及源极端子焊盘21。像素电极16通过引出配线接触孔35而与引出配线11上方的金属覆盖膜13连接。栅极端子焊盘20通过栅极端子接触孔33而与栅极端子电极18连接。源极端子焊盘21通过源极端子接触孔34而与源极端子电极19连接。
通过以上工序，制成图1及图2中示出的实施方式1所涉及的TFT阵列基板。
然后，在TFT阵列基板上方形成取向膜，将该取向膜隔着垫片而与单独形成的具有相对电极和滤色片的相对基板粘贴在一起，并在其间隙中注入液晶，从而形成液晶面板。通过将该液晶面板与背光灯单元和周边电路一起收容在框体内，从而制造出液晶显示装置。
下面，对实施方式1所涉及的TFT阵列基板具有的效果进行说明。
在具有厚度较大的有机绝缘膜10的TFT阵列基板中，漏极电极接触孔31及共通配线接触孔32的宽高比较大，因此难以在它们内部均一地形成层间绝缘膜15，由于局部的薄膜化而易于产生针孔。在不具有金属覆盖膜13及金属覆盖膜14的现有的TFT阵列基板中，在进行像素电极16的图案化时，蚀刻液穿过层间绝缘膜15的针孔而到达至漏极电极接触孔31内的引出配线11、共通配线接触孔32内的共通电极12，上述引出配线11或共通电极12被溶解（腐蚀），成为引起连接不良和电阻增大的原因。
与此相对，在本实施方式中，漏极电极接触孔31内的引出配线11由金属覆盖膜13覆盖，共通配线接触孔32内的共通电极12由金属覆盖膜14覆盖。由此，即使产生层间绝缘膜15的针孔，也能够防止在像素电极16的图案化中使用的蚀刻液到达至引出配线11及共通电极12，能够防止上述问题的发生。另外，通过使该问题得到解决，从而能够将层间绝缘膜15设得更薄而增强边缘电场，还能够以低电压对液晶进行驱动。并且，在为了提高透过率而将共通电极12设得较薄的情况下，还能够通过金属覆盖膜14而确保机械强度，具有能够防止共通配线接触孔32内的共通电极12断线的优点。
另外，在本实施方式中，像素电极16通过引出配线接触孔35与引出配线11上方的金属覆盖膜13连接，并不是与引出配线11连接。
与其相对，在不具有金属覆盖膜13的现有构造中，在引出配线接触孔35的底部，作为透明导电膜（例如ITO）的引出配线11露出。在该情况下，在通过干蚀刻而形成引出配线接触孔35时，会在引出配线接触孔35底部的缘部处形成图3所示的被称为“缺口（notch）”的异常部。图3中示出缺口形状的概略图。在图3中示出了直接在引出配线11（ITO膜）的上方形成有层间绝缘膜15（SiN膜），在层间绝缘膜15上形成引出配线接触孔35时形成有缺口的情况。
通常，SiN膜是以SiH4（硅烷）、NH3（氨气）、N2（氮气）为成分气体并通过等离子CVD法而形成的。此时，利用由于SiH4或NH3的分解而产生的氢自由基，对作为透明氧化物导电膜的ITO进行还原，从ITO向等离子体中供给O（氧）。其结果，在成膜的初期阶段形成的SiN膜的一部分（与ITO接触的部分）成为含有氧的膜，成为与其他部分相比干蚀刻较快的膜质。
因此，形成引出配线接触孔35的这部分层间绝缘膜15（SiN）如果形成在引出配线11（ITO）的正上方，则由于形成引出配线接触孔35时的过蚀刻（overetching）而在引出配线接触孔35底部的缘部处形成缺口。在本实施方式中，由于在引出配线接触孔35底部露出的是金属覆盖膜13（Al合金），因此不会发生上述问题，能够获得良好的接触孔形状，能够防止在引出配线接触孔35内的像素电极16断线等。
在本实施方式中示出了像素电极16（ITO）通过引出配线接触孔35而与金属覆盖膜13（Al合金）连接的例子，但也可以如图4所示，将引出配线接触孔35内的金属覆盖膜13的一部分去除，使引出配线11（ITO）露出。ITO之间的界面电阻由于比ITO与金属间的界面电阻低，因此能够减小像素电极16与引出配线11的连接电阻。
例如，在对金属覆盖膜13进行图案化时，预先在形成引出配线接触孔35的位置处，在金属覆盖膜13上形成比引出配线接触孔35底部的内径小的开口即可。通过使设置在金属覆盖膜13上的开口比引出配线接触孔35底部的内径小，也能够取得防止在引出配线接触孔35内产生缺口的效果。
在本实施方式中，通过形成引出配线11，从而能够防止漏极电极接触孔31与引出配线接触孔35的重合不良。另外，该效果还关系到抑制漏极电极接触孔31的巨大化。例如，在不使用引出配线11而使TFT元件50的漏极电极8与像素电极16直接连接的情况下，必须将引出配线接触孔35和漏极电极接触孔31形成在相同位置。在该情况下，考虑到漏极电极接触孔31与引出配线接触孔35的对位偏差，需要将漏极电极接触孔31设为必要尺寸以上，但在本实施方式中不必如此。
在本实施方式中，在各个照相制版工序中对引出配线11及共通电极12、和金属覆盖膜13及金属覆盖膜14进行了图案化，但也可以对它们进行连续成膜，使用半色调法（包含灰度色调法）而在一次照相制版工序中形成。由此，能够利用与不具有金属覆盖膜13及金属覆盖膜14的现有构造的形成方法相同数量的掩模，制造实施方式1所涉及的TFT阵列基板。
此外，在图1及图2中示出了在平板状的共通电极12的上方，配置有具有狭缝的像素电极16的例子，但也可以与此相反，在平板状的像素电极16的上方配置具有狭缝的共通电极12。在该情况下，如图5所示，像素电极16形成在有机绝缘膜10的上方（层间绝缘膜15的下方），通过漏极电极接触孔31而与TFT元件50的漏极电极8连接。金属覆盖膜13形成在漏极电极接触孔31内的像素电极16的上方。另外，引出配线11以通过共通配线接触孔32而与共通配线3连接的方式形成，其上形成金属覆盖膜14。共通电极12形成在层间绝缘膜15的上方，通过引出配线接触孔35而与引出配线11上方的金属覆盖膜14连接。
＜实施方式2＞
在形成使用作为平坦化绝缘膜的有机绝缘膜的FFS式TFT阵列基板时，需要多道照相制版工序（即掩模的片数），制造工期长，在此基础上，制造成本高。因此，在实施方式2中提出了减少所需掩模的片数、简化制造工序的制造方法。
实施方式2的TFT阵列基板具有顶栅构造的顺交错型TFT元件。在此，半导体层使用了非晶硅，但也可以使用多晶硅或微晶硅。
图6是表示实施方式2所涉及的TFT阵列基板的结构的俯视图。另外，图7是该TFT阵列基板的剖面图，与图6所示的X1－X2线、Y1－Y2线及Z1－Z2线处的剖面相对应。在上述图中，对具有与图1及图2所示的部件相同的功能的要素标注相同符号。
TFT元件50为顶栅构造，因此栅极配线51及栅极电极2，与源极配线52、源极电极7及漏极电极8相比形成于上层。另外，在顺交错型的TFT元件中，在半导体层5（沟道层）的下方形成用于防止产生光电流的遮光膜24。
另外，栅极电极2形成为下层2a和上层2b的双层构造，该下层2a与引出配线11及共通电极12在同一层形成，该上层2b与金属覆盖膜13及金属覆盖膜14在同一层形成。同样地，栅极端子电极18也形成为下层18a和上层18b的双层构造，该下层18a与引出配线11及共通电极12在同一层形成，该上层18b与金属覆盖膜13及金属覆盖膜14在同一层形成。
下面，对实施方式2所涉及的TFT阵列基板的制造方法进行说明。
首先，在由玻璃构成的透明绝缘性基板1的上方，通过DC磁控溅射法而将Al合金（例如Al－Ni－Nd）膜成膜为200nm。并且，通过使用光致抗蚀剂的照相制版和湿蚀刻，对Al合金膜进行图案化，形成遮光膜24及共通配线3。厚度200nm的Al－Ni－Nd膜能够充分地对光进行遮挡，作为配线也能够获得足够的导电率。
并且，使用等离子CVD法，以覆盖透明绝缘性基板1的整个上表面的方式形成作为保护绝缘膜9的氮化硅膜。
然后，使用等离子CVD法，对TFT元件50的半导体层5的材料即本征非晶硅膜、及欧姆接触层6的材料即磷掺杂的n型非晶硅膜进行连续成膜。并且，通过使用光致抗蚀剂的照相制版及干蚀刻对上述非晶硅膜进行图案化，在TFT元件50的形成区域中，形成上述半导体层5及欧姆接触层6的岛图案。
接下来，通过DC磁控溅射法，对由源极配线52、源极电极7、漏极电极8、源极端子电极19等的材料即Mo合金或铬、Al合金（例如Al－Ni－Nd）等构成的金属膜进行成膜。在此，形成使各为100nm的MoNb合金和Al－Ni－Nd合金重叠而成的层叠构造。并且，通过使用光致抗蚀剂的照相制版及湿蚀刻对该金属膜进行图案化，从而形成源极配线52、源极电极7及漏极电极8及源极端子电极19。
此时，通过使用与湿蚀刻相同的光致抗蚀剂图案的干蚀刻，将源极电极7和漏极电极8之间的n型非晶硅膜（欧姆接触层6）去除，使半导体层5的表面（沟道区域）露出。并且，以覆盖透明绝缘性基板1的整个上表面的方式，使用等离子CVD法形成作为栅极绝缘膜4的氮化硅膜。
然后，以覆盖透明绝缘性基板1整个上表面的方式，涂敷由丙烯酸类的正型感光性树脂构成的平坦化材料，形成厚度约2.5μm的有机绝缘膜10。然后，使用预先准备的光掩模27进行有机绝缘膜10的曝光。在光掩模27上形成有用于形成漏极电极接触孔31、共通配线接触孔32、栅极端子接触孔33、源极端子接触孔34的开口部。在该开口部以外形成有遮光膜图案，利用遮光膜图案遮挡曝光光的区域成为有机绝缘膜10的残留区域。另外，在光掩模27的与TFT元件50的形成区域相对应的部分上，设置有使曝光光的光强度降低的半透过性的图案（半色调掩膜27a），该区域的有机绝缘膜10通过利用半色调掩膜27a衰减后的光进行曝光（图8）。
在使用光掩模27进行有机绝缘膜10的曝光后，使用将用水稀释成四甲基氢氧化铵（TMAH）为0.4wt%的有机碱类的显影液进行显影。由此，如图9所示，形成漏极电极接触孔31、共通配线接触孔32、栅极端子接触孔33、源极端子接触孔34。此时，在通过半色调掩膜27a而曝光后的TFT元件50的形成区域中，残留比未曝光区域薄的有机绝缘膜10。在本实施方式中，在TFT元件50的形成区域中，残存有膜厚大约0.5μm的很薄的有机绝缘膜10。
然后，如图10所示，通过以有机绝缘膜10为掩模的蚀刻，而将漏极电极接触孔31、共通配线接触孔32、栅极端子接触孔33、源极端子接触孔34底部的保护绝缘膜9及栅极绝缘膜4去除。由此，在漏极电极接触孔31中露出漏极电极8，在共通配线接触孔32中露出共通配线3，在栅极端子接触孔33中露出透明绝缘性基板1，在源极端子接触孔34中露出源极端子电极19。在该蚀刻工序中采用的是使用氟类气体的干蚀刻法。对干蚀刻条件进行调整，以使得虽然有机绝缘膜10的厚度由于该干蚀刻而减少，但TFT元件50的形成区域的薄的部分不会完全被去除。其原因在于，如果在该干蚀刻工序中途，TFT元件50的形成区域的有机绝缘膜10消失，则栅极绝缘膜4的厚度减少，导致TFT元件50的特性恶化。
然后，通过O2灰化（ashing）而使整个有机绝缘膜10的厚度减少，从而去除TFT元件50的形成区域上的薄的有机绝缘膜10（图11）。如果不将TFT元件50的形成区域上的有机绝缘膜10去除，则在栅极绝缘膜4上残存介电常数低的有机绝缘膜10，导致栅极电容下降，TFT元件50的导通电流减小。因此，优选通过灰化而将TFT元件50的形成区域的有机绝缘膜10完全去除。
下面，对由ITO构成的透明导电膜和由Al合金构成的金属膜进行连续成膜。然后，涂敷由酚醛树脂类的正型感光性树脂构成的光致抗蚀剂材料，形成厚度大约1.5μm的光致抗蚀剂28。并且，使用预先准备的光掩模29进行光致抗蚀剂28的曝光。在光掩模29上形成有用于形成栅极电极2、引出配线11、共通电极12、栅极端子电极18的图案的遮光膜图案。另外，在光掩模29的与共通电极12的形成区域相对应的部分设置有半透过性的图案（半色调掩膜29a），在该区域由通过半色调掩膜29a而衰减后的光进行曝光（图12）。
在使用光掩模29进行光致抗蚀剂28的曝光后，使用含有四甲基氢氧化铵（TMAH）的有机碱类的显影液进行显影。由此，如图12所示，与栅极电极2、引出配线11、共通电极12、栅极端子电极18相对应的部分以外的光致抗蚀剂28被去除。此时，在利用半色调掩膜29a曝光后的共通电极12的形成区域中，残留比未曝光区域更薄的光致抗蚀剂28。在本实施方式中，在共通电极12的形成区域中，残存有膜厚大约0.2μm的薄的光致抗蚀剂28。
接下来如图13所示，通过以光致抗蚀剂28为掩模，进行ITO膜和Al合金的湿蚀刻。使用磷酸、硝酸、乙酸的混合液对Al合金膜进行蚀刻，然后，ITO膜使用草酸进行蚀刻，图案化为期望的形状。由此，形成栅极电极2、引出配线11、共通电极12、栅极端子电极18。其中，在共通电极12的整个上残存有Al合金。
然后，使用O2灰化而使整个光致抗蚀剂28的膜厚减少，将共通电极12的形成区域上的薄的光致抗蚀剂28去除（图14）。此时，下层的有机绝缘膜10略微减少。然后再次使用磷酸、硝酸、乙酸的混合液，对共通电极12上的Al合金膜进行蚀刻而将其去除。此时，由于通过灰化使光致抗蚀剂28减退而露出的Al合金也被蚀刻。然后，将光致抗蚀剂28去除（图15）。
其结果，栅极电极2、引出配线11、共通电极12、栅极端子电极18一起形成。引出配线11上的Al合金成为金属覆盖膜13，在漏极电极接触孔31内覆盖在引出配线11的上方。另外，残存在共通电极12上的Al合金成为金属覆盖膜14，在共通配线接触孔32内覆盖在共通电极12的上方。金属覆盖膜13及金属覆盖膜14与实施方式1相同地，能够防止像素电极16图案化时的蚀刻液对引出配线11及共通电极12进行腐蚀。
然后，通过使用等离子CVD法形成SiN膜而形成层间绝缘膜15，在该层间绝缘膜15上开设出引出配线接触孔35。并且，通过使用DC磁控法将作为透明导电膜的ITO膜成膜为50～80nm，进行图案化，从而形成像素电极16、栅极端子焊盘20、源极端子焊盘21。像素电极16经由引出配线接触孔35而与引出配线11的Al合金电连接。
如上所述，根据本实施方式，能够通过7次的照相制版工序，制造出通常经过9次照相制版工序制造的、具有顺交错型TFT元件的TFT阵列基板。
＜实施方式3＞
在实施方式3中提出能够进一步减少掩模片数的FFS方式的TFT阵列基板制造方法。
如实施方式2所示，在作为半导体层5而使用低温多晶硅或非晶硅、微晶硅等的情况下，由于这些材料的带隙狭窄，因此，会由于背光灯光对载流子进行光激发。其结果，产生关态泄漏电流（off leakcurrent），在图像显示时产生串扰或显示不均匀的问题。在实施方式2中，为了避免该问题，在半导体层5的下方设置有遮光膜24。
但是，在半导体层5中使用带隙较宽的氧化物半导体的情况下，由于不存在上述问题，因此不需要遮光膜24，能够减少制造工序所需的掩模片数。并且，氧化物半导体由于具有高迁移率，因此可获得一种低功耗、高性能的TFT阵列基板。
图16是表示实施方式3所涉及的TFT阵列基板的结构的俯视图。另外，图17是该TFT阵列基板的剖面图，与图16所示的X1－X2线、Y1－Y2线及Z1－Z2线处的剖面相对应。在上述图中，对具有与图1及图2所示的部件相同的功能的要素标注相同符号。
在实施方式3中TFT元件50也为顶栅构造，因此栅极配线51及栅极电极2，与源极配线52、源极电极7及漏极电极8相比形成于上层。在本实施方式中，TFT元件50的半导体层5使用氧化物半导体，在其下方不设置遮光膜。共通配线3是使用与源极配线52同一层形成的，并与源极配线52平行延伸。
栅极电极2形成为下层2a和上层2b的双层构造，该下层2a与引出配线11及共通电极12在同一层形成，该上层2b与金属覆盖膜13及金属覆盖膜14在同一层形成。同样地，栅极端子电极18也形成为下层18a和上层18b的双层构造，该下层18a与引出配线11及共通电极12在同一层形成，该上层18b与金属覆盖膜13及金属覆盖膜14在同一层形成。另外，共通配线3形成为下层3a和上层3b的双层构造，该下层3a与半导体层5在同一层形成，该上层3b与源极电极7及漏极电极8在同一层形成。同样地，源极端子电极19也形成为下层19a和上层19b的双层构造，该下层19a与半导体层5在同一层形成，该上层19b与源极电极7及漏极电极8在同一层形成。
下面，对实施方式3所涉及的TFT阵列基板的制造方法进行说明。
首先，在由玻璃构成的透明绝缘性基板1的上方，形成作为半导体层5的材料的氧化物半导体膜41。在本实施方式中，使用In：Zn：Sn：O的原子组成比为2：6：2：13的In－Zn－Sn－O靶材（target）［IN2O3·（ZnO）6·（SnO2）2］，通过DC磁控溅射法而形成50nm的In－Zn－Sn－O膜。此时，如果使用Ar气体进行溅镀，则通常氧的原子组成比少于化学计量组成，导致形成氧离子不足状态（上述例子中，O的组成比小于13）的氧化膜，因此，优选在Ar气体中混合氧气而进行溅镀。在本实施方式中，使用相对于Ar气体而添加有分压比为5%的O2气体后的混合气体而实施溅镀。刚成膜后的In－Zn－Sn－O膜为非晶质构造，在含有草酸的药液中表现出可溶性。另一方面，在PAN类药液中，在液体温度20℃至40℃的范围内浸泡5分钟后，也几乎没有发现膜减少，无法进行蚀刻加工。
在氧化物半导体膜41的上方形成作为源极配线52、源极电极7及漏极电极8的材料的金属膜42。在本实施方式中，通过DC磁控溅射法而形成使各为100nm的MoNb合金和Al－Ni－Nd合金重叠的层叠构造。
然后，如图18所示，在氧化物半导体膜41及金属膜42的上方涂敷由酚醛树脂类的正型感光性树脂构成的光致抗蚀剂材料，形成厚度大约1.5μm的光致抗蚀剂43。并且，使用预先准备的光掩模44进行光致抗蚀剂43的曝光。在光掩模44上形成有用于形成源极电极7、漏极电极8、共通配线3、源极端子电极19的图案的遮光膜图案。另外，在光掩模44的与TFT元件50的沟道区域（源极电极7的形成区域与漏极电极8的形成区域之间）相对应的部分，设置有半透过性的图案（半色调掩膜44a）。
在使用光掩模44进行光致抗蚀剂43的曝光后，使用含有四甲基氢氧化铵（TMAH）的有机碱类的显影液进行显影。由此，如图19所示，除了与源极电极7、漏极电极8、沟道区域、共通配线3、源极端子电极19相对应的部分以外的氧化物半导体膜41及金属膜42被去除。此时，在与使用半色调掩膜44a曝光后的沟道区域相对应的部分中，残留比未曝光区域薄的光致抗蚀剂43。在本实施方式中，在该部分中残存有厚度大约0.2μm的薄的光致抗蚀剂43。
然后，使用PAN类蚀刻液（磷酸、硝酸、乙酸的混合液）对Al合金膜和MoNb膜进行蚀刻。接下来，利用同一光致抗蚀剂43，使用草酸对氧化物半导体膜41（In－Zn－Sn－O膜）进行蚀刻而进行图案化。由此，形成源极电极7、漏极电极8、半导体层5、共通配线3、源极端子电极19。但在该时刻，源极电极7没有与漏极电极8分离。
然后，使用O2灰化，使整个光致抗蚀剂43的膜厚减少，去除TFT元件50的沟道区域上的光致抗蚀剂43。并且，再次使用磷酸、硝酸、乙酸的混合液，将沟道区域上方的Mo合金及Al合金去除，使源极电极7与漏极电极8分离。此时，通过灰化使抗蚀层减退而露出的Al合金、Mo合金也被去除（图20）。然后，将光致抗蚀剂43去除。
如以上所述，能够由同一层的材料一起形成源极电极7、漏极电极8、半导体层5、共通配线3、源极端子电极19。
然后，使用等离子CVD法，以覆盖透明绝缘性基板1的整个上表面的方式形成250nm厚度的硅氧化膜，作为栅极绝缘膜4。氧化物半导体由于易于被氢还原，因此此时氧化物半导体层5有可能被还原而成为氧不足状态。如果半导体层5处于氧不足状态，则产生导电率上升、TFT元件50的关态泄漏电流上升的问题。因此，在此使用氢较少的硅氧化膜即可。或者可以使用氧化镓或氧化铝这样的金属绝缘膜。在本实施方式中，在200℃的温度下，以SiH4（硅烷）和N2O（一氧化二氮）为主要成分而形成硅氧化膜。如果在小于或等于200℃下成膜，则能够使得由于SiH4分解产生的氢自由基不会热扩散至氧化物半导体层5。
然后，在氧与氢的混合气体气氛中，在250℃～350℃的温度下进行退火处理。能够通过退火处理而使在之前的制造工序中对沟道层造成的等离子体损伤等恢复。另外，除了等离子体损伤以外，例如在形成源极电极7及漏极电极8时，由于与氧化物半导体层5的界面反应而导致形成还原层（氧不足层）。该还原层是由于金属在界面处形成氧化层时，氧化物半导体中的氧被夺取而产生的。还原层成为导电率变高、关态泄漏电流增大的原因，但通过退火而供给氧，能够使不足状态得到恢复。
然后，涂敷感光性的有机绝缘材料而形成有机绝缘膜10，并开设漏极电极接触孔31、共通配线接触孔32、栅极端子接触孔33、源极端子接触孔34，并且，将TFT元件50的形成区域上方的有机绝缘膜10去除。然后，使用由ITO构成的透明导电膜和由Al合金构成的金属膜，一起形成引出配线11、栅极电极2、共通电极12、栅极端子电极18、金属覆盖膜14。并且，形成层间绝缘膜15及引出配线接触孔35，形成像素电极16。上述有机绝缘膜10的形成及其以后的工序由于与实施方式2相同，因此在此省略说明。
此外，在本实施方式中，优选层间绝缘膜15使用SiN膜，也对TFT元件50进行包覆。栅极绝缘膜4由于是氧化硅膜，因此对水分（H2O）、钠（Na）、钾（K）这样的会影响TFT特性的杂质元素的阻挡性（遮挡性）较弱。特别是氧化物半导体膜易于受到上述杂质的影响。通过将上层设置为阻挡性优良的SiN膜，从而能够使特性稳定化。
如上所述，根据本实施方式，能够通过5次的照相制版制造出接触电阻稳定、且迁移率高、功耗低、开口率高的FFS模式的TFT阵列基板。
在本实施方式中，氧化物半导体膜使用了In－Zn－Sn－O靶材［IN2O3·（ZnO）6·（SnO2）2］，但也可以使用In：Ga：Zn：O的原子组成比为1：1：1：4的In－Ga－Zn－O靶材［IN2O3·Ga2O3·（ZnO）2］。In－Ga－Zn－O通常不仅在含有草酸的药液中可溶，相对于上述PAN类药液也可溶。在该情况下，在源极·漏极电极中以单层使用Al合金，使用有机碱类的药液进行蚀刻即可。例如，即使是含有四甲基氢氧化铵（TMAH）的有机碱类的显影液，也能够对Al合金进行蚀刻。In－Ga－Zn－O由于具有相对于碱类药液的耐受性，因此能够选择性地进行蚀刻。
另外，也可以使用向上述组成的材料中添加Hf（铪）或Zr（锆）等并将带隙提高后的氧化物半导体。如果带隙增大，则由光引起的产生载流子的现象进一步被抑制，TFT的关态泄漏电流降低。由此，能够获得与显示不均匀、串扰这样的问题相对的裕量。
另外，在本实施方式中，在一起形成源极电极、漏极电极、沟道区域、共通配线3、源极端子电极后，形成有栅极绝缘膜4，但也可以在形成栅极绝缘膜4前，进行大气压等离子处理或使用N2O、O2这样的氧元素类气体的等离子处理。能够更高效地修复源极电极7及漏极电极8形成时的还原层（氧不足层）。该处理的等离子体损伤能够通过之后的退火处理进行恢复，不存在问题。
＜变形例＞
在实施方式2（图6）及实施方式3（图16）中，共通电极12以各像素为单位分离，但在相邻的像素之间也可以是相连接的。图21是表示使相邻像素的共通电极12电连接的变形例的俯视图。另外，图22是沿图21所示的W1－W2线的剖面图。
在图21中，共通电极12以跨过源极配线52及共通配线3的方式形成。即，在栅极配线51的延伸方向上相邻的各像素的共通电极12一体地形成。例如，即使在共通配线接触孔32内存在异物，使得共通电极12与共通配线3没有电连接，由于从相邻像素的共通电极12供给共通电位，因此，也能够消除像素单位的显示不良。
另外，在图21中，以越过栅极配线51的方式，形成有使相邻像素的共通电极12之间连接的桥接配线30。桥接配线30使用与像素电极16同一层形成。
桥接配线30通过在层间绝缘膜15上形成的接触孔36而与相邻的2个像素的共通电极12连接。由此，从在源极配线52的延伸方向上相邻的像素的共通电极12也能够供给电位，具有更好的效果。特别是如果显示装置大型化，则对于从显示区域外的电源供给的电位，位置越靠近显示区域中央越容易发生电压下降。通过使用本变形例，从而能够在显示区域内均匀地供给共通电位，能够减轻显示不均匀。
另外，如图22所示，在接触孔36的形成部位处，也优选在共通电极12的上方配置金属覆盖层45。由此，能够在接触孔36形成时，防止在其底部的缘部处形成缺口。
此外，本发明能够在该发明的范围内将各实施方式自由组合、或者对各实施方式进行适当地变形、省略。

Claims (6)

1.一种TFT阵列基板，其特征在于，具有：
TFT元件；
共通配线，其被供给共通电位；
有机绝缘膜，其使用感光性的有机树脂材料形成，覆盖所述TFT元件的漏极电极及共通配线；
第1接触孔，其形成在所述有机绝缘膜内，到达至所述漏极电极；
第2接触孔，其形成在所述有机绝缘膜内，到达至所述共通配线；
第1电极及引出配线，它们在所述有机绝缘膜的上方延伸；以及
第2电极，其在所述第1电极的上方隔着层间绝缘膜延伸，通过在所述层间绝缘膜上形成的第3接触孔而与所述引出配线连接，
所述第1电极及所述引出配线的一方通过所述第1接触孔而与所述漏极电极连接，
所述第1电极及所述引出配线的另一方通过所述第2接触孔而与所述共通配线连接，
在所述第1接触孔及所述第2接触孔内，在所述第1电极及所述引出配线的上方形成有金属覆盖膜。
2.根据权利要求1所述的TFT阵列基板，其中，
所述引出配线上方的所述金属覆盖膜还形成在所述第3接触孔的底部。
3.根据权利要求2所述的TFT阵列基板，其中，
所述第3接触孔的底部的所述金属覆盖膜具有比所述第3接触孔的底部的内径小的开口。
4.一种TFT阵列基板的制造方法，其特征在于，具有下述工序：
（a）在基板上方形成遮光膜及共通配线的工序；
（b）形成对所述遮光膜及共通配线进行覆盖的绝缘膜的工序；
（c）在所述遮光膜的上方形成TFT元件的半导体层，并在所述半导体层的上方形成所述TFT元件的源极电极及漏极电极的工序；
（d）在所述工序（c）之后，在所述基板的整个上表面形成栅极绝缘膜的工序；
（e）在所述工序（d）之后，在所述基板的整个上表面涂敷感光性的有机树脂材料，通过使用半色调法进行曝光并显影，从而将所述漏极电极上方及所述共通配线上方的所述有机树脂材料去除，并且，在所述TFT元件的形成区域上方形成薄有机树脂材料的工序；
（f）以所述有机树脂材料为掩模，将所述漏极电极上方及共通配线上方的所述绝缘膜及所述栅极绝缘膜去除而形成接触孔的工序；
（g）通过灰化而使所述有机树脂材料变薄，从而将所述薄有机树脂材料去除后，在所述有机树脂材料上方依次形成透明导电膜及金属膜的工序；
（h）在所述金属膜上方涂敷光致抗蚀剂，通过使用半色调法进行曝光并显影，从而形成具有所述TFT元件的栅极电极、引出配线及共通电极的图案的抗蚀层，并且，在除了所述接触孔内以外的所述共通电极的区域内形成薄抗蚀层的工序；
（i）以所述抗蚀层为掩模，通过对所述金属膜及所述透明导电膜进行蚀刻，从而同时形成所述栅极电极、所述引出配线、所述共通电极的工序；以及
（j）在通过灰化而使所述抗蚀层变薄，将所述薄抗蚀层去除后，通过对所述金属膜进行蚀刻，从而将除了所述接触孔内以外的所述共通电极上方的所述金属膜去除的工序。
5.一种TFT阵列基板的制造方法，其特征在于，具有下述工序：
（a）在基板上方依次形成氧化物半导体及第1金属膜的工序；
（b）在所述第1金属膜上方涂敷光致抗蚀剂，通过使用半色调法进行曝光并显影，从而形成TFT元件的源极电极及漏极电极、共通配线的图案的抗蚀层，与此同时，在与TFT元件的沟道区域相对应的区域上方形成薄抗蚀层的工序；
（c）以所述抗蚀层为掩模，通过对所述第1金属膜及氧化物半导体进行蚀刻，从而同时形成所述源极电极、所述漏极电极及所述共通配线的工序；以及
（d）在通过灰化而使所述抗蚀层变薄，将所述薄抗蚀层去除后，以所述抗蚀层为掩模而对所述第1金属膜进行蚀刻，从而将所述TFT元件的沟道区域上方的第1金属膜去除的工序。
6.根据权利要求5所述的TFT阵列基板的制造方法，其中，
还具有下述工序：
（e）在所述工序（d）之后，在所述基板的整个上表面形成栅极绝缘膜的工序；
（f）在所述工序（e）之后，在所述基板的整个上表面涂敷感光性的有机树脂材料，通过使用半色调法进行曝光并显影，从而将所述漏极电极上方及所述共通配线上方的所述有机树脂材料去除，并且，在所述TFT元件的形成区域上方形成薄有机树脂材料的工序；
（g）以所述有机树脂材料为掩模，将所述漏极电极上方及共通配线上方的所述栅极绝缘膜去除而形成接触孔的工序；
（h）在通过灰化而使所述有机树脂材料变薄，从而将所述薄有机树脂材料去除后，在所述有机树脂材料上方依次形成透明导电膜及第2金属膜的工序；
（i）在所述第2金属膜上方涂敷光致抗蚀剂，通过使用半色调法进行曝光并显影，从而形成具有所述TFT元件的栅极电极、引出配线及共通电极的图案的抗蚀层，并且，在除了所述接触孔内以外的所述共通电极的区域形成薄抗蚀层的工序；
（j）以所述抗蚀层为掩模，通过对所述第2金属膜及所述透明导电膜进行蚀刻，从而同时形成所述栅极电极、所述引出配线、所述共通电极的工序；以及
（k）在通过灰化而使所述抗蚀层变薄，将所述薄抗蚀层去除后，通过对所述第2金属膜进行蚀刻，从而将除了所述接触孔内以外的所述共通电极上方的所述第2金属膜去除的工序。
CN201410131136.6A 2013-04-03 2014-04-02 Tft阵列基板及其制造方法 Active CN104102059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013077357A JP6230253B2 (ja) 2013-04-03 2013-04-03 Ｔｆｔアレイ基板およびその製造方法
JP2013-077357 2013-04-03

Publications (2)

Publication Number Publication Date
CN104102059A true CN104102059A (zh) 2014-10-15
CN104102059B CN104102059B (zh) 2017-06-13

Family

ID=51653843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410131136.6A Active CN104102059B (zh) 2013-04-03 2014-04-02 Tft阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9640557B2 (zh)
JP (1) JP6230253B2 (zh)
CN (1) CN104102059B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536222A (zh) * 2014-12-22 2015-04-22 深圳市华星光电技术有限公司 Ffs阵列基板及液晶显示面板
CN106918958A (zh) * 2015-12-28 2017-07-04 乐金显示有限公司 边缘场切换型液晶显示器
CN106941093A (zh) * 2017-05-12 2017-07-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN110462842A (zh) * 2017-04-07 2019-11-15 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105981148B (zh) * 2014-02-10 2019-01-04 夏普株式会社 半导体器件及其制造方法
US20170184893A1 (en) * 2014-07-11 2017-06-29 Sharp Kabushiki Kaisha Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101712246B1 (ko) * 2014-12-05 2017-03-06 엘지디스플레이 주식회사 자기 정전용량식 터치 센서 일체형 표시장치
US20160178978A1 (en) * 2014-12-22 2016-06-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. FFS Mode Array Substrate and LCD Panel
JP6671155B2 (ja) * 2015-11-26 2020-03-25 三菱電機株式会社 薄膜トランジスタ基板
WO2018021310A1 (ja) * 2016-07-28 2018-02-01 シャープ株式会社 走査アンテナ
US11189914B2 (en) * 2016-09-26 2021-11-30 Sharp Kabushiki Kaisha Liquid crystal cell and scanning antenna
JP6779109B2 (ja) * 2016-11-21 2020-11-04 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法、並びに、表示装置
WO2018186309A1 (ja) * 2017-04-07 2018-10-11 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
WO2019135147A1 (ja) 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP2019128541A (ja) * 2018-01-26 2019-08-01 シャープ株式会社 液晶セル、及び走査アンテナ
US11036322B2 (en) * 2019-06-24 2021-06-15 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and method of manufacturing same
CN110703515A (zh) * 2019-09-29 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
JP7391736B2 (ja) * 2020-03-18 2023-12-05 株式会社ジャパンディスプレイ 表示装置及び半導体基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678017B1 (en) 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2005250448A (ja) 2004-02-05 2005-09-15 Sharp Corp 電子素子、表示素子及びその製造方法
JP4605438B2 (ja) * 2004-04-09 2011-01-05 ソニー株式会社 液晶表示装置およびその製造方法
JP4586573B2 (ja) * 2005-02-28 2010-11-24 エプソンイメージングデバイス株式会社 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
JP2006330418A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 画素電極とその形成方法、電気光学装置、及び電子機器
KR101216171B1 (ko) 2005-09-12 2012-12-28 엘지디스플레이 주식회사 표시장치와 그 제조방법
JP2007093686A (ja) * 2005-09-27 2007-04-12 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
JP2007226175A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2007242895A (ja) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp 薄膜トランジスタ装置及びその製造方法
JP4905136B2 (ja) 2007-01-05 2012-03-28 ソニー株式会社 液晶装置
JP4487318B2 (ja) 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP2009036947A (ja) 2007-08-01 2009-02-19 Seiko Epson Corp 液晶装置の製造方法、および液晶装置
JP5075583B2 (ja) 2007-11-01 2012-11-21 株式会社ジャパンディスプレイイースト 液晶表示装置
JP4442684B2 (ja) 2007-11-29 2010-03-31 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
CN101919043B (zh) 2008-01-21 2013-06-05 金振有限公司 显示装置
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
EP2560044A1 (en) * 2010-04-16 2013-02-20 Sharp Kabushiki Kaisha Method for manufacturing electronic substrate, method for manufacturing liquid crystal display device, electronic substrate, and liquid crystal display device
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536222A (zh) * 2014-12-22 2015-04-22 深圳市华星光电技术有限公司 Ffs阵列基板及液晶显示面板
WO2016101303A1 (zh) * 2014-12-22 2016-06-30 深圳市华星光电技术有限公司 Ffs阵列基板及液晶显示面板
CN106918958A (zh) * 2015-12-28 2017-07-04 乐金显示有限公司 边缘场切换型液晶显示器
CN106918958B (zh) * 2015-12-28 2020-09-08 乐金显示有限公司 边缘场切换型液晶显示器
CN110462842A (zh) * 2017-04-07 2019-11-15 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN110462842B (zh) * 2017-04-07 2022-05-17 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN106941093A (zh) * 2017-05-12 2017-07-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
WO2018205604A1 (zh) * 2017-05-12 2018-11-15 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN106941093B (zh) * 2017-05-12 2019-10-11 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Also Published As

Publication number Publication date
US9640557B2 (en) 2017-05-02
JP6230253B2 (ja) 2017-11-15
JP2014202838A (ja) 2014-10-27
US20140299881A1 (en) 2014-10-09
CN104102059B (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN104102059A (zh) Tft阵列基板及其制造方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
EP2565917A1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
CN102656698B (zh) 有源矩阵基板及其制造方法
JP2012118531A (ja) 表示装置及び表示装置の製造方法
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
JP2004145266A (ja) 薄膜トランジスタ表示板
CN104392990B (zh) 一种阵列基板及显示装置
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN107112367A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
US20120099058A1 (en) Array substrate and manufacturing method thereof, liquid crystal display
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
WO2014046068A1 (ja) アクティブマトリックス基板、表示装置、及び、その製造方法
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN103700668B (zh) 一种阵列基板及其制备方法和显示装置
US9576989B2 (en) Array substrate and the method for making the same, and display device
CN203480181U (zh) 阵列基板及显示装置
CN103839888B (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant