JP6779109B2 - 薄膜トランジスタ基板及びその製造方法、並びに、表示装置 - Google Patents

薄膜トランジスタ基板及びその製造方法、並びに、表示装置 Download PDF

Info

Publication number
JP6779109B2
JP6779109B2 JP2016225657A JP2016225657A JP6779109B2 JP 6779109 B2 JP6779109 B2 JP 6779109B2 JP 2016225657 A JP2016225657 A JP 2016225657A JP 2016225657 A JP2016225657 A JP 2016225657A JP 6779109 B2 JP6779109 B2 JP 6779109B2
Authority
JP
Japan
Prior art keywords
colored
colored layer
layer
layers
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016225657A
Other languages
English (en)
Other versions
JP2018084595A (ja
Inventor
井上　和式
和式 井上
貴治 木稲
貴治 木稲
久保田　健
健 久保田
俊明 藤野
俊明 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016225657A priority Critical patent/JP6779109B2/ja
Priority to US15/816,653 priority patent/US10409128B2/en
Publication of JP2018084595A publication Critical patent/JP2018084595A/ja
Application granted granted Critical
Publication of JP6779109B2 publication Critical patent/JP6779109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）をスイッチングデバイスとして用いた薄膜トランジスタ基板、及び、その製造方法、並びに、これを備える表示装置に関する。
薄膜トランジスタ基板（以下「ＴＦＴ基板」と記すこともある）は、例えば液晶を利用した表示装置である液晶表示装置（以下「ＬＣＤ」と記すこともある）等の電気光学装置に利用される。ＴＦＴを用いた半導体装置は、低消費電力で薄型という特徴があり、フラットパネルディスプレイへの応用が盛んになされている。
ＬＣＤには、単純マトリックス型ＬＣＤと、ＴＦＴを画素ごとのスイッチングデバイスとして用いるＴＦＴ−ＬＣＤとがある。特にＴＦＴ−ＬＣＤは、表示品位の点で単純マトリックス型ＬＣＤより優れており、モバイルコンピューター、ノート型パソコン、あるいはテレビジョンなどのディスプレイ製品に広く実用化されている。
一般に、ＴＦＴ−ＬＣＤは、ＴＦＴ基板と、対向基板とを一定の間隙をもたせて貼り合せ、この間隙に液晶層が注入封止された液晶表示パネルを有している。なお、ＴＦＴ基板は、アレイ状に配設された複数の画素領域の画素をスイッチングによって駆動するＴＦＴを備える基板であり、対向基板は、カラーフィルタ（ＣＦ）を備える基板である。液晶表示パネルの前面側及び背面側のそれぞれには偏光板が設けられ、そのうちの一方のさらに外側にはバックライトが設けられる。対向基板に設けられたカラーフィルタは、通常、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３色を有しており、このＲＧＢの３原色によってカラー表示が得られる。
一方、上述の構成と異なる別の構成として、カラーフィルタを対向基板上ではなくＴＦＴ基板上に配設したＴＦＴ−ＬＣＤの構成が、例えば特許文献１〜３に示されている。このように構成されたＴＦＴ基板は、ＣＦオンアレイ構造やオンチップＣＦ層構造と呼ばれている。ＴＦＴ基板とカラーフィルタを備えた対向基板とを貼り合せた従来の構成に比べ、ＣＦオンアレイ構造では、ＴＦＴ基板の複数の画素領域上に配設されるカラーフィルタ層の位置精度を高めることができる。このため、ＣＦオンアレイ構造では、色ずれを抑制することができるので、画素の高開口率化、つまり画素全体を表示領域として有効的に使うことが可能となり、その結果として、明るさなどが確保された高品位の表示特性が得られるという利点がある。
ところで、従来、表示装置に用いられるＴＦＴ基板のスイッチングデバイスにおいては、ＴＦＴの活性層であるチャネル層に、アモルファスシリコン（ａ-Ｓｉ）が用いられていた。これに対し、近年では、チャネル層に酸化物半導体を用いたＴＦＴの開発が盛んになされている。酸化物半導体は、従来のアモルファスシリコンよりも高い移動度を有しており、小型で高性能なＴＦＴを実現できるという利点がある。これらの技術は、例えば特許文献４、５及び非特許文献１等に開示されている。
酸化物半導体材料は、一般的にエネルギーバンドギャップが３ｅＶ以上で透光性を有しているため、従来、可視光の吸収が少なく特性が変化しにくいといわれてきた。しかしながら、例えば非特許文献２、３等に記載されているように、短波長領域、特に波長４００ｎｍ以下の紫外光に対しては、酸化物半導体材料を用いたＴＦＴの特性が著しく劣化する場合があると指摘されている。
このような問題を解決する方法として、例えば特許文献６では、酸化物半導体をチャネル層に用いたＴＦＴの上部に、金属や金属のシリサイドのような遮光性材料からなる遮光層を配設した構造が開示されている。また、特許文献７では、ＣＦオンアレイ構造において、Ｒ色カラーフィルタ層で全てのＴＦＴを覆う構造が開示されている。
特開平２−５４２１７号公報 特開平３−２３７４３２号公報 特開平４−２５３０２８号公報 特開２００５−７７８２２号公報 特開２００７−２８１４０９号公報 特開２００７−１１５９０２号公報 特開２０１４−２３９２号公報
Kenji Nomura等著、「Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors」、Nature 2004年11月、第432巻、p.488〜492 Chiao-Shun Chuang等著、「Photosensitivity of Amorphous IGZO TFTs for Active-Matrix Flat-Panel Displays」、SID 08 DIGEST、2008年、p.1215〜1218 Dharam Pal Gosain等著、「Instability of Amorphous Indium Gallium Zinc Oxide Thin Film Transistors under Light Illumination」、Japanese Journal of Applied Physics 2009年、第48巻、p.03B018-1頁〜03B018-5
しかしながら、特許文献６に開示された方法では、ＴＦＴ基板上に形成されたＴＦＴの上部に、さらに遮光層を形成する写真製版の工程が追加される必要があるので、生産が低下するという問題がある。
また、特許文献７に開示された方法では、Ｒ色カラーフィルタ層のはじきや剥がれ、あるいは異物による欠損があると、ＴＦＴが劣化し、その結果として点欠陥不良が発生するという問題がある。特に、特許文献７の図２１（Ｂ）に示されるように、Ｇ色、Ｂ色カラーフィルタに対応して設けられたＴＦＴ部上に、サイズが比較的小さい、独立した島状パターンのＲ色カラーフィルタ層が配設される場合は、当該Ｒ色カラーフィルタ層が、密着力不良によって剥がれやすいと考えられる。なお、発明者らの実験によれば、基板上に密着力が比較的弱い膜を形成した場合、その膜のサイズが小さくなるほど、剥離により膜が消失する割合が増加するという知見が得られている。またＲ色カラーフィルタのパターン形状と、Ｇ色、Ｂ色カラーフィルタのパターン形状とが異なるため、パターニング用の写真製版マスクが少なくとも２種類以上必要となり、コストが増大するという問題があった。
本発明は上記のような問題を解決するためになされたものであり、薄膜トランジスタのチャネル層を適切に遮光可能な技術を提供することを目的とする。
本発明に係る薄膜トランジスタ基板は、基板上に配設された複数のゲート配線と、前記複数のゲート配線を覆うゲート絶縁膜と、前記ゲート絶縁膜によって前記複数のゲート配線と絶縁された状態で、平面視にて前記複数のゲート配線と交差する複数のソース配線と、前記複数のゲート配線と前記複数のソース配線とが交差する複数の交差点にそれぞれ対応させてマトリックス状に配設され、それぞれがチャネル層として酸化物半導体層を有する複数の第１薄膜トランジスタと、マトリックス状に配設され、前記複数の第１薄膜トランジスタとそれぞれ電気的に接続された複数の画素電極と、前記複数の画素電極のうちの一方向に隣り合う２以上の画素電極とそれぞれ平面視で重なる複数色の着色層とを備える。前記複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む着色積層体が、前記第１薄膜トランジスタの前記チャネル層の上部を覆う。前記複数色の着色層は、赤色着色層、緑色着色層、及び、青色着色層であり、前記着色積層体の最下層は、前記赤色着色層または前記緑色着色層である。前記着色積層体に含まれる前記端部は、前記複数色の着色層のうちの３色の着色層のそれぞれが有する端部であっていずれもが平面視で重なる端部であり、前記複数色の着色層は前記一方向に周期的に配設され、前記３色の着色層は、第１着色層と、前記第１着色層に対して前記一方向に位置する第２着色層と、前記第２着色層に対して前記一方向に位置する第３着色層とを含み、前記第１着色層は、前記第１着色層の前記端部として用いられ、前記一方向に突出する第１突起パターンを有し、前記第２着色層は、前記第２着色層の前記端部として用いられ、前記一方向に突出する第２突起パターンを有し、前記第２突起パターンは、第１部分と、平面視において前記第１部分よりも太い第２部分とを含み、前記第１着色層の前記第１突起パターンの一部と、前記第２着色層の前記第２突起パターンの前記第２部分と、前記第３着色層の前記端部とが平面視において重なる。
本発明によれば、複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む着色積層体が、第１薄膜トランジスタのチャネル層の上部を覆う。これにより、薄膜トランジスタのチャネル層を適切に遮光することができる。
本発明に係る実施の形態１及び３のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板のカラーフィルタパターンの平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１及び３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態２のＴＦＴ基板の構成を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板のカラーフィルタパターンの平面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す平面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造方法を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態４のＴＦＴ基板の構成を示す平面図である。 本発明に係る実施の形態４のＴＦＴ基板の構成を示す断面図である。 本発明に係る変形例のＴＦＴ基板の構成を示す平面図である。
＜実施の形態１＞
＜ＴＦＴ基板の構成＞
まず、図１及び図２を参照して、本発明の実施の形態１に係るＴＦＴ基板２００１の構成について説明する。なお、本実施の形態１以降の実施の形態で説明する構成要素のうち、本実施の形態１と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
図１は、本実施の形態１に係るＴＦＴ基板２００１の画素表示領域の一部の平面構成を示す平面図であり、図２は、図１におけるＸ−Ｘ’線での断面構成を示す断面図である。なお、以下においては、ＴＦＴ基板２００１は、複数の画素領域がアレイ状に配設されたＴＦＴアクティブマトリックス基板であるものとし、当該ＴＦＴ基板２００１を備える表示装置は、光透過型のＴＮ（Twisted Nematic）モードまたはＶＡ（Vertical Alignment）モードのＬＣＤであるものとして説明する。
図１に示すようにＴＦＴ基板２００１は、平面視において、それぞれがＸ方向に延びる走査信号線である複数のゲート配線３と、それぞれがＹ方向に延びる表示信号線である複数のソース配線９とを備える。複数のゲート配線３と、複数のソース配線９とは、平面視にて互いに直交で交差するように配設されており、後で説明するように、複数のゲート配線３と複数のソース配線９との間には絶縁膜が配設されている。
また、図１のＴＦＴ基板２００１は、複数の第１薄膜トランジスタである複数のＴＦＴ１５と、複数の画素電極２０とを備える。
複数のＴＦＴ１５は、画素ごとに設けられた画素ＴＦＴであり、複数のゲート配線３と複数のソース配線９とが交差する複数の交差点にそれぞれ対応させてマトリックス状に配設されている。ここでは、その一例として、複数のＴＦＴ１５が、複数のゲート配線３と複数のソース配線９との各交差点近傍に配設されている。後で説明するように、複数のＴＦＴ１５のそれぞれは、チャネル層として酸化物半導体層を有している。酸化物半導体のチャネル層には、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）と亜鉛（Ｚｎ）と酸素（Ｏ）とを含むＩｎＧａＺｎＯなどの酸化物が用いられる。
互いに直交する複数のゲート配線３と複数のソース配線９とで囲まれた各領域は、一の画素に対応する画素領域となる。複数の画素電極２０は、マトリックス状に配設された複数の画素領域にそれぞれ配設されることにより、複数の画素領域と同様にマトリックス状に配設される。
各ＴＦＴ１５は、対応するゲート配線３及びソース配線９と電気的に接続されるだけでなく、対応する画素電極２０と電気的に接続されている。なお、ＴＦＴ１５は、ゲート配線３の一部であるゲート電極の上方に配設されているので、ＴＦＴ１５の下部への光の入射は、ゲート電極によって抑制されている。また、複数のＴＦＴ１５は、複数の画素電極２０と平面視で互いに重ならないように配設されている。
図１及び図２に示すようにＴＦＴ基板２００１は、複数の画素電極２０のうちの一方向であるＸ方向に隣り合う２以上の画素電極２０とそれぞれ平面視で重なる複数の着色層を備える。本実施の形態１では、複数の着色層として、赤色着色層であるＲ着色層５１と、緑色着色層であるＧ着色層６１と、青色着色層であるＢ着色層７１とを含む３色の着色層、つまり３原色のカラーフィルタが用いられている。そして、３色の着色層が、３つの画素電極２０と一対一で重なっている。なお、図１では、図面の煩雑化を避けるために、図１の左右両端の画素における着色層の一部の図示が省略されている。
Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のそれぞれは、上記マトリックスの列方向であるＹ方向に延設されており、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１は、上記マトリックスの行方向であるＸ方向に周期的に配列されている。これにより、複数のＲ着色層５１、複数のＧ着色層６１及び複数のＢ着色層７１が、ストライプ状に配列されている。なお、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１を区別しない場合には、それぞれを「３色の着色層５１〜７１」と記すこともある。
Ｒ着色層５１及びＧ着色層６１のそれぞれが有する端部は、平面視で互いに重なっている。同様に、Ｇ着色層６１及びＢ着色層７１のそれぞれが有する端部は、平面視で互いに重なっており、Ｒ着色層５１及びＢ着色層７１のそれぞれが有する端部は、平面視で互いに重なっている。なお、これら端部には、例えば、画素電極２０からはみ出た部分が用いられる。
図３は、３色の着色層５１〜７１の形状を示す平面図である。図３に示すように、Ｒ着色層５１は、Ｒ着色層５１の上記端部として、Ｙ方向からＸ方向に分岐して突出する突起パターン５１ａを有している。本実施の形態１では、Ｇ着色層６１及びＢ着色層７１のそれぞれの形状はＲ着色層５１の形状と同じであり、Ｇ着色層６１及びＢ着色層７１も、Ｒ着色層５１と同様に、Ｇ着色層６１及びＢ着色層７１の上記端部として、Ｙ方向からＸ方向に分岐して突出する突起パターン６１ａ，７１ａをそれぞれ有している。
図１及び図２に示すように、着色積層体であるＲ−Ｇ遮光層２０５０は、平面視で互いに重なる、Ｒ着色層５１の突起パターン５１ａと、当該Ｒ着色層５１に対してＸ方向に位置するＧ着色層６１の端部とを含んでいる。そして、Ｒ−Ｇ遮光層２０５０は、Ｇ着色層６１と平面視にて重なる画素電極２０と電気的に接続されているＴＦＴ１５、ひいては当該ＴＦＴ１５のチャネル層の上部を覆うように配設されている。
同様に、着色積層体であるＧ−Ｂ遮光層２０６０は、平面視で互いに重なる、Ｇ着色層６１の突起パターン６１ａと、当該Ｇ着色層６１に対してＸ方向に位置するＢ着色層７１の端部とを含んでいる。そして、Ｇ−Ｂ遮光層２０６０は、Ｂ着色層７１と平面視にて重なる画素電極２０と電気的に接続されているＴＦＴ１５、ひいては当該ＴＦＴ１５のチャネル層の上部を覆うように配設されている。
さらに同様に、着色積層体であるＲ−Ｂ遮光層２０７０は、平面視で互いに重なる、Ｂ着色層７１の突起パターン７１ａと、当該Ｂ着色層７１に対してＸ方向に位置するＲ着色層５１の端部とを含んでいる。そして、Ｒ−Ｂ遮光層２０７０は、Ｒ着色層５１と平面視にて重なる画素電極２０と電気的に接続されているＴＦＴ１５、ひいては当該ＴＦＴ１５のチャネル層の上部を覆うように配設されている。
なお図２に示すように、Ｒ−Ｇ遮光層２０５０、Ｇ−Ｂ遮光層２０６０及びＲ−Ｂ遮光層２０７０のそれぞれの最下層は、Ｒ着色層５１またはＧ着色層６１であるように構成されている。なお以下の説明では、Ｒ−Ｇ遮光層２０５０、Ｇ−Ｂ遮光層２０６０及びＲ−Ｂ遮光層２０７０を区別しない場合には、それぞれを「遮光層２０５０〜２０７０」と記すこともある。
以上のように構成された本実施の形態１によれば、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１がいずれも、各々から分離独立していない突起パターン５１ａ，６１ａ，７１ａを有するので、密着力不良による剥離が生じにくい。またＴＦＴ１５の上方には１層の着色層ではなく２層からなる着色積層体が遮光層として配設されている。このため、一の遮光層に含まれる二つの着色層のうち、一方の着色層にパターン欠損が発生したとしても他方の着色層でＴＦＴ１５の上方を遮光することができる。よって、遮光不良の特性劣化に起因する画素表示不良の発生を低減することができる。
また本実施の形態１によれば、各遮光層の最下層は、Ｒ着色層５１またはＧ着色層６１であるように構成されている。これにより、ＴＦＴ１５に最も近い着色層が、波長４００ｎｍ以下の紫外光をカットするＲ着色層５１またはＧ着色層６１であるので、酸化物半導体をチャネル層に用いたＴＦＴ１５を備える表示装置において、遮光不良の特性劣化に起因する画素表示不良の発生をさらに低減することができる。
また、上記の構成を、同一形状を有する３色の着色層５１〜７１によって実現することができる。このため、各着色層のパターニング用の写真製版マスクを共通化することができるので、製造コストの増大を抑えることができる。
＜製造方法＞
以下、図４〜図２１を用いて本実施の形態１のＴＦＴ基板２００１の製造方法について説明する。図４、図６、図８、図１０、図１２、図１４、図１６、図１８及び図２０は、本実施の形態１のＴＦＴ基板の製造方法を示す平面工程図であり、図５、図７、図９、図１１、図１３、図１５、図１７、図１９及び図２１は、それぞれ平面工程図のＸ−Ｘ’線、Ｙ−Ｙ’線及びＺ−Ｚ’線での断面構成を示す断面工程図である。
まず、ガラス等の透明性絶縁基板である基板１を洗浄液または純水を用いて洗浄する。本実施の形態１では、厚さ０．６ｍｍのガラス基板を基板１として用いた。そして、洗浄された基板１の一方の主面全面に、ゲート電極２、ゲート配線３等の材料である第１の導電膜を形成する。なお、基板１の主面のうち、ゲート電極２、ゲート配線３等が設けられる一方の主面を、基板１の上主面とする。
第１の導電膜としては、例えばクロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの金属及びこれらの金属元素を主成分として他の元素を１種類以上添加した合金等を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち、含有量が最も多い元素のことを示すものとする。また、これらの金属または合金を２層以上含む積層構造を、第１の導電膜に用いても良い。これらの金属または合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗な第１の導電膜を得ることができる。本実施の形態１では、第１の導電膜として、アルゴン（Ａｒ）ガスを用いたスパッタリング法で２００ｎｍの厚さのＭｏ膜を形成した。
その後、第１の導電膜上にフォトレジスト材を塗布し、１回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第１の導電膜をエッチングすることによりパターニングする。ここでは、リン酸、酢酸及び硝酸を含む溶液（Phosphoric-Acetic-Nitric acid：ＰＡＮ薬液）によるウエットエッチングを用いた。これにより図４及び図５に示されるように、基板１の上主面上に、ゲート電極２、ゲート配線３、ゲート端子４、共通電極５及び共通電極配線６が形成される。なお、図４及び図５では、フォトレジストパターンの図示は省略しており、このことは以下の図においても同様である。ゲート電極２等を形成した後、図示しないフォトレジストパターンを除去する。なお、ゲート電極２は、ゲート配線３の一部で構成されている。すなわち、Ｘ方向に延びるゲート配線３から分岐してＴＦＴの形成領域へ突起した部分が、ゲート電極２として用いられる。またゲート端子４は、ゲート配線３の端部に配設される。
次に、ゲート電極２、ゲート配線３及びゲート端子４等を覆うように基板１の上主面全面に、ゲート絶縁膜７の材料となる第１の絶縁膜を形成した後、ＴＦＴ１５の半導体チャネル層１５ａの材料となる酸化物半導体膜を形成する。なお、酸化物半導体膜と酸化物半導体層とは実質的に同じである。
本実施の形態１では、化学的気相成膜（Chemical Vapor Deposition：ＣＶＤ）法を用いて、窒化シリコン（ＳｉＮ）膜と酸化シリコン（ＳｉＯ）膜とをこの順に形成することで、第１の絶縁膜を形成した。ＳｉＯ膜は、酸素（Ｏ）原子を含むため、この後の工程で第１の絶縁膜の上に酸化物半導体膜を形成した場合に、酸化物半導体膜からＯ原子が下層に拡散する（放出される）ことによる影響を抑制することができる。一方、ＳｉＯ膜は、水分（Ｈ２Ｏ）、水素（Ｈ２）、ナトリウム（Ｎａ）、カリウム（Ｋ）のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性（遮断性）が弱い。このため、本実施の形態１では、ＳｉＯ膜の下に例えばバリア性に優れるＳｉＮ膜などを設けた。具体的には、厚さ４００ｎｍのＳｉＮ膜と厚さ５０ｎｍのＳｉＯ膜との積層構造を、第１の絶縁膜として形成した。この第１の絶縁膜は、ＴＦＴ１５においてはゲート絶縁膜７として機能する。
また、第１の絶縁膜の上に形成する酸化物半導体膜として、本実施の形態１では、ＩｎとＧａとＺｎとを含む酸化物、例えばＩｎＧａＺｎＯを用いる。具体的には、Ｉｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎＧａＺｎＯターゲット［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・（ＺｎＯ）２］を用いたスパッタリング法により、厚さ５０ｎｍの非晶質のＩｎＧａＺｎＯ膜を形成した。
その後、２回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、酸化物半導体膜をエッチングすることによりパターニングする。ここではシュウ酸（ジカルボン酸：Oxalic acid）を含む溶液によるウエットエッチングを用いた。これにより図６及び図７に示されるように、複数のゲート電極２と平面視にて重なるように、それぞれがＴＦＴ１５のチャネル層である複数の半導体チャネル層１５ａが、第１の絶縁膜であるゲート絶縁膜７の上に形成される。その後、図示しないフォトレジストパターンを除去する。
次に、半導体チャネル層１５ａを含む基板１の上主面全面に、チャネル保護膜１０７の材料となる第２の絶縁膜を形成する。本実施の形態１では、ＣＶＤ法を用いて、ＳｉＯ膜を１００ｎｍの厚さで形成することで、第２の絶縁膜を形成した。
その後、３回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第２の絶縁膜をエッチングすることによりパターニングする。ここでは六フッ化硫黄（ＳＦ６）に酸素（Ｏ２）を加えたガスを用いたドライエッチングを用いた。これにより図８及び図９に示されるように、半導体チャネル層１５ａ上の第２の絶縁膜にソース電極コンタクトホール１３及びドレイン電極コンタクトホール１４が形成される。その後、図示しないフォトレジストパターンを除去する。
なお、半導体チャネル層１５ａ上において、ソース電極コンタクトホール１３及びドレイン電極コンタクトホール１４が形成されずに第２の絶縁膜で覆われている領域は、この後の工程でのプロセスダメージから半導体チャネル部を保護するチャネル保護膜１０７として機能する。
次に、チャネル保護膜１０７を含む基板１の上主面全面に、ソース電極８、ソース配線９及びドレイン電極１１等の材料である第２の導電膜を形成する。
第２の導電膜としては、例えばＣｒ、Ｍｏ、Ｔｉ、Ｃｕ、Ｔａ、Ｗ、Ａｌなどの金属及びこれらの金属元素を主成分として他の元素を１種類以上添加した合金等を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち、含有量が最も多い元素のことを示すものとする。また、これらの金属の層または合金の層を２層以上含む積層構造を、第２の導電膜に用いても良い。これらの金属または合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗な第２の導電膜を得ることができる。本実施の形態１では、第２の導電膜としてＭｏ膜を、Ａｒガスを用いたスパッタリング法で２００ｎｍの厚さに形成した。
その後、４回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第２の導電膜をエッチングすることによりパターニングする。ここでは、ＰＡＮ薬液によるウエットエッチングを用いた。これにより図１０及び図１１に示されるように、ソース電極８、ソース配線９、ソース端子１０、及びドレイン電極１１が形成される。その後、図示しないフォトレジストパターンを除去する。
ここで、ソース電極８は、ソース電極コンタクトホール１３を通して下方の半導体チャネル層１５ａに直接接続される。ソース電極８はソース配線９の一部で構成されている。すなわち、Ｙ方向に延びるソース配線９から分岐してＴＦＴの形成領域へ突起した部分がソース電極８を構成する。これにより、複数の半導体チャネル層１５ａは、それぞれが複数のソース配線９と複数のソース電極８を介して電気的に接続される。なお、複数のソース配線９は、ゲート絶縁膜７によって複数のゲート配線３と絶縁された状態で、平面視にて複数のゲート配線３と交差する。
またソース端子１０はソース配線９の端部に配設される。ドレイン電極１１は、ドレイン電極コンタクトホール１４を通して下方の半導体チャネル層１５ａに直接接続される。
次に、基板１の上主面全面に、保護絶縁膜２０７となる第３の絶縁膜を形成した。本実施の形態１では、ＣＶＤ法を用いて、ＳｉＮ膜を１００ｎｍの厚さで形成することで、第３の絶縁膜を形成した。
第３の絶縁膜の形成後、続けて、マトリックス状に配列され、一方向に隣り合うＲ着色層５１，Ｇ着色層６１及びＢ着色層７１を形成する。Ｒ着色層５１，Ｇ着色層６１及びＢ着色層７１の形成としては、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１の順に形成する。
具体的には、基板１の上主面全面に、Ｒ着色層５１の材料である着色材を形成する。本実施の形態１では、カラーレジスト法を用いて赤色の着色材の層を１．５μｍの厚さで形成した。カラーレジスト法は、感光性樹脂に微細化した赤色の顔料を均一に分散させた有色感光材を、スピンコート法を用いて塗布形成するものである。有色感光材としては、ポリビニルアルコール系の光架橋タイプやアクリル樹脂系の光重合タイプを用いることができる。
その後、５回目の写真製版工程で赤色の有色感光材を露光、現像によりパターニングする。これにより図１２及び図１３に示されるように、Ｙ方向に延びるストライプ状のＲ着色層５１が形成されるとともに、Ｙ方向からＸ方向に分岐したチャネル遮光層である突起パターン５１ａが形成される。またＲ着色層５１のドレイン電極１１の上方には画素ドレインコンタクトホール１７Ｒが形成される。
次に、基板１の上主面全面に、Ｇ着色層６１の材料である着色材を形成する。本実施の形態１では、赤色の着色層と同様の材質、及び、カラーレジスト法を用いて緑色の着色層を１．５μｍの厚さで形成した。
その後、６回目の写真製版工程で緑色の有色感光材を露光、現像によりパターニングする。これにより図１４及び図１５に示されるように、Ｙ方向に延びるストライプ状のＧ着色層６１が形成されるとともに、Ｙ方向からＸ方向に分岐したチャネル遮光層である突起パターン６１ａが形成される。またＧ着色層６１のドレイン電極１１の上方には画素ドレインコンタクトホール１７Ｇが形成される。
緑色の表示列をなす各Ｇ着色層６１に対応するＴＦＴ１５の半導体チャネル層１５ａの上方には、Ｒ着色層５１の突起パターン５１ａを下層とし、Ｇ着色層６１の端部を上層とするＲ−Ｇ遮光層２０５０（図２）が形成される。
次に、基板１の上主面全面に、Ｂ着色層７１の材料である着色材を形成する。本実施の形態１では、赤色の着色層と同様の材質、及び、カラーレジスト法を用いて青色の着色層を１．５μｍの厚さで形成した。
その後、７回目の写真製版工程で青色の有色感光材を露光、現像によりパターニングする。これにより図１６及び図１７に示されるように、Ｙ方向に延びるストライプ状のＢ着色層７１が形成されるとともに、Ｙ方向からＸ方向に分岐したチャネル遮光層である突起パターン７１ａが形成される。またＢ着色層７１のドレイン電極１１の上方には画素ドレインコンタクトホール１７Ｂが形成されている。
青色の表示列をなす各Ｂ着色層７１に対応するＴＦＴ１５の半導体チャネル層１５ａの上方には、Ｇ着色層６１の突起パターン６１ａを下層とし、Ｂ着色層７１の端部を上層とするＧ−Ｂ遮光層２０６０（図２）が形成される。
また、赤色の表示列をなす各Ｒ着色層５１に対応するＴＦＴ１５の半導体チャネル層１５ａの上方には、Ｒ着色層５１の端部を下層とし、Ｂ着色層７１の突起パターン７１ａを上層とするＲ−Ｂ遮光層２０７０（図２）が形成される。
次に、８回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとするエッチングを行うことにより、ゲート絶縁膜７、チャネル保護膜１０７及び保護絶縁膜２０７を形成する。ここではＳＦ６にＯ２を加えたガスを用いたドライエッチングを用いた。その後、図示しないフォトレジストパターンを除去する。
ゲート絶縁膜７、チャネル保護膜１０７及び保護絶縁膜２０７が形成されることによって、図１８及び図１９に示されるように、ドレイン電極１１の上方の画素ドレインコンタクトホール１７と、ゲート端子４の上方のゲート端子コンタクトホール１８と、ソース端子１０の上方のソース端子コンタクトホール１９とが形成される。
なお、画素ドレインコンタクトホール１７は、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１の画素ドレインコンタクトホール１７Ｒ，１７Ｇ及び１７Ｂに対応する位置に形成される。画素ドレインコンタクトホール１７は、保護絶縁膜２０７と、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のいずれか１つとを貫通し、ドレイン電極１１を露出する。ゲート端子コンタクトホール１８は、保護絶縁膜２０７、チャネル保護膜１０７及びゲート絶縁膜７を貫通し、ゲート端子４を露出する。ソース端子コンタクトホール１９は、保護絶縁膜２０７を貫通し、ソース端子１０を露出する。
ＳＦ６にＯ２を加えた上述のガスを用いたドライエッチングでは、ゲート絶縁膜７、チャネル保護膜１０７及び保護絶縁膜２０７の材料であるＳｉＮ膜やＳｉＯ膜はエッチングされるが、ゲート端子４、ソース端子１０及びドレイン電極１１の材料である金属や合金からなる第１の導電膜及び第２の導電膜はエッチングされない。このため、それぞれのコンタクトホールの底面に第１の導電膜及び第２の導電膜が露出した時点でエッチングは概ね止まることになる。したがって、１回のドライエッチングで画素ドレインコンタクトホール１７、ゲート端子コンタクトホール１８及びソース端子コンタクトホール１９を同時に形成することができる。
次に、３色の着色層５１〜７１等を含む基板１の上主面全面に第３の導電膜を形成する。本実施の形態１では、第３の導電膜として透光性を有する透明導電膜を用いる。透明導電膜としては、酸化インジウム（Ｉｎ２Ｏ３）と酸化すず（ＳｎＯ２）との混合比が、例えば重量％で９０：１となっているＩＴＯ膜を用いる。ここではスパッタリング法により、水素（Ｈ）を含むガス、例えば、水素（Ｈ２）ガスまたは水蒸気（Ｈ２Ｏ）などをアルゴン（Ａｒ）に混合したガスを用い、厚さ１００ｎｍのＩＴＯ膜を非晶質状態で形成した。
そして、非晶質ＩＴＯ膜である第３の導電膜上全面にフォトレジスト材を塗布し、９回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第３の導電膜をエッチングすることによりパターニングする。第３の導電膜のエッチングには、シュウ酸（ジカルボン酸：Oxalic acid）を含む溶液によるウエットエッチングを用いた。その後、図示しないフォトレジストパターンを除去する。
次に、基板１全体を２００℃に加熱することで、非晶質ＩＴＯ膜が結晶化して多結晶ＩＴＯ膜となり、図２０及び図２１に示すように、画素電極２０、ゲート端子パッド２１及びソース端子パッド２２が形成される。なお、加熱温度は２００℃に限ることはない。例えば、重量％において、酸化インジウム（Ｉｎ２Ｏ３）が８５％以上かつ９５％以下であり、酸化すず（ＳｎＯ２）が５％以上かつ１５％以下であり、両者の合計が１００％となる混合比を有する一般的な非晶質ＩＴＯ膜の場合、１４０℃以上であれば結晶化させることができる。多結晶ＩＴＯ膜にすることで、画素電極２０やゲート端子パッド２１及びソース端子パッド２２の薬液耐性が向上し、この後の液晶表示パネル組み立ての際のプロセスダメージの影響を防止することができる。
以上説明した工程を経て、図１及び図２に示したＴＦＴ基板２００１が完成する。液晶表示パネルの組み立てでは、まず、図１及び図２に示したＴＦＴ基板２００１の上面に配向膜及びスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。次に、別途作製した、対向電極及び配向膜等を備えた対向基板（図示せず）を、上述したスペーサなどを介してＴＦＴ基板２００１と貼り合わせる。
この際、スペーサによって、ＴＦＴ基板２００１と対向基板との間に間隙が形成される。スペーサは、例えば球状シリカ等からなる粉体を一様に散布して形成してもよいが、本実施の形態１では、柱状スペーサ（図示せず）を用いる。柱状スペーサは、例えば有機系の感光樹脂を、スピンコート法を用いて塗布し、写真製版工程を用いて露光、現像することによって形成される。このような形成方法によれば、柱状スペーサの位置及び形状を、所望の位置及び所望の形状にすることができる。また、柱状スペーサの高さ、ひいてはＴＦＴ基板２００１と対向基板の間の距離は、感光樹脂の膜厚で設定することができる。
なお、本実施の形態１では、柱状スペーサは、例えば遮光層２０５０〜２０７０上に形成される。この場合、遮光層２０５０〜２０７０のそれぞれは、柱状スペーサの土台として機能する。このような構成によれば、比較的平坦性が良いＲ−Ｇ遮光層２０５０などを、柱状スペーサの土台として用いることができるので、柱状スペーサの強度が確保でき、柱状スペーサなどを安定的に形成することができる。また、着色積層体である遮光層２０５０〜２０７０のそれぞれは、他の構成要素よりも高いので、柱状スペーサを形成する際の感光樹脂の塗布膜厚を薄くすることができ、その結果として、生産性を高めることが期待できる。
柱状スペーサは、全ての遮光層２０５０〜２０７０上に配設されてもよいが、例えば、マトリックス状に配設されている遮光層２０５０〜２０７０の数個おきに配設されてもよい。一般的に、配光膜を形成した後、例えばラビング処理を行うことで液晶分子をある一定の方向に配向させる工程を行うが、配向膜のうち柱状スペーサ近傍の領域はラビングできない。そこで、柱状スペーサを上記のように数個おきに配設すれば、柱状スペーサ近傍でラビングされない領域を減らすことができるので、高い表示品質を得ることが期待できる。なお、配向処理はラビング処理ではなく、紫外線を照射する方法を用いてもよい。この場合、配向膜のうち柱状スペーサ近傍の領域にも確実に配向処理をすることができる。
上述のように対向基板とＴＦＴ基板２００１とを貼り合わせた後、スペーサによってＴＦＴ基板と対向基板との間に形成された間隙に、液晶を封止することによって、縦電界方式のＴＮモードあるいはＶＡモードの液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板、駆動回路及びバックライトユニット等を配設することによってＬＣＤが完成する。
＜実施の形態１のまとめ＞
以上のように構成された本実施の形態１によれば、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１がいずれも、各々から分離独立していない突起パターン５１ａ，６１ａ，７１ａを有するので、密着力不良による剥離が生じにくい。またＴＦＴ１５の上方には１層の着色層ではなく２層からなる着色積層体が遮光層として配設されている。このため、一の遮光層に含まれる二つの着色層のうち、一方の着色層にパターン欠損が発生したとしても他方の着色層でＴＦＴ１５を覆うことができる。
また本実施の形態１によれば、各遮光層の最下層は、Ｒ着色層５１またはＧ着色層６１であるように構成されている。つまり、ＴＦＴ１５に最も近い着色層が、波長４００ｎｍ以下の紫外光をカットするＲ着色層５１またはＧ着色層６１である。このような構成によれば、ＴＦＴ基板２００１の基板１側から入射され、ＴＦＴ基板２００１内で反射された紫外光を、酸化物半導体に入射される前にＲ着色層５１またはＧ着色層６１カットすることができる。したがって、酸化物半導体をチャネル層に用いたＴＦＴ１５を備える表示装置において、遮光不良の特性劣化に起因する画素表示不良の発生を低減することができる。
また、上記の構成を、同一形状を有する３色の着色層５１〜７１によって実現することができる。このため、各着色層のパターニング用の写真製版マスクを共通化することができるので、製造コストの増大を抑えることができる。
＜実施の形態２＞
＜ＴＦＴ基板の構成＞
本発明の実施の形態２は、上述した実施の形態１のＴＦＴ基板２００１において、３色のカラーフィルタ層の形状を変えたものである。図２２は、本実施の形態２に係るＴＦＴ基板３００１の画素表示領域の一部の平面構成を示す平面図であり、図２３は、図２２におけるＸ−Ｘ’線での断面構成を示す断面図である。なお、以下においては、ＴＦＴ基板３００１は、光透過型のＴＮモードまたはＶＡモードのＬＣＤなどの表示装置に備えられるものとし、実施の形態１と同一の部分については、同一符号を付している。
図２２に示すようにＴＦＴ基板３００１は、実施の形態１と同様に、平面視にて互いに直交で交差する、Ｘ方向に延びる複数のゲート配線３と、Ｙ方向に延びる複数のソース配線９とを備える。そして、ＴＦＴ基板３００１は、実施の形態１と同様に、両配線の交点近傍にマトリックス状に配設されたＴＦＴ１５を備える。
互いに直交する複数のゲート配線３と複数のソース配線９とで囲まれた各領域は、画素領域となる。複数の画素電極２０は、マトリックス状に配設された複数の画素領域にそれぞれ配設されることにより、複数の画素領域と同様にマトリックス状に配設される。
各ＴＦＴ１５は、対応するゲート配線３及びソース配線９と電気的に接続されるだけでなく、対応する画素電極２０と電気的に接続されている。なお、ＴＦＴ１５は、ゲート配線３の一部であるゲート電極の上方に配設されているので、ＴＦＴ１５の下部への光の入射は、ゲート電極によって抑制されている。また、複数のＴＦＴ１５は、複数の画素電極２０と平面視で互いに重ならないように配設されている。
図２２及び図２３に示すようにＴＦＴ基板３００１は、複数の画素電極２０のうちの一方向に隣り合う２以上の画素電極２０とそれぞれ平面視で重なるＲ着色層５１、Ｇ着色層６１、及び、Ｂ着色層７１を備える。なお、図２２では、図面の煩雑化を避けるために、図２２の左右両端の画素における着色層の一部の図示を省略している。
Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のそれぞれは、上記マトリックスの列方向であるＹ方向に延設されており、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１は、上記マトリックスの行方向であるＸ方向に周期的に配列されている。これにより、複数のＲ着色層５１、複数のＧ着色層６１及び複数のＢ着色層７１が、ストライプ状に配列されている。
ここで、本実施の形態２では、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のそれぞれが有する端部のいずれもが、平面視で互いに重なっている。
図２４は、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１の形状を示す平面図である。図２４に示すように、Ｒ着色層５１は、Ｙ方向からＸ方向に分岐して突出する部分突起パターン５１ｃと、部分突起パターン５１ｃからさらにＸ方向に突出する部分突起パターン５１ｄとを含む突起パターンを、Ｒ着色層５１の上記端部として有している。本実施の形態２では、Ｇ着色層６１及びＢ着色層７１のそれぞれの形状はＲ着色層５１の形状と同じである。このため、Ｇ着色層６１も同様に、Ｇ着色層６１の上記端部として、部分突起パターン５１ｃ，５１ｄと同様の部分突起パターン６１ｃ，６１ｄを有しており、Ｂ着色層７１も同様に、Ｂ着色層７１の上記端部として、部分突起パターン５１ｃ，５１ｄと同様の部分突起パターン７１ｃ，７１ｄを有している。
図２２及び図２３に示すように、着色積層体であるＲ−Ｇ−Ｂ遮光層３０５０は、下層のＲ着色層５１の部分突起パターン５１ｄと、当該Ｒ着色層５１に対してＸ方向に位置する中層のＧ着色層６１の部分突起パターン６１ｃと、当該Ｇ着色層６１に対してＸ方向に位置する上層のＢ着色層７１の端部とを含んでいる。そして、Ｒ−Ｇ−Ｂ遮光層３０５０は、Ｂ着色層７１と平面視にて重なる画素電極２０と電気的に接続されているＴＦＴ１５のチャネル層の上部を覆うように配設されている。
同様に、着色積層体であるＲ−Ｇ−Ｂ遮光層３０６０は、中層のＧ着色層６１の部分突起パターン６１ｄと、当該Ｇ着色層６１に対してＸ方向に位置する上層のＢ着色層７１の部分突起パターン７１ｃと、当該Ｂ着色層７１に対してＸ方向に位置する下層のＲ着色層５１の端部とを含んでいる。そして、Ｒ−Ｇ−Ｂ遮光層３０６０は、Ｒ着色層５１と平面視にて重なる画素電極２０と電気的に接続されているＴＦＴ１５のチャネル層の上部を覆うように配設されている。
同様に、着色積層体であるＲ−Ｇ−Ｂ遮光層３０７０は、上層のＢ着色層７１の部分突起パターン７１ｄと、当該Ｂ着色層７１に対してＸ方向に位置する下層のＲ着色層５１の部分突起パターン５１ｃと、当該Ｒ着色層５１に対してＸ方向に位置する中層のＧ着色層６１の端部とを含んでいる。そして、Ｒ−Ｇ−Ｂ遮光層３０７０は、Ｇ着色層６１と平面視にて重なる画素電極２０と電気的に接続されているＴＦＴ１５のチャネル層の上部を覆うように配設されている。
なお、本実施の形態２に係る液晶表示パネルの組み立て及び製造方法は、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のパターン形状を、実施の形態１の図３のパターン形状から図２４のパターン形状に変更したものであり、基本的に実施の形態１で説明したものと同様である。このため、これらの説明は省略する。
＜実施の形態２のまとめ＞
以上のように構成された本実施の形態２によれば、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１がいずれも、各々から分離独立していない部分突起パターンを有するので、密着力不良による剥離が生じにくい。またＴＦＴ１５の上方には１層の着色層ではなく３層からなる着色積層体が遮光層として配設されている。このため、一の遮光層に含まれる三つの着色層のうち、一の着色層にパターン欠損が発生したとしても残りの着色層でＴＦＴ１５を覆うことができる。また、遮光層３０５０〜３０７０の高さを、実施の形態１に係る遮光層２０５０〜２０７０の高さよりも高くすることができるので、柱状スペーサを形成する際の感光樹脂の塗布膜厚をより薄くすることができ、その結果として、生産性をより高めることができる。
また本実施の形態２によれば、各遮光層の最下層は、波長４００ｎｍ以下の紫外光をカットするＲ着色層５１であり、各遮光層の中層は、同様に紫外光をカットするＧ着色層６１であり、各遮光層の上層は、Ｂ着色層７１であるように構成されている。このように遮光層が３層の着色層５１〜７１から構成されているので、酸化物半導体をチャネル層に用いたＴＦＴ１５を備える表示装置において、遮光不良の特性劣化に起因する画素表示不良の発生を低減することができる。
また、上記の構成を、同一形状を有する３色の着色層５１〜７１によって実現することができる。このため、各着色層のパターニング用の写真製版マスクを共通化することができるので、製造コストの増大を抑えることができる。
＜実施の形態３＞
＜ＴＦＴ基板の構成＞
本発明の実施の形態３は、図１及び図２に示す実施の形態１のＴＦＴ基板２００１に、新たに第４の絶縁膜として平坦化絶縁膜を備える点が異なる。なお、この平坦化絶縁膜は、３色の着色層５１〜７１上に配設され、平坦化された上面を有する樹脂絶縁層である。
＜製造方法＞
以下、図４〜図１７に加え、図２５〜図２８を用いて本実施の形態３のＴＦＴ基板４００１の製造方法について説明する。なお、図４〜図１７は、実施の形態１の製造方法と共通している。図４、図６、図８、図１０、図１２、図１４、図１６、図２５及び図２７は、本実施の形態３のＴＦＴ基板の製造方法を示す平面工程図であり、図５、図７、図９、図１１、図１３、図１５、図１７、図２６及び図２８は、それぞれ平面工程図のＸ−Ｘ’線、Ｙ−Ｙ’線及びＺ−Ｚ’線での断面構成を示す断面工程図である。また図面において、実施の形態１と同一の部分については、同一符号を付している。
ここで、図４〜図１７の工程では、実施の形態１で説明した図４〜図１７の工程と同じであるから、図１６及び図１７の工程よりも後の工程について以下説明する。
３色の着色層５１〜７１を形成した後（図１６及び図１７）、これらを含む基板１の上主面全面に平坦化絶縁膜３０７の材料となる第４の絶縁膜を形成する。
ここでは、第４の絶縁膜として、有機樹脂材料で樹脂系絶縁膜を形成した。このような第４の絶縁膜の形成としては、例えば、感光性を持ったアクリル系の有機樹脂材料をスピンコート法で２．０〜３．０μｍの厚さとなるように基板１上に塗布する。このとき、塗布された有機樹脂膜の表面ができるだけ平坦化されるように、アクリル系の有機樹脂材料の粘度（viscosity）を調整して適正化することが好ましい。
次に、８回目の写真製版工程で有機樹脂膜を露光、現像によりパターニングすることにより図２５及び図２６に示されるように、３色の着色層５１〜７１上に配設され、平坦化された上面を有する層間絶縁膜である平坦化絶縁膜３０７が形成される。その後、当該平坦化絶縁膜３０７をマスクとするエッチングを行うことにより、ゲート絶縁膜７、チャネル保護膜１０７及び保護絶縁膜２０７を形成する。ここではＳＦ６にＯ２を加えたガスを用いたドライエッチングを用いた。これにより図２５及び図２６に示されるように、ドレイン電極１１の上方の画素ドレインコンタクトホール１７と、ゲート端子４の上方のゲート端子コンタクトホール１８と、ソース端子１０の上方のソース端子コンタクトホール１９とが形成される。その後、図示しないフォトレジストパターンを除去する。
なお、画素ドレインコンタクトホール１７は、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１の画素ドレインコンタクトホール１７Ｒ，１７Ｇ及び１７Ｂに対応する位置に形成される。画素ドレインコンタクトホール１７は、保護絶縁膜２０７と、平坦化絶縁膜３０７と、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のいずれか１つとを貫通し、ドレイン電極１１を露出する。ゲート端子コンタクトホール１８は、平坦化絶縁膜３０７、保護絶縁膜２０７、チャネル保護膜１０７及びゲート絶縁膜７を貫通し、ゲート端子４を露出する。ソース端子コンタクトホール１９は、平坦化絶縁膜３０７及び保護絶縁膜２０７を貫通し、ソース端子１０を露出する。
ＳＦ６にＯ２を加えた上述のガスを用いたドライエッチングでは、ゲート絶縁膜７、チャネル保護膜１０７及び保護絶縁膜２０７の材料であるＳｉＮ膜やＳｉＯ膜はエッチングされるが、ゲート端子４、ソース端子１０及びドレイン電極１１の材料である金属や合金からなる第１の導電膜及び第２の導電膜はエッチングされない。このため、それぞれのコンタクトホールの底面に第１の導電膜及び第２の導電膜が露出した時点でエッチングは概ね止まることになる。したがって、１回のドライエッチングで画素ドレインコンタクトホール１７、ゲート端子コンタクトホール１８及びソース端子コンタクトホール１９を同時に形成することができる。
次に、平坦化絶縁膜３０７が形成された基板１の上主面全面に第３の導電膜を形成する。本実施の形態３では、第３の導電膜として透光性を有する透明導電膜を用いる。透明導電膜としては、Ｉｎ２Ｏ３とＳｎＯ２との混合比が、例えば重量％で９０：１となっているＩＴＯ膜を用いる。ここではスパッタリング法により、Ｈを含むガス、例えば、Ｈ２ガスまたはＨ２ＯなどをアルゴンＡｒに混合したガスを用い、厚さ１００ｎｍのＩＴＯ膜を非晶質状態で形成した。
そして、非晶質ＩＴＯ膜である第３の導電膜上全面にフォトレジスト材を塗布し、９回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第３の導電膜をエッチングすることによりパターニングする。第３の導電膜のエッチングには、シュウ酸を含む溶液によるウエットエッチングを用いた。その後、図示しないフォトレジストパターンを除去する。
次に、基板１全体を２００℃に加熱することで、非晶質ＩＴＯ膜が結晶化して多結晶ＩＴＯ膜となり、図２７及び図２８に示すように、平坦化絶縁膜３０７の平坦化された上面上に配設された、画素電極２０、ゲート端子パッド２１及びソース端子パッド２２が形成される。画素電極２０、ゲート端子パッド２１及びソース端子パッド２２は、それぞれドレイン電極１１、ゲート端子４及びソース端子１０と直接接続される。なお、上述の加熱温度は２００℃に限ることはなく、例えば、上述した一般的な非晶質ＩＴＯ膜の場合、１４０℃以上であれば結晶化させることができる。多結晶ＩＴＯ膜にすることで、画素電極２０やゲート端子パッド２１及びソース端子パッド２２の薬液耐性が向上し、この後の液晶表示パネル組み立ての際のプロセスダメージの影響を防止することができる。
以上説明した工程を経て本実施の形態３に係るＴＦＴ基板４００１が完成する。なお、本実施の形態３に係る液晶表示パネルの組み立ては、基本的に実施の形態１で説明したものと同様であるため、この説明は省略する。
＜実施の形態３のまとめ＞
以上のように構成された本実施の形態３によれば、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１がいずれも、各々から分離独立していない突起パターンを有するので、密着力不良による剥離が生じにくい。またＴＦＴ１５の上方には１層の着色層ではなく２層からなる着色積層体が遮光層として配設されている。このため、一の遮光層に含まれる二つの着色層のうち、一方の着色層にパターン欠損が発生したとしても他方の着色層でＴＦＴ１５を覆うことができる。
また本実施の形態３によれば、各遮光層の最下層は、実施の形態１と同様にＲ着色層５１またはＧ着色層６１であるように構成されている。これにより、実施の形態１と同様に遮光不良の特性劣化に起因する画素表示不良の発生を低減することができる。
また、上記の構成を、同一形状を有する３色の着色層５１〜７１によって実現することができる。このため、各着色層のパターニング用の写真製版マスクを共通化することができるので、製造コストの増大を抑えることができる。
また本実施の形態３では、画素電極２０を概ね平坦な表面上に配設するので、液晶配向の乱れが少なく、高コントラストで高い表示品質を有するＬＣＤを得ることができる。
なお、本実施の形態３においても、３色の着色層５１〜７１のパターンを、実施の形態２の図２４に示す３色の着色層５１〜７１のパターンに変更して製造することができる。
この場合には、実施の形態２と同様に、一の遮光層に含まれる三つの着色層のうち、一の着色層にパターン欠損が発生したとしても残りの着色層でＴＦＴ１５を覆うことができる。これにより、酸化物半導体をチャネル層に用いたＴＦＴ１５を備える表示装置において、遮光不良の特性劣化に起因する画素表示不良の発生を低減することができる。また実施の形態２と同様に、遮光層３０５０〜３０７０の高さを比較的高くすることができるので、柱状スペーサを形成する際の感光樹脂の塗布膜厚をより薄くすることができ、その結果として、生産性をより高めることができる。
＜実施の形態４＞
以上の実施の形態１〜３においては、本発明を縦電界型の光透過型のＴＮモードもしくはＶＡモードの液晶表示装置に使用されるＴＦＴ基板に適用した例を説明した。これに対し、以下の実施の形態４では、本発明を、横電界型の光透過型のＦＦＳ（Fringe Field Switching）モードの液晶表示装置に使用されるＴＦＴ基板に適用した例を説明する。
＜ＴＦＴ基板の構成＞
本実施の形態４のＦＦＳモードのＴＦＴ基板は、例えば本実施の形態３で示したＴＦＴ基板に、さらに第５の絶縁膜である層間絶縁膜と、当該層間絶縁膜上にスリット状の開口部を有する対向電極とが追加された基板である。
図２９〜図３１を参照して、本実施の形態４のＴＦＴ基板５００１の構成及び製造方法について説明する。なお、図１、図２及び図２７、図２８を用いて説明した実施の形態３におけるＴＦＴ基板４００１と同一の構成については同一の符号を付し、製造方法等も含めて重複する説明は省略する。
図２９及び図３０は、本実施の形態４に係るＴＦＴ基板５００１の画素表示領域の一部の平面構成を示す平面図であり、図３１は、図２９及び図３０におけるＸ−Ｘ’線、Ｙ−Ｙ’線及びＺ−Ｚ’線での断面構成を示す断面図である。なお、図２９は、対向電極２８の構成を示す平面図であり、図３０は、ＴＦＴ基板５００１のうち図２９の対向電極２８以外の構成を主に示す平面図である。また、図２９〜図３１は、概ねＲ着色層５１の構成を示している。
図３１に示すように、ＴＦＴ基板５００１では、図２８に示す実施の形態３のＴＦＴ基板４００１の平坦化絶縁膜３０７及び画素電極２０等を含む基板１の上主面全面に、層間絶縁膜４０７の材料となる第５の絶縁膜が形成される。本実施の形態４では、第５の絶縁膜として、ＣＶＤ法を用いて、２００ｎｍの厚さを有するＳｉＮ膜を形成した。
その後、１０回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、第５の絶縁膜をエッチングすることによりパターニングする。ここではＳＦ６にＯ２を加えたガスを用いたドライエッチングを用いた。これにより図３０及び図３１に示されるように、共通電極５の上方に共通電極コンタクトホール２５が形成され、ゲート端子４の上方にゲート端子コンタクトホール２６が形成され、ソース端子１０の上方にソース端子コンタクトホール２７が形成される。つまり、層間絶縁膜４０７が形成される。その後、図示しないフォトレジストパターンを除去する。
共通電極コンタクトホール２５は、層間絶縁膜４０７と、平坦化絶縁膜３０７と、Ｒ着色層５１、Ｇ着色層６１及びＢ着色層７１のいずれか１つと、保護絶縁膜２０７と、チャネル保護膜１０７と、ゲート絶縁膜７とを貫通し、共通電極５を露出する。なお図３０に示すように、共通電極５は、Ｘ方向に延びる共通電極配線６と連続して形成されている。すなわち、共通電極配線６の一部の領域が共通電極５として機能する。
ゲート端子コンタクトホール２６は、実施の形態３において説明したゲート端子コンタクトホール１８とほぼ同位置に配設され、層間絶縁膜４０７を貫通し、ゲート端子パッド２１を露出する。
ソース端子コンタクトホール２７は、実施の形態３において説明したソース端子コンタクトホール１９とほぼ同位置に配設され、層間絶縁膜４０７を貫通し、ソース端子パッド２２を露出する。
層間絶縁膜４０７の上には、画素電極２０に面対向するように、第４の導電膜からなる対向電極２８が配設されている。この対向電極２８は、画素電極２０上方に設けられた複数のスリット状の開口部ＳＬを有する。また、対向電極２８は、共通電極コンタクトホール２５を通して下層の共通電極５と直接接続されている。これにより、共通電極５から対向電極２８に一定の共通電位が供給される。画素電極２０と対向電極２８との間に電圧が印加されると、スリット状の開口部ＳＬにより、対向電極２８の上方において基板１の主面に対して概ね水平方向の電界を発生させることができる。なお、本実施の形態４では、対向電極２８にスリット状の開口部ＳＬが形成された構成としたが、対向電極２８に複数のスリットの一端同士が繋がったいわゆる櫛歯状の開口部が形成された構成であってもよい。
Ｙ−Ｙ’近傍のゲート端子４側においては、対向電極２８と同様に第４の導電膜からなる第２のゲート端子パッド２９が、ゲート端子コンタクトホール２６を通して下層のゲート端子パッド２１と直接接続されるように配設されている。
また、Ｚ−Ｚ’近傍のソース端子１０側においては、対向電極２８と同様に第４の導電膜からなる第２のソース端子パッド３０が、ソース端子コンタクトホール２７を通して下層のソース端子パッド２２と直接接続されるように配設されている。
本実施の形態４では、第４の導電膜として透光性を有する透明導電膜を用いる。透明導電膜としては、Ｉｎ２Ｏ３とＳｎＯ２との混合比が、例えば重量％で９０：１となっているＩＴＯ膜を用いる。ここではスパッタリング法により、Ｈを含むガス、例えば、Ｈ２ガスまたはＨ２ＯなどをアルゴンＡｒに混合したガスを用い、厚さ１００ｎｍのＩＴＯ膜を非晶質状態で形成した。
そして、非晶質ＩＴＯ膜である第４の導電膜上全面にフォトレジスト材を塗布し、１１回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第４の導電膜をエッチングすることによりパターニングする。第４の導電膜のエッチングには、シュウ酸を含む溶液によるウエットエッチングを用いた。その後、図示しないフォトレジストパターンを除去する。
次に、基板１全体を２００℃に加熱することで、非晶質ＩＴＯ膜が結晶化して多結晶ＩＴＯ膜となり、図２９及び図３１に示すように、対向電極２８、第２のゲート端子パッド２９及び第２のソース端子パッド３０が形成される。なお、加熱温度は２００℃に限ることはなく、例えば、上述した一般的な非晶質ＩＴＯ膜の場合、１４０℃以上であれば結晶化させることができる。多結晶ＩＴＯ膜にすることで、対向電極２８、第２のゲート端子パッド２９及び第２のソース端子パッド３０の薬液耐性が向上し、この後の液晶表示パネル組み立ての際のプロセスダメージの影響を防止することができる。
以上説明した工程を経て、ＦＦＳモードに対応した、図２９〜図３１に示した本実施の形態４に係るＴＦＴ基板５００１が完成する。液晶表示パネルの組み立ては、上述したように、まず、ＴＦＴ基板５００１の表面に配向膜、スペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。遮光層は、スペーサの土台として機能する。
次に、別途作製した、対向電極及び配向膜等を備えた対向基板（図示せず）を、スペーサなどを介してＴＦＴ基板５００１と貼り合わせる。この際、スペーサによってＴＦＴ基板５００１と対向基板との間に形成された間隙に、液晶を封止することによって、水平電界方式のＦＦＳモードの液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板、駆動回路及びバックライトユニット等を配設することによってＬＣＤが完成する。
なお、以上の本実施の形態４では、実施の形態１及び３に係るＴＮモードのＴＦＴ基板をベースにして、ＦＦＳモードのＴＦＴ基板を実現する構成について説明したが、実施の形態２及び３に係るＴＮモードのＴＦＴ基板をベースにして、ＦＦＳモードのＴＦＴ基板を実現することもできる。以上のような構成とすることによって、ＦＦＳモードのＴＦＴ基板においても、実施の形態１〜３で説明したような効果を得ることができる。
＜変形例＞
上述した実施の形態１〜４においては、液晶を駆動するための走査信号及び表示信号を供給する駆動回路が、ＴＦＴ基板に外付けされる構成を想定していた。これに対して、高い移動度を有する酸化物半導体をチャネル層に用いるＴＦＴ基板においては、以下で説明するように、画素ＴＦＴと同様のＴＦＴを含み、画素ＴＦＴを駆動する駆動回路が、ＴＦＴ基板のうちの画素表示領域の周辺部上に配設されてもよい。つまり、駆動回路内蔵型ＴＦＴ基板であってもよい。このような構成によれば、画素ＴＦＴと、ＴＦＴを含む駆動回路とを並行して形成することが可能となる。
＜ＴＦＴ基板の構成＞
図３２は、駆動回路内蔵型ＴＦＴ基板である本変形例に係るＴＦＴ基板６００１の構成の概略を説明する平面図である。図３２に示すように、ＴＦＴ基板６００１の上主面は、複数の画素がマトリックス状に配列された画素表示領域である表示領域４０と、表示領域４０と隣接する額縁領域５０とに大きく分けられる。なお、図３２には、アライメントマーク８９も図示されている。
ＴＦＴ基板６００１の表示領域４０には、実施の形態１〜４で説明した複数のゲート配線３、ゲート絶縁膜７、複数のソース配線９、ＴＦＴ１５、画素電極２０及び３色の着色層５１〜７１が配設されている。なお、以下の説明では、表示領域４０にて画素ごとに設けられたＴＦＴ１５を、画素ＴＦＴ１５と記すこともある。図３２では、図面の煩雑化を避けるために、１つの画素の画素ＴＦＴ１５及び画素電極２０を模式的に図示している。
額縁領域５０には、ゲート配線３に駆動電圧を与える走査信号駆動回路８０と、ソース配線９に駆動電圧を与える表示信号駆動回路８２とが配設されている。本変形例では、走査信号駆動回路８０と表示信号駆動回路８２との両方を額縁領域５０に配設したが、どちらか一方だけを額縁領域５０に配設する構成であってもよい。
以下、走査信号駆動回路８０及び表示信号駆動回路８２の動作について簡単に説明する。走査信号駆動回路８０は、ゲート配線３を順に選択し、選択したゲート配線３にゲートオン電圧を印加する。これにより、選択したゲート配線３に接続されている各画素ＴＦＴ１５が一律にオン状態になる。表示信号駆動回路８２は、オン状態の各画素ＴＦＴ１５に対して、ソース配線９を介して一律に表示信号の電流を流す。これにより、オン状態の各画素ＴＦＴ１５と接続された各画素電極２０に電荷が蓄積される。表示信号駆動回路８２は、画素電極２０に供給する電流、換言すれば電荷を、各画素の階調レベルに応じて制御する。このように、走査信号駆動回路８０及び表示信号駆動回路８２は、複数の画素ＴＦＴ１５を駆動することが可能となっている。
さて、本変形例では、走査信号駆動回路８０は、基板１上に複数の画素ＴＦＴ１５と離間して配設された第２薄膜トランジスタである駆動回路用ＴＦＴ８４を、構成要素として含んでいる。なお、図３２では、図面の煩雑化を避けるために、１つの駆動回路用ＴＦＴ８４を模式的に図示している。また、図示しないが、表示信号駆動回路８２も同様に駆動回路用ＴＦＴ８４を含んでいる。
駆動回路用ＴＦＴ８４は、画素ＴＦＴ１５を形成する工程を用いて、画素ＴＦＴ１５と並行して画素ＴＦＴ１５と同様に形成される。このため、駆動回路用ＴＦＴ８４は、画素ＴＦＴ１５と同様に、チャネル層として酸化物半導体層を有している。
本変形例に係るＴＦＴ基板６００１は、３色の着色層５１〜７１と離間して配設され、３色の着色層５１，６１，７１と同じ複数色を有する別の３色の着色層５２，６２，７２を備える。この別の３色の着色層５２〜７２は、３色の着色層５１〜７１を形成する工程を用いて、３色の着色層５１〜７１と並行して３色の着色層５１〜７１と同様に形成される。
そして、遮光層８８が、別の３色の着色層５１〜７１のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む別の着色積層体として構成されており、駆動回路用ＴＦＴ８４のチャネル層を覆っている。なお、図３２には、Ｒ−Ｇ−Ｂ遮光層８８として、３色の着色層５１〜７１の全ての端部を含む別の着色積層体が示されているが、３色の着色層５１〜７１のうちの２色の着色層の端部を含む別の着色積層体であってもよい。
以上の構成によれば、走査信号駆動回路８０及び表示信号駆動回路８２などの駆動回路上に、新たに遮光層を形成する工程を追加しなくても、駆動回路用ＴＦＴ８４についても、画素ＴＦＴ１５と同様の効果を得ることができる。このため、低コストで、光劣化による特性変動のない安定した動作を有する駆動回路をＴＦＴ基板６００１に備えることができる。
＜その他の変形例＞
上述した実施の形態１〜４においては、半導体チャネル層１５ａの上に、第２の絶縁膜からなるチャネル保護膜１０７を形成した薄膜トランジスタを示した。しかしこれに限ったものではなく、チャネル保護膜１０７を形成せずに、半導体チャネル層１５ａの上に第２の導電膜からなるソース電極８、ドレイン電極１１等を直接形成するようにしてもよい。この場合は、チャネル保護膜１０７を形成する工程を省略することができるので、生産効率を向上させることができる。
また、上述した実施の形態では、カラーレジスト法を用いて３色の着色層５１〜７１を形成したが、これに限ったものではない。例えば、複数色の有色フィルムを貼付させ、それを露光及び現像することによって３色の着色層５１〜７１を形成してもよい。実施の形態１〜４のようにスピンコート法の塗布を用いて３色の着色層５１〜７１を形成した場合には、互いに重なり合った３色の着色層５１〜７１の膜厚が、形成中に多少低減することがある。これに対して、有色フィルムを用いた３色の着色層５１〜７１の形成では、３色の着色層５１〜７１の膜厚が低減することなく、有色フィルムの膜厚を維持することができる。このため有色フィルムを用いた形成方法によれば、より確実な遮光効果を得ることができるとともに、３色の着色層５１〜７１を、柱状スペーサを形成するときの土台として有効に利用することができる。
また、上述した実施の形態では、３色の着色層５１〜７１を、赤色、緑色及び青色の３原色の組合せで構成したが、これに限らず、黄色、マゼンタ、シアン及び緑色等の補色フィルタを組み合わせて構成してもよい。補色フィルタを組み合せた構成であっても、ＴＦＴ１５に最も近い着色層を、紫外光（波長４００ｎｍ以下）をカットする着色層とし、その上に複数の着色層を積層して遮光層を構成すれば、上述と同様の効果を有効に得ることができる。
なお、本発明は、その発明の範囲内において、各本実施の形態及び各変形例を自由に組み合わせたり、各本実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
１ 基板、３ ゲート配線、７ ゲート絶縁膜、９ ソース配線、１５ ＴＦＴ、１５ａ 半導体チャネル層、２０ 画素電極、５１，５２ Ｒ着色層、６１，６２ Ｇ着色層、７１，７２ Ｂ着色層、５１ａ，６１ａ，７１ａ 突起パターン、５１ｃ，５１ｄ，６１ｃ，６１ｄ，７１ｃ，７１ｄ 部分突起パターン、８０ 走査信号駆動回路、８２ 表示信号駆動回路、８４ 駆動回路用ＴＦＴ、３０７ 平坦化絶縁膜、２００１，３００１，４００１，５００１，６００１ ＴＦＴ基板、２０５０ Ｒ−Ｇ遮光層、２０６０ Ｇ−Ｂ遮光層、２０７０ Ｒ−Ｂ遮光層、８８，３０５０，３０６０，３０７０ Ｒ−Ｇ−Ｂ遮光層。

Claims (9)

  1. 基板上に配設された複数のゲート配線と、
    前記複数のゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜によって前記複数のゲート配線と絶縁された状態で、平面視にて前記複数のゲート配線と交差する複数のソース配線と、
    前記複数のゲート配線と前記複数のソース配線とが交差する複数の交差点にそれぞれ対応させてマトリックス状に配設され、それぞれがチャネル層として酸化物半導体層を有する複数の第１薄膜トランジスタと、
    マトリックス状に配設され、前記複数の第１薄膜トランジスタとそれぞれ電気的に接続された複数の画素電極と、
    前記複数の画素電極のうちの一方向に隣り合う２以上の画素電極とそれぞれ平面視で重なる複数色の着色層と
    を備え、
    前記複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む着色積層体が、前記第１薄膜トランジスタの前記チャネル層の上部を覆い、
    前記複数色の着色層は、赤色着色層、緑色着色層、及び、青色着色層であり、
    前記着色積層体の最下層は、前記赤色着色層または前記緑色着色層であり、
    前記着色積層体に含まれる前記端部は、
    前記複数色の着色層のうちの３色の着色層のそれぞれが有する端部であっていずれもが平面視で重なる端部であり、
    前記複数色の着色層は前記一方向に周期的に配設され、
    前記３色の着色層は、
    第１着色層と、前記第１着色層に対して前記一方向に位置する第２着色層と、前記第２着色層に対して前記一方向に位置する第３着色層とを含み、
    前記第１着色層は、前記第１着色層の前記端部として用いられ、前記一方向に突出する第１突起パターンを有し、
    前記第２着色層は、前記第２着色層の前記端部として用いられ、前記一方向に突出する第２突起パターンを有し、
    前記第２突起パターンは、
    第１部分と、
    平面視において前記第１部分よりも太い第２部分と
    を含み、
    前記第１着色層の前記第１突起パターンの一部と、前記第２着色層の前記第２突起パターンの前記第２部分と、前記第３着色層の前記端部とが平面視において重なる、薄膜トランジスタ基板。
  2. 基板上に配設された複数のゲート配線と、
    前記複数のゲート配線を覆うゲート絶縁膜と、
    前記ゲート絶縁膜によって前記複数のゲート配線と絶縁された状態で、平面視にて前記複数のゲート配線と交差する複数のソース配線と、
    前記複数のゲート配線と前記複数のソース配線とが交差する複数の交差点にそれぞれ対応させてマトリックス状に配設され、それぞれがチャネル層として酸化物半導体層を有する複数の第１薄膜トランジスタと、
    マトリックス状に配設され、前記複数の第１薄膜トランジスタとそれぞれ電気的に接続された複数の画素電極と、
    前記複数の画素電極のうちの一方向に隣り合う２以上の画素電極とそれぞれ平面視で重なる複数色の着色層と
    を備え、
    前記複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む着色積層体が、前記第１薄膜トランジスタの前記チャネル層の上部を覆い、
    前記着色積層体の最下層は、波長４００ｎｍ以下の光をカットする着色層であり、
    前記着色積層体に含まれる前記端部は、
    前記複数色の着色層のうちの３色の着色層のそれぞれが有する端部であっていずれもが平面視で重なる端部であり、
    前記複数色の着色層は前記一方向に周期的に配設され、
    前記３色の着色層は、
    第１着色層と、前記第１着色層に対して前記一方向に位置する第２着色層と、前記第２着色層に対して前記一方向に位置する第３着色層とを含み、
    前記第１着色層は、前記第１着色層の前記端部として用いられ、前記一方向に突出する第１突起パターンを有し、
    前記第２着色層は、前記第２着色層の前記端部として用いられ、前記一方向に突出する第２突起パターンを有し、
    前記第２突起パターンは、
    第１部分と、
    平面視において前記第１部分よりも太い第２部分と
    を含み、
    前記第１着色層の前記第１突起パターンの一部と、前記第２着色層の前記第２突起パターンの前記第２部分と、前記第３着色層の前記端部とが平面視において重なる、薄膜トランジスタ基板。
  3. 請求項１または請求項２に記載の薄膜トランジスタ基板であって、
    前記着色積層体は、
    前記薄膜トランジスタ基板と対向基板とを離間する柱状スペーサの土台として機能する、薄膜トランジスタ基板。
  4. 請求項１から請求項３のうちのいずれか１項に記載の薄膜トランジスタ基板であって、
    前記複数色の着色層上に配設され、平坦化された上面を有する樹脂絶縁層をさらに備え、
    前記画素電極は前記樹脂絶縁層の前記上面上に配設されている、薄膜トランジスタ基板。
  5. 請求項１から請求項４のうちのいずれか１項に記載の薄膜トランジスタ基板であって、
    前記基板上に前記複数の第１薄膜トランジスタと離間して配設された第２薄膜トランジスタを含み、前記複数の第１薄膜トランジスタを駆動する駆動回路と、
    前記複数色の着色層と離間して配設され、前記複数色の着色層と同じ複数色を有する別の複数色の着色層と
    をさらに備え、
    前記駆動回路の前記第２薄膜トランジスタは、チャネル層として酸化物半導体層を有し、
    前記別の複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む別の着色積層体が、前記第２薄膜トランジスタの前記チャネル層を覆う、薄膜トランジスタ基板。
  6. 請求項１から請求項５のうちのいずれか１項に記載の薄膜トランジスタ基板を備える、表示装置。
  7. 複数のゲート配線を基板上に形成する工程と、
    前記複数のゲート配線を覆うゲート絶縁膜を形成する工程と、
    前記複数のゲート配線の一部である複数のゲート電極と平面視にて重なるように、それぞれが複数の第１薄膜トランジスタのチャネル層となる複数の酸化物半導体層を前記ゲート絶縁膜上に形成する工程と、
    前記ゲート絶縁膜によって前記複数のゲート配線と絶縁された状態で平面視にて前記複数のゲート配線と交差し、前記複数の酸化物半導体層と複数のソース電極を介して電気的に接続された複数のソース配線を形成する工程と、
    マトリックス状に配列され、一方向に隣り合う複数色の着色層を形成する工程と、
    前記複数色の着色層とそれぞれ平面視で重なり、前記複数の第１薄膜トランジスタとそれぞれ電気的に接続された複数の画素電極を形成する工程と、
    を備え、
    前記複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む着色積層体が、前記第１薄膜トランジスタの前記チャネル層の上部を覆い、
    前記複数色の着色層は、赤色着色層、緑色着色層、及び、青色着色層であり、
    前記着色積層体の最下層は、前記赤色着色層または前記緑色着色層であり、
    前記着色積層体に含まれる前記端部は、
    前記複数色の着色層のうちの３色の着色層のそれぞれが有する端部であっていずれもが平面視で重なる端部であり、
    前記複数色の着色層は前記一方向に周期的に配設され、
    前記３色の着色層は、
    第１着色層と、前記第１着色層に対して前記一方向に位置する第２着色層と、前記第２着色層に対して前記一方向に位置する第３着色層とを含み、
    前記第１着色層は、前記第１着色層の前記端部として用いられ、前記一方向に突出する第１突起パターンを有し、
    前記第２着色層は、前記第２着色層の前記端部として用いられ、前記一方向に突出する第２突起パターンを有し、
    前記第２突起パターンは、
    第１部分と、
    平面視において前記第１部分よりも太い第２部分と
    を含み、
    前記第１着色層の前記第１突起パターンの一部と、前記第２着色層の前記第２突起パターンの前記第２部分と、前記第３着色層の前記端部とが平面視において重なる、薄膜トランジスタ基板の製造方法。
  8. 複数のゲート配線を基板上に形成する工程と、
    前記複数のゲート配線を覆うゲート絶縁膜を形成する工程と、
    前記複数のゲート配線の一部である複数のゲート電極と平面視にて重なるように、それぞれが複数の第１薄膜トランジスタのチャネル層となる複数の酸化物半導体層を前記ゲート絶縁膜上に形成する工程と、
    前記ゲート絶縁膜によって前記複数のゲート配線と絶縁された状態で平面視にて前記複数のゲート配線と交差し、前記複数の酸化物半導体層と複数のソース電極を介して電気的に接続された複数のソース配線を形成する工程と、
    マトリックス状に配列され、一方向に隣り合う複数色の着色層を形成する工程と、
    前記複数色の着色層とそれぞれ平面視で重なり、前記複数の第１薄膜トランジスタとそれぞれ電気的に接続された複数の画素電極を形成する工程と、
    を備え、
    前記複数色の着色層のうちの少なくとも２色の着色層のそれぞれが有する端部であって平面視で互いに重なる端部を含む着色積層体が、前記第１薄膜トランジスタの前記チャネル層の上部を覆い、
    前記着色積層体の最下層は、波長４００ｎｍ以下の光をカットする着色層であり、
    前記着色積層体に含まれる前記端部は、
    前記複数色の着色層のうちの３色の着色層のそれぞれが有する端部であっていずれもが平面視で重なる端部であり、
    前記複数色の着色層は前記一方向に周期的に配設され、
    前記３色の着色層は、
    第１着色層と、前記第１着色層に対して前記一方向に位置する第２着色層と、前記第２着色層に対して前記一方向に位置する第３着色層とを含み、
    前記第１着色層は、前記第１着色層の前記端部として用いられ、前記一方向に突出する第１突起パターンを有し、
    前記第２着色層は、前記第２着色層の前記端部として用いられ、前記一方向に突出する第２突起パターンを有し、
    前記第２突起パターンは、
    第１部分と、
    平面視において前記第１部分よりも太い第２部分と
    を含み、
    前記第１着色層の前記第１突起パターンの一部と、前記第２着色層の前記第２突起パターンの前記第２部分と、前記第３着色層の前記端部とが平面視において重なる、薄膜トランジスタ基板の製造方法。
  9. 請求項７または請求項８に記載の薄膜トランジスタ基板の製造方法であって、
    複数色の有色フィルムの貼付、露光及び現像を行うことによって、前記複数色の着色層を形成する、薄膜トランジスタ基板の製造方法。
JP2016225657A 2016-11-21 2016-11-21 薄膜トランジスタ基板及びその製造方法、並びに、表示装置 Active JP6779109B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016225657A JP6779109B2 (ja) 2016-11-21 2016-11-21 薄膜トランジスタ基板及びその製造方法、並びに、表示装置
US15/816,653 US10409128B2 (en) 2016-11-21 2017-11-17 Thin film transistor substrate, method of manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225657A JP6779109B2 (ja) 2016-11-21 2016-11-21 薄膜トランジスタ基板及びその製造方法、並びに、表示装置

Publications (2)

Publication Number Publication Date
JP2018084595A JP2018084595A (ja) 2018-05-31
JP6779109B2 true JP6779109B2 (ja) 2020-11-04

Family

ID=62146970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225657A Active JP6779109B2 (ja) 2016-11-21 2016-11-21 薄膜トランジスタ基板及びその製造方法、並びに、表示装置

Country Status (2)

Country Link
US (1) US10409128B2 (ja)
JP (1) JP6779109B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
US11810980B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Channel formation for three dimensional transistors
CN111128878B (zh) * 2019-12-25 2022-07-12 Tcl华星光电技术有限公司 薄膜晶体管的图案制作方法、薄膜晶体管以及光罩

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758410B2 (ja) 1988-08-19 1998-05-28 三菱電機株式会社 マトリクス型表示装置
JPH0359522A (ja) 1989-07-28 1991-03-14 Hitachi Ltd 液晶表示装置
JPH03237432A (ja) 1990-02-14 1991-10-23 Mitsubishi Electric Corp 表示装置
JP2655941B2 (ja) 1991-01-30 1997-09-24 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR100607519B1 (ko) * 2004-05-24 2006-08-02 엘지.필립스 엘시디 주식회사 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법
JP2006309161A (ja) * 2005-03-29 2006-11-09 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
EP2270583B1 (en) * 2005-12-05 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
JP5623230B2 (ja) * 2010-10-08 2014-11-12 株式会社ジャパンディスプレイ 表示装置の製造方法
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
CN104022123B (zh) * 2014-05-16 2016-08-31 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置

Also Published As

Publication number Publication date
JP2018084595A (ja) 2018-05-31
US10409128B2 (en) 2019-09-10
US20180143474A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US9910327B2 (en) Array substrate, manufacturing method thereof and display device
KR102248645B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9461077B2 (en) Active matrix substrate and method for manufacturing the same
US20180190679A1 (en) Thin film transistor substrate and method for manufacturing same
US10665616B2 (en) Thin film transistor substrate and method of manufacturing thin film transistor substrate
KR20120014749A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
KR102661122B1 (ko) 표시 장치 및 이의 제조 방법
US10852610B2 (en) Thin film transistor substrate having source and drain upper-layer electrodes
US9911765B2 (en) Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
WO2016169305A1 (zh) 显示基板及其制备方法、显示面板和显示装置
KR20140091396A (ko) 액정표시장치의 어레이기판 및 이의 제조 방법
JP6779109B2 (ja) 薄膜トランジスタ基板及びその製造方法、並びに、表示装置
CN107112367B (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
US8767150B2 (en) Liquid crystal display and method of manufacturing the same
US20190172848A1 (en) Thin-film transistor substrate
US20200295053A1 (en) Thin-film transistor substrate and method for manufacturing same
KR102431348B1 (ko) 표시 장치
JP2020096095A (ja) 薄膜トランジスタ基板、表示装置および液晶表示装置
US9929186B2 (en) Thin film transistor substrate and method for manufacturing the same
US10741690B2 (en) Thin film transistor, thin film transistor substrate, and liquid crystal display device
KR101969567B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
WO2023090264A1 (ja) アクティブマトリクス基板および液晶表示装置
US20240353719A1 (en) Active matrix substrate, liquid crystal display device including the same, and method of manufacturing active matrix substrate
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
KR20080034634A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201013

R150 Certificate of patent or registration of utility model

Ref document number: 6779109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250