JP2006309161A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】表示パネルの良否を検査する検査用端子、及び接続用端子の耐食性等の向上を図ることが可能な液晶装置等を提供する。
【解決手段】液晶装置は、カラーフィルタ基板と素子基板９１とがシール部材を介して貼り合わされてなる。素子基板９１は、複数の検査用端子８０，８１，８２、ソース線６、ゲート線３、接続用端子７、ＴＦＴ素子、画素電極、ドライバＩＣ４０等を有している。検査用端子８０，８１，８２は、各ソース線６に、又は各ゲート線３に、又は対向電極に夫々電気的に接続されている。検査用端子８０，８１，８２及び接続用端子７は、ドライバＩＣ４０と平面的に重なる位置に且つドライバＩＣ４０の入出力用の複数の電極と夫々重ならない位置に配置され、そのドライバＩＣ４０の下側に設けられた異方性導電膜９により覆われているので、硬化した異方性導電膜９とドライバＩＣ４０とにより重畳的に保護される。
【選択図】図３

Description

本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。

従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。

かかる電気光学装置の一例としての、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）などのスイッチング素子を用いたアクティブマトリクス方式の液晶装置は、高画質及び高速応答性などの利点を有するため、テレビや携帯情報端末などに用いられている。

そのような液晶装置は、画素電極、ＴＦＴ素子、複数の走査線（ゲート線）、複数の信号線（ソース線）及びドライバＩＣなどが形成若しくは実装される素子基板と、カラーフィルタや対向電極などが形成される対向基板とが枠状のシール部材を介して貼り合わされ、両基板間に液晶が封入されてなる。

また、素子基板側には、複数のゲート線及びソース線（以下、単に「配線」と呼ぶ）の一端側に、ＯＬＢ（Outer Lead Bonding）パッドなどの端子が設けられている。各端子は、液晶装置の製造工程において表示パネルの良否を検査する検査用端子として用いられる。かかる製造工程では、素子基板上に複数の配線を形成した後、当該各配線の端子にプローブを接触させて所定の電圧を印加することにより、表示パネルの良否が検査される。

この種の検査を実施することが可能な液晶装置の例が特許文献１及び２に記載されている。特許文献１に係る液晶装置では、液晶表示領域を形成する電極に繋がる配線パターンに、基板張り出し部のＩＣ実装領域まで延在する延在部分を設けている。そして、その延在部分に検査用接触コネクタを接触させることにより、検査用映像が表示できるか否かの検査が行われる。一方、特許文献２に係る液晶装置では、基板の張り出し部に絶縁層が形成されない点灯検査用領域を設けることにより、基板の張り出し部に絶縁層を形成した後でも電極延在部分を利用して点灯検査が実施できるようにしている。なお、この液晶装置では、点灯検査を実施した後にその電極延在部分がモールド材によりモールドされる。

特開２００１−５０１６号公報 特開２０００−２５８７９０号公報

上記の液晶装置はいずれも、配線の端子、延在部分或いは電極延在部分などの電極部分にプローブを直接接触させて表示パネルの良否を検査するようにしているので、その検査の際に当該電極部分が傷付き、配線等の実装品質に悪影響を与える虞がある。また、このような液晶装置では、その電極部分が剥き出し状態になるため、その電極部分に異物や水分が付着し易くなり、或いはその電極部分が汚れる等して、電極部分間のショートが引き起こされ又は電極部分に電蝕等が生じてその耐食性が低下してしまうという問題がある。また、上記した液晶装置のように電極延在部分をモールドするだけのみでは、その電極延在部分の耐食性について未だ問題が残る。また、基板張り出し部に各種配線が配置される構成を考えると、配線が剥き出し状態の場合には異物や水分が付着し易くなり、或いはその配線が汚れる等して、配線間のショートが引き起こされ又は配線に電蝕等が生じてその耐食性が低下してしまうという問題がある。また、配線をモールドするだけのみでは、その配線の耐食性について未だ問題が残る。

本発明は、以上の点に鑑みてなされたものであり、表示パネルの良否を検査する検査用端子及び各種配線の耐食性等の向上を図ることが可能な液晶装置及び電子機器を提供することを課題とする。

本発明の１つの観点では、電気光学装置は、基板と、前記基板上に設けられた複数の端子、ゲート線、ソース線及び配線と、前記基板上に異方性導電膜を介して実装され、複数の電極を有する実装部品と、前記基板と対向配置され、対向電極を有する対向基板と、を備え、前記配線は前記対向電極と電気的に接続されており、前記複数の端子は、前記ゲート線、前記ソース線、前記配線のいずれかと電気的に接続された検査用端子を含み、前記基板上において前記実装部品と平面的に重なる位置に且つ前記実装部品の前記複数の電極と重ならない位置に配置されており、前記実装部品と前記基板との間に設けられた前記異方性導電膜により覆われている。

上記の電気光学装置は、ガラスなどよりなる基板と、その基板上に設けられた複数の端子、ゲート線、ソース線及び配線と、その基板上に、異方性導電膜（ＡＣＦ）を介して実装され複数の入出力用の電極を有する実装部品と、基板と対向配置され、対向電極を有する対向基板と、を備えている。ここで、配線は対向電極と電気的に接続されている。好適な例では、実装部品は、ドライバＩＣなどのＩＣ又はフレキシブルプリント基板とすることができる。

この電気光学装置では、複数の端子は、ゲート線、ソース線又は配線と電気的に接続された検査用端子を含んでいる。よって、ゲート線、ソース線及び配線の検査用端子にプローブを接触させて所定電圧を印加することにより、この電気光学装置の表示パネルの良否を検査することができる。また、当該複数の端子は、特に、基板上において実装部品と平面的に重なる位置に且つその実装部品の複数の入出力用の電極と重ならない位置に配置されており、その実装部品と基板との間に設けられた異方性導電膜により覆われている。これにより、当該検査用端子を含む複数の端子は、硬化した異方性導電膜と実装部品とにより重畳的に保護されることになる。よって、当該検査用端子を含む複数の端子に異物や水分が付着したり、或いは複数の端子が汚れたりするのを防止できる。その結果、端子間（検査用端子間を含む）で短絡が生じるのを防止することができると共に、複数の端子の耐食性（耐電蝕性を含む）の向上を図ることができる。

上記の電気光学装置の他の形態では、前記基板上には複数の絶縁層が積層されており、前記複数の端子は、１つの絶縁層により覆われた配線と、他の絶縁層により覆われた配線とを接続する接続用端子を含む。これにより、１つの絶縁層により覆われた配線と他の絶縁層により覆われた配線とを接続用端子を介して容易に接続することができる。また、これにより、接続用端子とドライバＩＣの入出力用電極の各々との電気的な接続が容易となる。

好適な例では、前記基板上に形成された第１の配線と、前記第１の配線を覆う第１の絶縁層と、前記第１の絶縁層上に形成された第２の配線と、前記第２の配線を覆う第２の絶縁層と、を有し、前記複数の端子は、前記第１の絶縁層及び前記第２の絶縁層に設けられたコンタクトホールを通じて前記第１の配線と前記第２の配線とを電気的に接続する接続用端子を含んでいる。

上記の電気光学装置の他の形態では、前記ソース線及び前記ゲート線は、それぞれ複数設けられてなり、前記基板上には、前記複数のソース線を駆動するソース回路及び前記複数のゲート線を駆動するゲート回路が形成されており、前記ソース回路は、前記複数のソース線のうち任意のソース線と１つの配線とを選択的に接続するスイッチング切換え回路を有していると共に、前記ゲート回路は、前記複数のゲート線のうち任意のゲート線と他の１つの配線とを選択的に接続する他のスイッチング切換え回路を有しており、前記複数の端子は、前記１つの配線及び前記他の１つの配線の一端に設けられた検査用端子を含む。

この態様によれば、基板上には、複数のソース線を駆動するソース回路及び複数のゲート線を駆動するゲート回路が形成されている。そして、そのソース回路は、複数のソース線のうち任意のソース線と１つの配線とを選択的に接続するスイッチング切換え回路を有している。また、そのゲート回路は、複数のゲート線のうち任意のゲート線と他の１つの配線とを選択的に接続する他のスイッチング切換え回路を有している。さらに、複数の端子は、１つの配線及び他の１つの配線の一端に設けられた検査用端子を含んでいる。

これにより、この電気光学装置の表示パネルの良否を検査する工程において、対応する各検査用端子にプローブを接触させて所定電圧を印加することにより、全てのソース線又は全てのゲート線の各端子にプローブを接触させることなく、当該表示パネルの良否の検査をすることができる。よって、表示パネルの良否の検査時間を短縮できる。また、この検査用端子は、異方性導電膜及び実装部品により重畳的に保護されるので、かかる検査用端子の耐食性等の向上を図ることができる。

上記の電気光学装置の他の態様では、前記ゲート線及びソース線並びに前記配線上には、各々前記実装部品の電極と電気的に接続される端子が設けられており、前記複数の端子は、前記ゲート線及びソース線並びに前記配線の端部に形成された検査用端子を含む。

この態様では、基板と対向配置され、対向電極を有する対向基板を備えている。そして、その基板上には、複数のゲート線、複数のソース線及び対向電極と接続された配線が設けられている。また、複数のゲート線及びソース線並びに配線上には、各々実装部品の電極と電気的に接続される端子が設けられている。また、複数の端子は、複数のゲート線及びソース線並びに配線の端部に形成された検査用端子を含んでいる。よって、かかる検査用端子の耐食性等の向上を図ることができる。

本発明の１つの観点では、電気光学装置は、基板を備える電気光学装置であって、前記基板上に設けられたゲート線と、前記ゲート線上に配置された第１の絶縁層と、前記第１の絶縁層上に配置され、前記ゲート線と交差してなるソース線と、前記ソース線と同層に設けられた中継配線と、前記ソース線及び前記中継配線上に配置された第２の絶縁層と、前記第２の絶縁層上に配置され、前記第１の絶縁層及び前記第２の絶縁層の前記ゲート線の一部と重なる位置に設けられた第１のコンタクトホールと、前記第２の絶縁層の前記中継配線の一部と重なる位置に設けられた第２のコンタクトホールと、を介して前記ゲート線と前記中継配線を電気的に接続してなる接続配線と、前記中継配線と電気的に接続されてなる端子と、接着部材を介して前記基板に実装され、前記端子と電気的に接続されてなる電極を有する実装部品と、を備え、前記接続配線は、前記接着部材に覆われている。

この態様によれば、１つの絶縁層により覆われたゲート線と他の絶縁層により覆われた中継配線とを接続配線を介して容易に接続することができる。当該接続配線は、特に、基板上において実装部品と平面的に重なる位置に且つその実装部品の複数の入出力用の電極と重ならない位置に配置されており、その実装部品の下側に設けられた異方性導電膜により覆われている。これにより、当該接続配線は、硬化した異方性導電膜と実装部品とにより重畳的に保護されることになる。よって、当該接続配線に異物や水分が付着したり、或いは接続配線が汚れたりするのを防止できる。その結果、各接続配線間で短絡が生じるのを防止することができると共に、接続配線の耐食性（耐電蝕性を含む）の向上を図ることができる。

上記の電気光学装置の他の形態では、前記端子は、前記第２の絶縁層に設けられた第３のコンタクトホールを介して前記中継配線と電気的に接続されている。

本発明の１つの観点では、電気光学装置は、基板を備える電気光学装置であって、前記基板は、複数のゲート線と、第１の検査用端子と、前記第１の検査用端子と電気的に接続されてなる第１の配線と、前記複数のゲート線のうち任意のゲート線と前記第１の配線を選択的に接続する第１のスイッチング切換え回路を有するとともに、前記複数のゲート線を駆動するゲート線駆動回路と、前記複数のゲート線と交差してなる複数のソース線と、第２の検査用端子と、前記第２の検査用端子と電気的に接続されてなる第２の配線と、前記複数のソース線のうち任意のソース線と前記第２の配線とを選択的に接続する第２のスイッチング切換え回路を有するとともに、前記複数のソース線を駆動するソース線駆動回路と、接着部材を介して実装されてなる実装部品と、を備え、前記第１の検査用端子及び前記第２の検査用端子は、前記接着部材に覆われている。

上記の電気光学装置の他の形態では、前記実装部品は、複数の電極を有し、前記基板は、前記複数の電極のうちの１つの電極と電気的に接続されてなるゲート端子と、前記ゲート端子と電気的に接続してなるゲート配線と、前記複数の電極のうちの他の電極と電気的に接続されてなるソース端子と、前記ソース端子と電気的に接続してなるソース配線と、を備え、前記ゲート線駆動回路は、前記ゲート配線と電気的に接続されてなり、前記ソース線駆動回路は、前記ソース配線と電気的に接続されている。

上記の電気光学装置の他の形態では、前記実装部品は、半導体装置である。

上記の電気光学装置の他の形態では、前記実装部品は、回路基板である。

また、上記の電気光学装置を表示部として備える電子機器を構成することができる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。

［第１実施形態］
（液晶装置の構成）
図１は、本発明の第１実施形態に係る液晶装置１００の概略構成を模式的に示す平面図である。なお、図１では、紙面縦方向をＹ方向とし、紙面横方向をＸ方向とする。また、図１では、便宜上、必要最小限の要素についてのみ図示する。

ここに、第１実施形態に係る液晶装置１００は、スイッチング素子としてＴＦＴ（Thin Film Transistor）素子を用いたアクティブマトリクス駆動方式の液晶装置である。

図１に示すように、液層装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５の内側に液晶が封入されて液晶層４が形成されてなる。

素子基板９１には、第１の絶縁層１７（図４を参照）、第２の絶縁層１８（図４を参照）、複数のゲート線３、複数のソース線６、複数のＴＦＴ素子３０（図２を参照）、複数の画素電極１０（図２を参照）、複数の外部接続用配線３４、半導体装置の一態様としてのドライバＩＣ４０及び回路基板の一態様としてのＦＰＣ（Flexible Printed Circuit）４１などが形成若しくは実装される。

具体的には、素子基板９１の内面上には、Ｇ１、Ｇ２、・・・、Ｇｍ−１、Ｇｍ（ｍは自然数）のアドレス番号に対応する複数のゲート線３が形成される。各ゲート線３は、ドライバＩＣ４０の出力側の電極（バンプ）と電気的に接続されており、当該ドライバＩＣ４０に対応する位置から、後述する張り出し領域３１、後述する額縁領域３２の順に引き回され、さらに、後述する有効表示領域Ｖ内をＹ方向に相隣接する画素領域Ｇの間に且つＸ方向に延在するように形成される。素子基板９１の内面上の一部及び複数のゲート線３の内面上には、絶縁性を有する第１の絶縁層１７が所定厚さにて形成されている。

第１の絶縁層上には、Ｓ１、Ｓ２、・・・、Ｓｎ−１、Ｓｎ（ｎは自然数）のアドレス番号に対応する複数のソース線６が形成される。各ソース線６は、ドライバＩＣ４０の出力側の電極（バンプ）と電気的に接続されており、当該ドライバＩＣ４０に対応する位置から、張り出し領域３１を引き回され、さらに有効表示領域Ｖ内をＸ方向に相隣接する画素領域Ｇの間に且つＹ方向に延在するように形成される。第１の絶縁層及び複数のソース線６の内面上には、絶縁性を有する第２の絶縁層１８が所定厚さにて形成される。

各ゲート線３と各ソース線６の交差に対応する領域（以下、「画素領域Ｇ」と呼ぶ）には、スイッチング素子としてのＴＦＴ素子３０、及びＩＴＯなどの透明導電材料からなる画素電極１０が形成される。１つの画素領域ＧがＹ方向及びＸ方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、有効表示領域Ｖの外側の領域は表示に寄与しない額縁領域３２となっている。また、第２の絶縁層１８、ＴＦＴ素子３０及び画素電極１０の内面上には、図示しない配向膜が形成される。

また、素子基板９１は、図１に示すように、カラーフィルタ基板９２の一辺側より外側に張り出した張り出し領域３１を有している。この張り出し領域３１に対応する素子基板９１の内面上には、複数のゲート線３及び第１の絶縁層１７が夫々形成されている。複数のゲート線３は、第１の絶縁層１７により覆われており、その第１の絶縁層１７と同一の層に位置している。第１の絶縁層１７上には、後述する配線１５、複数のソース線６及び第２の絶縁層１８が夫々形成されている。配線１５及び複数のソース線６は第２の絶縁層１８により覆われており、その第２の絶縁層１８と同一の層に位置している。張り出し領域３１に対応する第２絶縁層１８上には、ドライバＩＣ４０が接着部材の一態様としての異方性導電膜９（図４を参照）を介して実装されている。接着部材としては、異方性導電膜９の他にも例えばＮＣＦ（Non Conductive Film）を用いることができる。

ドライバＩＣ４０は、入出力用の電極（バンプ）４０ａ、４０ｂ、４０ｃ及び４０ｄ（図３を参照）、複数のゲート線３を駆動するゲート回路（図示略）、複数のソース線６を駆動するソース回路（図示略）、並びに、配線１５を介して、後述する対向電極を駆動する対向電極駆動回路（図示略）を有している。ドライバＩＣ４０の出力側の電極（バンプ）は、異方性導電膜９を介して、複数のソース線６、複数のゲート線３、及び配線１５と夫々電気的に接続される。また、このうちゲート線３及びソース線６は、交互にドライバＩＣ４０の出力側の電極（バンプ）に電気的に接続されている。

また、張り出し領域３１に対応する第１の絶縁層１７上には、複数の外部接続用配線３４が形成されている。各外部接続用配線３４は、Ｘ方向に適宜の間隔をおいて配置されており且つ第２の絶縁層１８により覆われている。このため、各外部接続用配線３４は第２の絶縁層１８と同一の層に位置している。各外部接続用配線３４の一端側は、ドライバＩＣ４０の入力側の各電極（バンプ）に電気的に接続されていると共に、各外部接続用配線３４の他端側は、ＦＰＣ４１に形成された複数の端子（図示略）に電気的に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶装置１００へ信号や電力が供給される。

一方、カラーフィルタ基板９２には、画素領域Ｇに対応する位置にＲ（赤）、Ｇ（緑）、Ｂ（青）のいずれかからなる着色層、その着色層上にＩＴＯなどの透明導電材料からなる対向電極（図示略）、及び、その対向電極上に配向膜（図示略）が夫々形成される。対向電極は、例えば、シール材５の隅の位置（領域Ｅ１）にて、配線１５の一端側と上下導通している。これにより、対向電極には、ドライバＩＣ４０から配線１５を介して所定の電圧を印加することが可能となっている。対向電極は、例えば定電位とされるものである。

（等価回路の構成）
次に、図２を参照して、液晶装置１００の電気的な構成について説明する。図２は、液晶装置１００の電気的な構成を模式的に示す等価回路図である。

図２に示すように、Ｓ１、Ｓ２、・・・、Ｓｎ−１、Ｓｎのアドレス番号に対応する複数のソース線６は適宜の間隔をおいて紙面縦方向（図１のＹ方向）に延在するように形成されている一方、Ｇ１、Ｇ２、・・・、Ｇｍ−１、Ｇｍのアドレス番号に対応する複数のゲート線３は適宜の間隔をおいて紙面横方向（図１のＸ方向）に延在するように形成されている。第２の絶縁層１８上であって且つ各ソース線６と各ゲート線３の交差に対応する画素領域Ｇには、ソース、ゲート及びドレインの各電極を有するＴＦＴ素子３０、並びに画素電極１０が夫々設けられている。各ＴＦＴ素子３０のソース側は、第２の絶縁層１８に形成された各コンタクトホール（図示略）を通じて、対応する各ソース線６に電気的に接続されている。各ＴＦＴ素子３０のゲート側は、第１の絶縁層１７及び第２の絶縁層１８の各々に設けられた各コンタクトホール（図示略）を通じて、対応する各ゲート線３に電気的に接続されている。各ＴＦＴ素子３０のドレイン側は、対応する各画素電極１０に電気的に接続されている。

各ソース線６及び各ゲート線３は、上記したように、図１に示すドライバＩＣ４０と電気的に接続されており、ドライバＩＣ４０内に設けられたソース回路は、各ソース線６の駆動を担うと共に、ドライバＩＣ４０内に設けられたゲート回路は、各ゲート線３の駆動を担う。

具体的には、ドライバＩＣ４０内のゲート回路によって、Ｇ１、Ｇ２、・・・、Ｇｍ−１、Ｇｍの順にゲート線３が順次排他的に１本ずつ選択されるとともに、選択されたゲート線３には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線３には、非選択電圧のゲート信号が供給される。ドライバＩＣ４０内のソース回路は、選択されたゲート線３に位置する画素電極１０に対し、表示内容に応じたソース信号を、それぞれ対応するソース線６及びＴＦＴ素子３０を介して供給する。その結果、液晶層４の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層４の表示動作が制御されることとなる。なお、この液晶装置１００の例では、各画素領域Ｇ内に蓄積容量を設けていないが、必要に応じて各画素領域Ｇ内に当該蓄積容量を設けても構わない。

（各種端子の構成）
次に、図３乃至図５を参照して、張り出し領域３１に設けられる各種端子の構成について説明する。図３は、図１におけるドライバＩＣ４０付近を拡大して示す部分平面図である。なお、図３では、説明の便宜上、ドライバＩＣ４０を透視図として示す。

まず、図３を参照して、張り出し領域３１に設けられる各種端子等の平面的な構成について説明し、その後、図４を参照して、当該各端子等を含む断面構成について説明する。

図３に示すように、ドライバＩＣ４０は、素子基板９１と対面する側に、複数の出力用の電極（バンプ）４０ａ及び４０ｂと、１つの出力用の電極（バンプ）４０ｃと、複数の入力用の電極（バンプ）４０ｄとを有している。

各電極４０ａは、有効表示領域Ｖ側に位置する、ドライバＩＣ４０の一辺４０ｓ側に設けられている。各電極４０ａは、適宜の間隔をおいてＸ方向に横列をなすように設けられている。電極４０ｃは、ドライバＩＣ４０の一辺４０ｓ側に且つ左隅に対応する位置に設けられている。各電極４０ｄは、ドライバＩＣ４０の一辺４０ｓ側と逆側、即ちドライバＩＣ４０の一辺４０ｔ側に設けられている。各電極４０ｄは、適宜の間隔をおいてＸ方向に横列をなすように設けられている。各電極４０ｂは、ドライバＩＣ４０において、各電極４０ａと各電極４０ｄの間に且つ当該各電極４０ａと縦方向に隣接する位置に設けられている。

各ソース線６の一端側に設けられた各端子６ａは、ドライバＩＣ４０の出力側の電極４０ａと平面的に重なる位置に配置されている。各ゲート線３は、横方向に相隣接する端子６ａの間に接続配線の一態様としての接続用端子７を有している。各接続用端子７は、後述するように、各ゲート線３の一端側に設けられた各端子３ａ（図４（ｂ）を参照）と、各配線８の一端側に設けられた各端子８ａ（図４（ｂ）を参照）とを電気的に接続する。各配線８の他端側に設けられた各端子８ｂ（図４（ｃ）を参照）は、ドライバＩＣ４０の出力側の電極４０ｂと平面的に重なる位置に配置されている。

検査用端子８０、８１及び８２は、それぞれ、液晶装置１００の表示パネルの良否を検査する際の検査用端子として用いられる。図示を省略するが、検査用端子８０は、各ゲート線３と所定位置において電気的に接続され、また、検査用端子８１は、対向電極に接続された配線１５と所定位置において電気的に接続され、さらに、検査用端子８２は各ソース線６と所定位置において電気的に接続されている。このため、液晶装置１００の製造工程において、各検査用端子８０、８１及び８２に夫々プローブを接触させて、その各々に所定電圧を印加することにより、液晶装置１００の表示パネルの良否を検査することができる。なお、検査用端子８０は、全てのゲート線３と電気的に接続されていても良く、検査用端子８２は、全てのソース線６と電気的に接続されていても良い。

検査のための検査用端子８０、８１及び８２等の構成はこれに限られず、例えば以下のような構成としてもよい。すなわち、検査用端子８０を２つ形成し、奇数番目のゲート線３をその内の一方に電気的に接続し、偶数番目のゲート線３を他方に電気的に接続する構成としてもよい。この構成によれば、隣接するゲート線３の間のショートの有無を容易に検査することができる。同様に、検査用端子８２を２つ形成し、奇数番目のソース線６をその内の一方に電気的に接続し、偶数番目のソース線６を他方に電気的に接続する構成としてもよい。さらには、これらの検査用端子８０，８２の間の電気的な接続を制御するＴＦＴ素子（不図示）を形成してもよいし、当該ＴＦＴ素子のゲート電極に電気的に接続された３つ目の検査用端子８０又は８２を別途設けてもよい。

これらの検査用端子８０、８１及び８２は、それぞれドライバＩＣ４０と平面的に重なる位置に、且つ、ドライバＩＣ４０の入出力用の複数の電極４０ａ、４０ｂ、４０ｃ及び４０ｄと夫々重ならない位置に配置されている。

各外部接続用配線３４の一端側には端子３４ａが設けられており、各端子３４ａはドライバＩＣ４０の一辺４０ｔ側に配置されている。各端子３４ａは、適宜の間隔をおいてＸ方向に横列をなすように配置されており、且つ、ドライバＩＣ４０の入力側の各電極４０ｄと平面的に重なる位置に配置されている。

次に、図４（ａ）を参照して、検査用端子８０を通る位置で切断したときの検査用端子８０等を含む断面構成について説明する。図４（ａ）は、図３における切断線Ａ−Ａ’に沿った断面図を示す。

張り出し領域３１に対応する素子基板９１上には、第１の絶縁層１７が形成されていると共に、その第１の絶縁層１７上には第２の絶縁層１８が形成されている。そして、第２の絶縁層１８上には検査用端子８０が設けられており、当該検査用端子８０は、接着要素を含む樹脂中に複数の金属粒子９ａを分散配置してなる異方性導電膜（Anisotropic Conductive Film：ＡＣＦ）９により覆われている。また、異方性導電膜９上にはドライバＩＣ４０が実装されている。このため、検査用端子８０は、異方性導電膜９を介してドライバＩＣ４０と平面的に重なり合っている。換言すれば、検査用端子８０は、ドライバＩＣ４０と平面的に重なる位置に且つそのドライバＩＣ４０の複数の入出力用の各電極４０ａ、４０ｂ、４０ｃ及び４０ｄと夫々重ならない位置に配置されており、そのドライバＩＣ４０の下側に設けられた異方性導電膜９により覆われている。

なお、検査用端子８１を通る位置で切断したときの当該検査用端子８１等を含む断面構成、及び、検査用端子８２を通る位置で切断したときの当該検査用端子８２等を含む断面構成は、上記した検査用端子８０を通る位置で切断したときの当該検査用端子８０等を含む断面構成と同様である。即ち、検査用端子８１及び８２は、ドライバＩＣ４０と平面的に重なる位置に且つそのドライバＩＣ４０の複数の入出力用の各電極４０ａ、４０ｂ、４０ｃ及び４０ｄと夫々重ならない位置に配置されており、そのドライバＩＣ４０の下側に設けられた異方性導電膜９により覆われている。

次に、図４（ｂ）を参照して、ゲート線３の接続用端子７を通る位置で切断したときの当該接続用端子７等を含む断面構成について説明する。図４（ｂ）は、図３における切断線Ｂ−Ｂ’に沿った断面図である。

張り出し領域３１に対応する素子基板９１上には、ゲート線３の端子３ａが形成されている。その素子基板９１の一部上及び端子３ａ上には、第１の絶縁層１７が形成されている。このため、ゲート線３の端子３ａは、第１の絶縁層１７と同一の層に位置している。そして、ゲート線３の端子３ａに対応する、第１の絶縁層１７にはコンタクトホール１７ａが設けられている。また、第１の絶縁層１７上には、中継配線の一態様としての配線８の一端側に設けられた端子８ａが形成されている。第１の絶縁層１７の一部上及び端子８ａ上には、第２の絶縁層１８が形成されている。このため、配線８の端子８ａは、第２の絶縁層１８と同一の層に位置している。そして、ゲート線３の端子３ａに対応する、第２の絶縁層１８にはコンタクトホール１８ａが形成されていると共に、配線８の端子８ａに対応する、第２の絶縁層１８にはコンタクトホール１８ｂが形成されている。コンタクトホール１７ａとコンタクトホール１８ａとは繋がっている。第２の絶縁層１８上には、例えばＩＴＯなどの透明導電材料からなる接続用端子７が形成されている。接続用端子７の一部は、コンタクトホール１８ａ及び１７ａ内まで形成されており、ゲート線３の端子３ａと電気的に接続されている。また、接続用端子７の他の一部は、コンタクトホール１８ｂ内まで形成されており、配線８の端子８ａと電気的に接続されている。このため、ゲート線３の端子３ａと、配線８の端子８ａとは、接続用端子７を通じて電気的に接続されている。また、接続用端子７は、異方性導電膜９により覆われており且つその異方性導電膜８上に実装されたドライバＩＣ４０と平面的に重なり合っている。

このように、接続用端子７を用いてゲート線３の端子３ａと配線８の端子８ａとを接続する利点について以下に述べる。異なる層に形成されたゲート線３の端子３ａと配線８の端子８ａを接続するための他の方法としては、次のようなものが知られている。すなわち、まずゲート線３の端子３ａの上に絶縁層１７を積層し、当該絶縁層１７にコンタクトホール１７ａを形成する。続いて、コンタクトホール１７ａに充填させる形で配線８の端子８ａを形成し、その上に絶縁層１８を積層する。その後、配線８の端子８ａと絶縁層１８の表層との間の導通をとるためのコンタクトホール１８ａを形成する方法である。この方法においては、絶縁層１７及び１８のそれぞれに対してパターニング（コンタクトホール１７ａ，１８ａの形成）を行う必要がある。一方、上記した本実施形態の構成によれば、絶縁層１７及び１８に対して一度にまとめてパターニングを行うことができる。すなわち、本実施形態の構成によれば、パターニング工程を一つ省略することができるとともに、使用するフォトマスクを削減することができる。

また、配線８を用いずに、ゲート線３を端子８ａと重なる位置まで延ばして、２層の絶縁層１７及び１８にコンタクトホールを設けて端子８ａを形成する構成も考えられる。しかしながら、コンタクトホールを垂直に開けることは困難であるため、２層の絶縁層にコンタクトホールを設けると、図４（ｂ）のコンタクトホール１７ａ及び１８ａと同じようにコンタクトホールが大きくなってしまうという問題がある。したがって、端子８ａを構成する導電層の形成方法によっては、コンタクトホールに導電層が落ち込んでしまい、ドライバＩＣ４０の入出力用の各電極４０ａ、４０ｂ、４０ｃ及び４０ｄとの接続に利用できる面積が狭くなってしまうという問題があるため、このような構成は好ましくない。

次に、図４（ｃ）を参照して、配線８の他端側に設けられた端子８Ｔを通る位置で切断したときの当該端子８Ｔ等を含む断面構成について説明する。図４（ｃ）は、図３における切断線Ｃ−Ｃ’に沿った断面図である。

張り出し領域３１に対応する素子基板９１上には、第１の絶縁層１７が形成されていると共に、第１の絶縁層１７上には、配線８の端子８ｂが形成されている。その素子基板９１の一部上及び端子８ｂ上には、第２の絶縁層１８が形成されている。このため、配線８の端子８ｂは、第２の絶縁層１８と同一の層に位置している。そして、配線８の端子８ｂに対応する、第２の絶縁層１８にはコンタクトホール１８ｃが設けられている。第２の絶縁層１８上には接続用端子７と同一の材料からなる端子８Ｔが設けられている。端子８Ｔの一部は、コンタクトホール１８ｃ内まで形成されており、配線８の端子８ｂと電気的に接続されている。また、端子８Ｔは、異方性導電膜９により覆われており且つその異方性導電膜９上に実装されたドライバＩＣ４０の出力側の電極４０ｂと平面的に重なり合っている。そして、配線８の端子８ｂは、端子８Ｔ及び異方性導電膜９を介して、ドライバＩＣ４０の出力側の電極４０ｂと電気的に接続されている。

なお、各ソース線６の各端子６ａ上に設けられ、端子８Ｔと同一の材料からなる各端子６Ｔを通る位置で切断したときの当該各端子６Ｔを含む断面構成、各外部接続用配線３４の各端子３４ａ上に設けられ、端子８Ｔと同一の材料からなる各端子３４Ｔ１を通る位置で切断したときの当該各端子３４Ｔ１等を含む断面構成、及び、各配線１５の一端側に設けられた各端子１５ａ上に設けられ、端子８Ｔと同一の材料からなる各端子１５Ｔを通る位置で切断したときの当該各端子１５Ｔを含む断面構成は、それぞれ、上記した配線８の端子８Ｔを通る位置で切断したときの当該端子８Ｔ等を含む断面構成と略同様である。但し、この場合、図４（ｃ）において、ソース線６の端子６Ｔは、異方性導電膜９を介してドライバＩＣ４０の出力側の電極４０ａと電気的に接続され、外部接続用配線３４の端子３４Ｔは、異方性導電膜９を介してドライバＩＣ４０の入力側の電極４０ｄと電気的に接続され、各配線１５の各端子１５Ｔは、異方性導電膜９を介してドライバＩＣ４０の出力側の電極４０ｃと電気的に接続される。

なお、上記の例では、検査用端子８０、８１及び８２を、夫々ドライバＩＣ４０と平面的に重なり合う位置に、且つ、ドライバＩＣ４０の入出力用の複数の電極４０ａ、４０ｂ、４０ｃ及び４０ｄと夫々重ならない位置に設けたが、これに限らず、本発明では、図５に示すように、これらの検査用端子８０、８１及び８２を、夫々ＦＰＣ４１と重なる位置に、且つ、複数の外部接続用配線３４及びＦＰＣ４１に設けられる複数の端子（図示略）と夫々重ならない位置に設けるようにしても構わない。

この場合、検査用端子８０を通る位置で切断したときの当該検査用端子８０等を含む断面構成、検査用端子８１を通る位置で切断したときの当該検査用端子８１等を含む断面構成、及び、検査用端子８２を通る位置で切断したときの当該検査用端子８２等を含む断面構成は、それぞれ、上記した検査用端子８０を通る位置で切断したときの検査用端子８０等を含む断面構成と略同様である。但し、この場合、図４（ａ）において、各検査用端子８０、８１又は８２は、異方性導電膜９を介して、ＦＰＣ４１と平面的に重なる。また、各外部接続用配線３４の他端側に設けられる各端子３４ｂ上に設けられ、端子８Ｔと同一の材料からなる各端子３４Ｔ２を通る位置で切断したときの当該各端子３４Ｔ２等を含む断面構成は、上記した配線８の端子８Ｔを通る位置で切断したときの当該端子８Ｔ等を含む断面構成と略同様である。但し、この場合、図４（ｃ）において、外部接続用配線３４の端子３４Ｔ２は、異方性導電膜９を介して、ＦＰＣ４１の出力側の端子（図示略）と電気的に接続される。

以上のように第１実施形態に係る液晶装置１００では、検査用端子８０、８１及び８２の各々は、それぞれドライバＩＣ４０と平面的に重なる位置に、且つ、ドライバＩＣ４０の入出力用の複数の電極４０ａ、４０ｂ、４０ｃ及び４０ｄと夫々重ならない位置に配置されており、そのドライバＩＣ４０の下側に設けられた異方性導電膜９により覆われている。または、これに代えて、第１実施形態に係る液晶装置１００では、検査用端子８０、８１及び８２の各々は、それぞれＦＰＣ４１と平面的に重なる位置に、且つＦＰＣ４１に設けられた各端子及び各外部接続用配線３４の各端子３４ａと夫々重ならない位置に配置され、そのＦＰＣ４１の下側に設けられた異方性導電膜９により覆われる。

これにより、検査用端子８０、８１及び８２の各々は、硬化した異方性導電膜９とドライバＩＣ４０（又はＦＰＣ４１）とにより重畳的に保護されることになる。よって、当該検査用端子８０、８１及び８２に異物や水分が付着したり、或いは当該検査用端子８０、８１及び８２が汚れたりするのを防止できる。その結果、各検査用端子間で短絡が生じるのを防止することができると共に、検査用端子８０、８１及び８２の耐食性（耐電蝕性を含む）の向上を図ることができる。また、この構成によれば、当該検査用端子８０、８１及び８２を有機系の樹脂を使用してモールドする場合に比べて、より一層の耐食性の向上を図ることができる。

また、第１実施形態に係る液晶装置１００では、上記した各検査用端子８０、８１及び８２のみならず、各ソース線６の各端子６Ｔ、各ゲート線３と電気的に接続された各配線８の各端子８Ｔ及び接続端子７、並びに、外部接続用配線３４の各端子３４Ｔ１及び３４Ｔ２、各配線１５の各端子１５Ｔも異方性導電膜９により覆われ、その上、ドライバＩＣ４０（又はＦＰＣ４１）によりカバーされるので、これらの各端子及び各電極の耐食性（耐電蝕性を含む）の向上をも図ることができる。

［第２実施形態］
次に、図６を参照して、本発明の第２実施形態に係る液晶装置２００における各種端子の構成について説明する。図６に、第２実施形態に係る液晶装置２００の平面構成を概略的に示す。図６では、便宜上、必要最小限の要素についてのみ図示する。なお、以下において、第１実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。

第２実施形態に係る液晶装置２００は、主に、ゲート回路及びソース回路が素子基板９３上に形成されている点が第１実施形態と異なっており、ＴＦＴ素子としてＬＴＰＳ（Low Temperature Poly Silicon）型ＴＦＴ素子を用いるものである。

液晶装置２００は、図６に示すように、素子基板９３と、第１実施形態と同様の構成を有するカラーフィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５の内側に液晶が封入されて液晶層４が形成されてなる。

素子基板９３の内面上には、複数のソース線６、複数のゲート線３、複数のＬＴＰＳ型ＴＦＴ素子（図示略）、複数の画素電極１０、ドライバＩＣ４０、ゲート線駆動回路の一態様としての複数のゲート回路４２、ソース線駆動回路の一態様としてのソース回路４４、外部接続用配線３４及びその他各種の配線や端子が形成若しくは実装されている。

有効表示領域Ｖ内において、複数のソース線６は、Ｘ方向に相隣接する画素領域Ｇの間に且つＹ方向に延在するように形成されると共に、複数のゲート線３は、Ｙ方向に相隣接する画素領域Ｇの間に且つＸ方向に延在するように形成される。各ソース線６と各ゲート線３との交差に対応する画素領域Ｇには、ＬＴＰＳ型ＴＦＴ素子及び画素電極１０が設けられる。ＬＴＰＳ型ＴＦＴ素子は、ソース、ゲート及びドレインの各電極を有している。各ＬＴＰＳ型ＴＦＴ素子のソース側は、対応する各ソース線６に電気的に接続されている。各ＬＴＰＳ型ＴＦＴ素子のゲート側は、対応する各ゲート線３に電気的に接続されている。各ＬＴＰＳ型ＴＦＴ素子のドレイン側は、対応する各画素電極１０に電気的に接続されている。

ドライバＩＣ４０は、素子基板９３の張り出し領域３１に実装されている。

ソース回路４４は、素子基板９３上の張り出し領域３１に且つドライバＩＣ４０と有効表示領域Ｖとの間に形成されている。ソース回路４４は、スイッチング切換え回路４４ａを有している。スイッチング切換え回路４４ａは、後述の１つの配線１４と、複数のソース線６のうち任意のソース線６とを選択的に接続する機能を有している。１つの配線１４の一端側は、スイッチング切換え回路４４ａに電気的に接続されている。１つの配線１４の他端側には検査用端子１４ａが設けられており、当該検査用端子１４ａは、異方性導電膜９により覆われており且つドライバＩＣ４０と平面的に重なり合う位置に配置されている。なお、検査用端子１４ａは、ドライバＩＣ４０の入出力用の電極（バンプ）及びドライバＩＣ４０の実装領域内に設けられる各種の端子と平面的に夫々重なり合っていない。第２実施形態では、ソース回路４４内にスイッチング切換え回路４４ａを設けているので、液晶装置２００の表示パネルの良否を検査する工程において、１つの検査用端子１４ａにプローブを接触させて所定電圧を印加することにより、全てのソース線６の各端子にプローブを接触させることなく、当該表示パネルの良否の検査をすることができる。よって、表示パネルの良否の検査時間を短縮できる。

複数のゲート回路４２は、それぞれ紙面左右に設けられた各額縁領域３２に形成されている。各ゲート回路４２は、スイッチング切換え回路４２ａを有している。スイッチング切換え回路４２ａは、１つの配線１３又は１９と、複数のゲート線３のうち任意のゲート線３とを選択的に接続する機能を有している。１つの配線１３又は１９の一端側は、スイッチング切換え回路４２ａと電気的に接続されている。１つの配線１３の他端側には検査用端子１３ａが、１つの配線１９の他端側には検査用端子１９ａが夫々設けられており、当該検査用端子１３ａ又は１９ａは、それぞれ異方性導電膜９により覆われており且つドライバＩＣ４０と平面的に重なり合う位置に配置されている。なお、検査用端子１３ａ及び１９ａは、ドライバＩＣ４０の入出力用の電極（バンプ）及びドライバＩＣ４０の実装領域内に設けられる各種の端子と平面的に夫々重なり合っていない。第２実施形態では、各ゲート回路４２内にスイッチング切換え回路４２ａを設けているので、液晶装置２００の表示パネルの良否を検査する工程において、検査用端子１３ａ又は１９ａにプローブを接触させて所定電圧を印加することにより、全てのゲート線３の各端子にプローブを接触させることなく、当該表示パネルの良否の検査をすることができる。よって、表示パネルの良否の検査時間を短縮できる。

ドライバＩＣ４０とソース回路４４の間に位置する、各ソース線６の一端側にはソース端子の一態様としての端子６Ｔが設けられており、当該各端子６Ｔは、異方性導電膜９により覆われており且つドライバＩＣ４０と平面的に重なり合う位置に配置されている。各端子６Ｔは、異方性導電膜９を介して、図示しないドライバＩＣ４０の出力側の電極と電気的に接続されている。なお、ドライバＩＣ４０とソース回路４４の間に位置するソース線６が、本発明における「ソース配線」に対応する。

また、ドライバＩＣ４０と、紙面右側に対応するゲート回路４２との間に位置する、各ゲート線３の一端側にはゲート端子の一態様としての端子３Ｔが設けられており、当該各端子３Ｔは、異方性導電膜９により覆われており且つドライバＩＣ４０と平面的に重なり合う位置に配置されている。各端子３Ｔは、異方性導電膜９を介して、図示しないドライバＩＣ４０の出力側の電極と電気的に接続されている。なお、ドライバＩＣ４０とゲート回路４２との間に位置するゲート線３が、本発明における「ゲート配線」に対応する。

また、ソース回路４４の左側には、配線１５が形成されている。配線１５の一端側は、第１実施形態と同様に領域Ｅ１においてカラーフィルタ基板９２側に設けられた対向電極と上下導通している。当該配線１５の他端側には検査用端子１５ａが設けられており、当該検査用端子１５ａは、異方性導電膜９により覆われており且つドライバＩＣ４０と平面的に重なり合う位置に配置されている。なお、検査用端子１５ａは、ドライバＩＣ４０の入出力用の電極及びドライバＩＣ４０の実装領域内に設けられる各種端子と平面的に夫々重なり合っていない。

以上のように第２実施形態の液晶装置２００では、検査用端子１３ａ、１４ａ、１５ａ及び１９ａを設けている。このため、第１実施形態と同様に、液晶装置２００の製造工程において、検査用端子１３ａ、１４ａ、１５ａ及び１９ａの各々にプローブを接触させて、その各端子に所定電圧を印加することにより、液晶装置２００の表示パネルの良否を検査することができる。

また、第２実施形態では、検査用端子１３ａ、１４ａ、１５ａ及び１９ａが、それぞれドライバＩＣ４０と平面的に重なる位置に、且つ、ドライバＩＣ４０の入出力用の電極及びドライバＩＣ４０の実装領域内に設けられる各種端子と夫々平面的に重ならない位置に配置されており、そのドライバＩＣ４０の下側に設けられた異方性導電膜９により覆われている。よって、上記した第１実施形態と同様の作用効果を得ることができる。

なお、これに限らず、本発明では、検査用端子１３ａ、１４ａ、１５ａ及び１９ａの各々を、それぞれＦＰＣ４１と平面的に重なる位置に、且つ、ＦＰＣ４１に設けられる各端子及び複数の外部接続用配線３４と夫々平面的に重ならない位置に配置するようにして、上記した第１実施形態と同様の作用効果を得るようにしても構わない。

また、本発明では、ゲート線３と端子３Ｔとの間、ゲート線３と検査用端子１３ａとの間及びゲート線３と検査用端子１９ａとの間には、配線８及び接続用端子７が夫々設けられていても良い。接続用端子７は、第１実施形態と同様、ゲート線３と、当該ゲート線３とは異なる層に配置された配線８とを接続するための端子であり、その断面構造は図４（ｂ）に示されている。当該配線８は、ソース線６と同一の層に形成されており、接続用端子７と端子３Ｔ、検査用端子１３ａ及び１９ａとを接続するものである。

［第３実施形態］
次に、図７から図９を参照して、第３実施形態に係る液晶装置３００における各種端子の構成について説明する。図７に、第３実施形態に係る液晶装置３００の平面構成を概略的に示す。図７では、便宜上、必要最小限の要素についてのみ図示する。なお、以下において、第１実施形態と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。

第３実施形態に係る液晶装置３００は、主に、各ソース線６及び各ゲート線３に検査用端子を設け、その各検査用端子を異方性導電膜９で覆い且つドライバＩＣ４０と平面的に重なる位置に配置するようにしている点が第１実施形態と異なっており、ＴＦＴ素子としてａ−Ｓｉ（非晶質シリコン）型ＴＦＴ素子を用いるものである。

液晶装置３００は、図７に示すように、素子基板９５と、第１実施形態と同様の構成を有するカラーフィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５の内側に液晶が封入されて液晶層４が形成されてなる。

素子基板９５の内面上には、複数のソース線６、複数のゲート線３、複数のａ−Ｓｉ型ＴＦＴ素子（図示略）、複数の画素電極１０、ドライバＩＣ４０、外部接続用配線３４及びその他各種の配線や端子が形成若しくは実装されている。

有効表示領域Ｖ内において、複数のソース線６は、Ｘ方向に相隣接する画素領域Ｇの間に且つＹ方向に延在するように形成されると共に、複数のゲート線３は、Ｙ方向に相隣接する画素領域Ｇの間に且つＸ方向に延在するように形成される。各ソース線６と各ゲート線３との交差に対応する画素領域Ｇには、ａ−Ｓｉ型ＴＦＴ素子及び画素電極１０が夫々設けられる。なお、各ソース線６と各ゲート線３の交差部分には、図示しない絶縁層が設けられている。ａ−Ｓｉ型ＴＦＴ素子は、ソース、ゲート及びドレインの各電極を有している。各ａ−Ｓｉ型ＴＦＴ素子のソース側は、対応する各ソース線６に電気的に接続されている。各ａ−Ｓｉ型ＴＦＴ素子のゲート側は、対応する各ゲート線３に電気的に接続されている。各ａ−Ｓｉ型ＴＦＴ素子のドレイン側は、対応する各画素電極１０に電気的に接続されている。

ドライバＩＣ４０は、素子基板９５の張り出し領域３１に実装されている。各ソース線６及び各ゲート線３の一端側はドライバＩＣ４０に電気的に接続されている。ここで、図８を参照して、素子基板９５における、ドライバＩＣ４０の実装領域に設けられる各種端子の構成等について説明する。図８は、図７におけるドライバＩＣ４０付近を拡大して示す部分平面図であり、図９は、図８の角部の拡大平面図である。なお、図８では、ドライバＩＣ４０を透視図として示している。

Ｇ１、Ｇ３、・・・、Ｇｍ−１の奇数アドレス番号に対応する各ゲート線３の一端側には、接続用端子７、端子３Ｔ、及び、その端子３Ｔと電気的に接続された検査用端子３ｂが夫々設けられている。接続用端子７は、第１実施形態と同様、ゲート線３と、当該ゲート線３とは異なる層に配置された配線８とを接続するための端子であり、その断面構造は図４（ｂ）に示されている。当該配線８は、ソース線６と同一の層に形成されており、接続用端子７と端子３Ｔとを接続する。各検査用端子３ｂは、各端子３Ｔの下側に且つ隣接する位置に設けられている。また、当該各端子３Ｔ及各検査用端子３ｂは、素子基板９５上において、ドライバＩＣ４０の一辺４０ｓ側に且つ左端付近に設けられている。一方、Ｇ２、Ｇ４、・・・、Ｇｍの偶数アドレス番号に対応する各ゲート線３の一端側にも、接続用端子７、端子３Ｔ、及び、その端子３Ｔと電気的に接続された検査用端子３ｂが設けられている。当該各検査用端子３ｂは、各端子３Ｔの下側に且つ隣接する位置に設けられている。また、当該各端子３Ｔ及び検査用端子３ｂは、素子基板９５上において、ドライバＩＣ４０の一辺４０ｓ側に且つ右端付近に設けられている。以上のように、検査用端子３ｂはゲート線３毎に設けられている。

Ｓ１、Ｓ２、・・・、Ｓｎのアドレス番号に対応する各ソース線６の一端側には、端子６Ｔ、及び、その端子６Ｔに電気的に接続された検査用端子６ｂが設けられている。当該各検査用端子６ｂは、各端子６Ｔの下側に且つ隣接する位置に設けられている。また、当該各端子６Ｔ及び各検査用端子６ｂは、素子基板９５上において、ドライバＩＣ４０の一辺４０ｓ側に、且つ、奇数アドレス番号に対応する各ゲート線３の各端子３Ｔ等と、偶数アドレス番号に対応する各ゲート線３の各端子３Ｔ等との間に設けられている。以上のように、検査用端子６ｂはソース線６毎に設けられている。

また、各ゲート線３の各端子３Ｔ及び各ソース線６の各端子６Ｔに対応する位置には、ドライバＩＣ４０の出力用の電極（バンプ）４０ａ、４０ｂが夫々配置されている。そして、当該各端子３Ｔ及び当該各端子６Ｔは、異方性導電膜９を介して、ドライバＩＣ４０の出力用の電極４０ａ、４０ｂに電気的に接続されている。また、各ゲート線３の各検査用端子３ｂ及び各ソース線６の各検査用端子６ｂは、それぞれ異方性導電膜９により覆われており、且つ、ドライバＩＣ４０の入出力用の複数の電極と重ならない位置に配置されている。

また、Ｓｎのアドレス番号に対応するソース線６と、Ｇｍのアドレス番号に対応するゲート線３との間に、且つ、ドライバＩＣ４０の中央付近には、カラーフィルタ基板９２側の対向電極と電気的に接続された配線１５が引き回されている。配線１５の一端側には、端子１５Ｔ、及び、その端子１５Ｔと電気的に接続された検査用端子１５ｂが設けられている。検査用端子１５ｂは、端子１５Ｔの上側に配置されている。端子１５Ｔは、異方性導電膜９を介して、ドライバＩＣ４０の出力用の電極４０ｃと電気的に接続されている。検査用端子１５ｂは、異方性導電膜９により覆われており、且つ、ドライバＩＣ４０の入出力用の複数の電極と夫々重ならない位置に配置されている。

以上のように第３実施形態の液晶装置３００では、複数の検査用端子３ｂ及び６ｂ、並びに１つの検査用端子１５ｂを夫々設けている。このため、第１実施形態と同様に、液晶装置３００の製造工程において、複数の検査用端子３ｂ及び６ｂ、並びに１つの検査用端子１５ｂの各々にプローブを接触させて、その各端子に所定電圧を印加することにより、液晶装置３００の表示パネルの良否を検査することができる。

特に、第３実施形態では、複数の検査用端子３ｂ及び６ｂ、並びに１つの検査用端子１５ｂは、それぞれドライバＩＣ４０と平面的に重なる位置に、且つ、ドライバＩＣ４０の入出力用の電極と夫々平面的に重ならない位置に配置されており、そのドライバＩＣ４０の下側に設けられた異方性導電膜９により覆われている。よって、第１実施形態と同様の作用効果を得ることができる。

なお、これに限らず、本発明では、複数の検査用端子３ｂ及び６ｂ、並びに１つの検査用端子１５ｂの各々を、それぞれＦＰＣ４１と平面的に重なる位置に、且つ、ＦＰＣ４１に設けられる各端子及び複数の外部接続用配線３４と夫々平面的に重ならない位置に配置するようにして、上記した第１実施形態と同様の作用効果を得るようにしても構わない。

上記第３実施形態の変形例について、図１０を用いて説明する。図１０は、素子基板９５の張り出し領域にＦＰＣ４１を実装する構成の液晶表示装置３００における、実装領域付近を拡大して示した部分平面図である。各ソース線６は、端子６Ｔ及びＦＰＣ４１の電極４０ａを介してＦＰＣ４１上に実装されたドライバＩＣ（不図示）に接続される。また、各ゲート線３は、接続用端子７、端子３Ｔ、ＦＰＣ４１の電極４０ａを介してＦＰＣ４１上に実装されたドライバＩＣ（不図示）に接続される。

このような構成においても、接続用端子７及び端子３Ｔ，６Ｔは、ＦＰＣ４１と平面的に重なる位置に配置され、ＦＰＣ４１と素子基板９５との間に設けられた異方性導電膜９により覆われている。よって、第１実施形態と同様の作用効果を得ることができる。

［変形例］
上記の各実施形態では、各種のＴＦＴ素子などの三端子素子を有する液晶装置に本発明を適用することとしたが、これに限らず、二端子素子を有する液晶装置に本発明を適用することも可能である。

［電子機器］
次に、本発明に係る第１乃至第３実施形態の液晶装置１００、２００又は３００を電子機器の表示装置として用いる場合の実施形態について説明する。

図１１は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置１００、２００又は３００と、これを制御する制御手段４１０とを有する。ここでは、液晶装置１００、２００又は３００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。

表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。

表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。

次に、本発明の第１乃至第３実施形態に係る液晶装置１００、２００又は３００を適用可能な電子機器の具体例について図１２を参照して説明する。

まず、本発明の第１乃至第３実施形態に係る液晶装置１００、２００又は３００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１２（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示装置をパネルとして適用した表示部７１３とを備えている。

続いて、本発明の第１乃至第３実施形態に係る液晶装置１００、２００又は３００を、携帯電話機の表示部に適用した例について説明する。図１２（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明の第１乃至第３実施形態に係る液晶装置を適用した表示部７２４を備える。

なお、本発明の第１乃至第３実施形態に係る液晶装置１００、２００又は３００を適用可能な電子機器としては、図１２（ａ）に示したパーソナルコンピュータや、図１２（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。

本発明の第１実施形態に係る液晶装置の構成を模式的に示す平面図。 第１実施形態に係る液晶装置の等価回路図。 第１実施形態に係る素子基板のドライバＩＣ付近の部分拡大平面図。 図３における各種端子を通る位置で切断した部分断面図。 第１実施形態に係る素子基板のＦＰＣ付近の部分拡大平面図。 本発明の第２実施形態に係る液晶装置の構成を模式的に示す平面図。 本発明の第３実施形態に係る液晶装置の構成を模式的に示す平面図。 第３実施形態に係る素子基板のドライバＩＣ付近の部分拡大平面図。 図８における素子基板の部分拡大平面図。 本発明の変形例に係る素子基板のＦＰＣ付近の部分拡大平面図。 本発明の液晶装置を適用した電子機器の回路ブロック図。 本発明の液晶装置を適用した電子機器の例。

符号の説明

３…ゲート線、６…ソース線、７…接続用端子、９…異方性導電膜、４０…ドライバＩＣ、４１…ＦＰＣ、４２…ゲート回路、４４…ソース回路、３ｂ，１３ａ，１４ａ，１５ａ，１５ｂ，１９ａ，８０，８１，８２…検査用端子、９１，９３，９５…素子基板、９２…カラーフィルタ基板、１００，２００，３００…液晶装置。

Claims (13)

1. 基板と、前記基板上に設けられた複数の端子、ゲート線、ソース線及び配線と、前記基板上に異方性導電膜を介して実装され、複数の電極を有する実装部品と、前記基板と対向配置され、対向電極を有する対向基板と、を備え、
   前記配線は前記対向電極と電気的に接続されており、
   前記複数の端子は、前記ゲート線、前記ソース線、前記配線のいずれかと電気的に接続された検査用端子を含み、前記基板上において前記実装部品と平面的に重なる位置に且つ前記実装部品の前記複数の電極と重ならない位置に配置されており、前記実装部品と前記基板との間に設けられた前記異方性導電膜により覆われていることを特徴とする電気光学装置。
2. 前記基板上には複数の絶縁層が積層されており、
   前記複数の端子は、１つの絶縁層により覆われた配線と、他の絶縁層により覆われた配線とを接続する接続用端子を含むことを特徴とする請求項１に記載の電気光学装置。
3. 前記基板上に形成された第１の配線と、
   前記第１の配線を覆う第１の絶縁層と、
   前記第１の絶縁層上に形成された第２の配線と、
   前記第２の配線を覆う第２の絶縁層と、を有し、
   前記複数の端子は、前記第１の絶縁層及び前記第２の絶縁層に設けられたコンタクトホールを通じて前記第１の配線と前記第２の配線とを電気的に接続する接続用端子を含むことを特徴とする請求項１に記載の電気光学装置。
4. 前記ソース線及び前記ゲート線は、それぞれ複数設けられてなり、
   前記基板上には、前記複数のソース線を駆動するソース回路及び前記複数のゲート線を駆動するゲート回路が形成されており、
   前記ソース回路は、前記複数のソース線のうち任意のソース線と１つの配線とを選択的に接続するスイッチング切換え回路を有していると共に、前記ゲート回路は、前記複数のゲート線のうち任意のゲート線と他の１つの配線とを選択的に接続する他のスイッチング切換え回路を有しており、
   前記複数の端子は、前記１つの配線及び前記他の１つの配線の一端に設けられた検査用端子を含むことを特徴とする請求項１に記載の電気光学装置。
5. 前記ゲート線及びソース線並びに前記配線上には、各々前記実装部品の電極と電気的に接続される端子が設けられており、
   前記複数の端子は、前記ゲート線及びソース線並びに前記配線の端部に形成された検査用端子を含むことを特徴とする請求項１に記載の電気光学装置。
6. 前記実装部品はＩＣ又はフレキシブルプリント基板であることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
7. 基板を備える電気光学装置であって、
   前記基板上に設けられたゲート線と、
   前記ゲート線上に配置された第１の絶縁層と、
   前記第１の絶縁層上に配置され、前記ゲート線と交差してなるソース線と、
   前記ソース線と同層に設けられた中継配線と、
   前記ソース線及び前記中継配線上に配置された第２の絶縁層と、
   前記第２の絶縁層上に配置され、前記第１の絶縁層及び前記第２の絶縁層の前記ゲート線の一部と重なる位置に設けられた第１のコンタクトホールと、前記第２の絶縁層の前記中継配線の一部と重なる位置に設けられた第２のコンタクトホールと、を介して前記ゲート線と前記中継配線を電気的に接続してなる接続配線と、
   前記中継配線と電気的に接続されてなる端子と、
   接着部材を介して前記基板に実装され、前記端子と電気的に接続されてなる電極を有する実装部品と、
   を備え、
   前記接続配線は、前記接着部材に覆われてなることを特徴とする電気光学装置。
8. 前記端子は、前記第２の絶縁層に設けられた第３のコンタクトホールを介して前記中継配線と電気的に接続されてなることを特徴とする請求項７に記載の電気光学装置。
9. 基板を備える電気光学装置であって、
   前記基板は、
   複数のゲート線と、
   第１の検査用端子と、
   前記第１の検査用端子と電気的に接続されてなる第１の配線と、
   前記複数のゲート線のうち任意のゲート線と前記第１の配線を選択的に接続する第１のスイッチング切換え回路を有するとともに、前記複数のゲート線を駆動するゲート線駆動回路と、
   前記複数のゲート線と交差してなる複数のソース線と、
   第２の検査用端子と、
   前記第２の検査用端子と電気的に接続されてなる第２の配線と、
   前記複数のソース線のうち任意のソース線と前記第２の配線とを選択的に接続する第２のスイッチング切換え回路を有するとともに、前記複数のソース線を駆動するソース線駆動回路と、
   接着部材を介して実装されてなる実装部品と、
   を備え、
   前記第１の検査用端子及び前記第２の検査用端子は、前記接着部材に覆われてなることを特徴とする電気光学装置。
10. 前記実装部品は、複数の電極を有し、
    前記基板は、前記複数の電極のうちの１つの電極と電気的に接続されてなるゲート端子と、前記ゲート端子と電気的に接続してなるゲート配線と、前記複数の電極のうちの他の電極と電気的に接続されてなるソース端子と、前記ソース端子と電気的に接続してなるソース配線と、を備え、
    前記ゲート線駆動回路は、前記ゲート配線と電気的に接続されてなり、
    前記ソース線駆動回路は、前記ソース配線と電気的に接続されてなることを特徴とする請求項９に記載の電気光学装置。
11. 前記実装部品は、半導体装置であることを特徴とする請求項７乃至１０のいずれか一項に記載の電気光学装置。
12. 前記実装部品は、回路基板であることを特徴とする請求項７乃至１０のいずれか一項に記載の電気光学装置。
13. 請求項１乃至１２のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
    

Images