JP2009053390A

JP2009053390A - 電気光学パネル、パネル検査方法及び電子機器

Info

Publication number: JP2009053390A
Application number: JP2007219371A
Authority: JP
Inventors: Yoshio Nakamura; 芳夫中村
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2007-08-27
Filing date: 2007-08-27
Publication date: 2009-03-12
Anticipated expiration: 2027-08-27
Also published as: JP5119805B2

Abstract

【課題】ＩＣチップ実装前に、パネル基板の周縁に配設された配線パターンの検査が可能
な電気光学パネルを提供すること。
【解決手段】本発明の電気光学パネルとしての液晶表示パネル１は、周縁部に沿って延在
する正規配線パターンである第１、第２接続配線Ｌ１、Ｌ２が形成されたアレイ基板ＡＲ
を有し、前記アレイ基板ＡＲの周縁と前記第１、第２接続配線Ｌ１、Ｌ２との間に不良配
線検出パターンＤ１、Ｄ２が形成されている。この不良配線検出パターンの断線の有無を
検知することにより、正規配線パターンである第１、第２接続配線Ｌ１、Ｌ２の断線の可
能性の有無を検知できる。
【選択図】図１

Description

本発明は、パーソナルコンピュータ、携帯電話機や携帯情報端末等の電子機器の表示装
置に使用される電気光学パネル、パネル検査方法及び電子機器に関するものである。

近年、パーソナルコンピュータ、携帯電話機や携帯情報端末等の電子機器の表示装置と
して、液晶表示装置やＥＬ（Electro Luminescence ）表示装置に代表される電気光学装
置が多く使用されている。

このうち、液晶表示装置は、画素電極及び共通電極等が形成された２枚のパネル基板間
にシール枠を介在して貼り合せて、この貼り合せた両基板間に液晶を封入した液晶表示パ
ネルを有している。この液晶表示パネルは、通常、複数枚分の小型パネルが形成できる大
きさのガラス材からなる２枚の大判マザー基板を用いて製造される。一方のマザー基板に
は、個々のパネルごとにマトリクス状に配列した画素電極及びこの画素電極に接続したス
イッチング素子等を形成し、他のマザー基板には画素電極に対向する共通電極を形成する
。そして、これらのマザー基板を対向させて個々のパネルごとに間にシール枠を介在して
貼り合せ、この貼り合せたマザー基板の外面にスクライブ溝を設けて押圧器具等の工具を
用いて破断させて複数の空セルに分断し、この分断した空セルに液晶を封入する等の工程
を経て製造されている（例えば、下記特許文献１参照）。

図９Ａは従来技術の液晶表示パネル１０の平面図である。この液晶表示パネル１０は２
枚のパネル基板１１、１２を有している。このうち、画素電極及びスイッチング素子が配
設された一方のパネル基板１１の表示領域外の周縁部には、複数のＩＣチップ搭載領域Ｓ
１〜Ｓ４が設けられている。そして、このパネル基板１１の一辺１１Ｘに外部制御回路（
図示せず）に接続されるフレキシブルプリント配線基板（ＦＰＣ：Flexible Printed Cir
cuit）が接続された複数本の接続端子が配設され、これらの接続端子と各チップ搭載領域
Ｓ１〜Ｓ４内の実装端子との間が複数本の接続配線Ｌ１、Ｌ２で接続されている。

また、各ＩＣチップ搭載領域Ｓ１〜Ｓ４からは、液晶を駆動させるためのソース線及び
データ線が表示領域内へ導出されている。これらのソース線及びデータ線と接続配線とは
、導電材からなる配線パターンで形成されている。そして、各ＩＣチップ領域Ｓ１〜Ｓ４
にはＬＳＩ等の半導体チップ（以下、ＩＣチップという）が実装されている。

なお、ＥＬ表示パネルは、少なくとも１枚のパネル基板上にスイッチング素子及び発光
層が配設されている以外は実質的に上述の液晶表示パネルのパネル基板１１と同様の構成
を備えている。

ところが、ソース線及びデータ線は、パネル基板１１上に導電材からなる配線パターン
で形成されるので、これらの配線パターンがその製造工程で短絡或いは断線することがあ
る。そこで、液晶表示パネルやＥＬ表示パネル等の電気光学パネルの製造工程では、通常
、ＩＣチップが実装される前に配線パターンの短絡或いは断線の有無を検査する中間検査
が実施されている（例えば、下記特許文献２参照）。ここで、下記特許文献２に開示され
ている液晶駆動用ＩＣチップの実装領域及び検査プローブについて図１０Ａ及び図１０Ｂ
を用いて説明する。なお、図１０Ａは下記特許文献２に開示された液晶駆動用ＩＣチップ
の実装領域の拡大平面図、図１０Ｂは検査プローブの平面図である。

下記特許文献２に開示された液晶表示パネルのパネル基板のＩＣチップ搭載領域は、こ
の領域の一辺ａから複数本の引出電極２０ｕ〜２０ｚの端部が引き込まれている。これら
の引出電極２０ｕ〜２０ｚは、ＩＣチップ搭載領域内に入ってからの所定の長さ部分にＩ
Ｃチップの実装端子と接続されるバンプ用端子２１ｕ〜２１ｚ及びこれらの端子の延長上
に検査用端子２２ｕ〜２２ｚが設けられている。これらの検査用端子２２ｕ〜２２ｚは、
チップ搭載領域の一辺ａから、その種類、例えば引出電極２０ｕ〜２０ｚそれぞれが表示
を行う色成分（Ｒ、Ｇ、Ｂ等）毎にそれぞれ一定の距離Ｌｒ、Ｌｇ、Ｌｂ離れた位置に形
成されている。また、この検査用端子２２ｕ〜２２ｚに接触される検査プローブ３０は、
図１０Ｂに示すように、横長手方向に対して所定幅に導電性粒子が混入された帯状導電層
３２Ｒ、３２Ｇ、３２Ｂが形成され、残余の部分が帯状絶縁層３３、３３として各帯状導
電層３２Ｒ、３２Ｇ、３２Ｂの間に介在された導電ラバーで形成されている。

液晶表示パネル１０の検査は、チップ搭載領域内に一列に並んだＲ、Ｇ、Ｂ検査用端子
２２ｕ〜２２ｚに、検査プローブ３０の帯状導電層３２Ｒ、３２Ｇ、３２Ｂを接触させ、
不図示の検査装置から所定の信号を送って、配線パターンの断線或いは短絡等の検査が行
なわれる。
特開２００２−３６５６４８号公報（図１６、段落〔０００２〕〜〔０００６〕）特開２００６−３７４１号公報（図３、段落〔００２１〕〜〔００２８〕）

上述したとおり、液晶表示パネルやＥＬ表示パネル等の電気光学パネルはその製造工程
においてマザー基板の分断、液晶封入等の工程を経た後に、パネル基板上に配設された配
線パターンの断線或は短絡の有無等の検査が行なわれている。このような電気光学パネル
の検査は、上記特許文献２の検査方法にみられるように、パネル基板のチップ搭載領域内
に設けられた検査用端子に検査プローブを接触させることによって行われている。

しかしながら、この検査方法は、ソース線及びデータ線の断線或は短絡、すなわちＩＣ
チップに対する出力側に位置する配線パターンの断線等を検出することはできるが、ＩＣ
チップに対する入力側、すなわちＩＣチップとこのＩＣチップに入力信号を送るＦＰＣと
の間の接続配線の欠陥を検出することはできない。通常、この接続配線は、図９Ａにおい
て配線パターンＬ１、Ｌ２で示されているように、パネル基板の最外縁部分を引回されて
おり、マザー基板を複数のパネルに分断する際に欠陥が生じやすい。加えて、電気光学パ
ネルはより高精細化及び小型化される傾向にあり、しかも大判のマザー基板からより多く
の小型パネル基板を形成できるように、隣接する個々の小型パネル基板の境界領域が極め
て狭くした設計になってきている。

そのため、パネル基板の配線パターンは、図９Ａにみられるように、パネル周縁に極め
て近い位置に配設されるようになってきている。一方、パネル基板の製造は、ガラス材で
形成された大判のマザー基板を小型パネル基板に分断し、この分断した小型パネル基板を
所定の製造装置に搬送して所定の加工を施すことによって製造されるので、分断時に周縁
部に割れや欠けが生じたり、製造工程中に小型パネル基板が障害物等に衝突し、その際の
衝撃力によって、小型パネル基板の周縁が大きく欠けたり（図９Ｂ参照）或いは亀裂が発
生したり（図９Ｃ参照）することがある。このような欠けや亀裂が発生すると、パネル基
板の周縁に近接して配設された配線パターンＬ１、Ｌ２が一部破損或いは切断されてしま
うことがある。しかしながら、このような配線パターンＬ１、Ｌ２等の破損ないし切断は
、上記特許文献１に開示された検査方法では検出することができず、ＩＣチップが実装さ
れ、ＦＰＣが接続され、このＦＰＣから所定の信号が加えられたときに初めて発見するこ
とができる。ところが、この段階での不良発見は、既にパネル基板上にＩＣチップ等が実
装されており、また、パネル基板を分解して断線不良の補修等をすることができないため
、パネル基板そのものを不良品として処理せざるを得なくなっている。この段階で廃棄処
分となると、パネル基板本体、ＩＣチップ、接続ケーブル等の全ての部品が無駄になり、
その損失が高額になる。特に、パネル基板に複数個のＩＣチップが実装されるＣＯＧ（Ch
ip On Glass）型の電気光学パネルでは、ＩＣチップが他の部品に比較して高額となるた
めに、その損害額が高額になる。

そこで、本発明は上記の課題を解決するためになされたものであって、本発明の目的は
、ＩＣチップ実装前にパネル基板の周縁に配設された配線パターンの検査が可能な電気光
学パネル、この電気光学パネルのパネル検査方法及び電子機器を提供することにある。

上記目的を達成するため、本発明の第１の態様にかかる電気光学パネルは、周縁部に沿
って延在する正規配線パターンが形成されたパネル基板を有する電気光学パネルであって
、前記パネル基板の周縁と前記正規配線パターンとの間に不良配線検出パターンを形成し
たことを特徴とする。

本発明の第１の態様にかかる電気光学パネルによれば、パネル基板にＩＣチップを搭載
する前であっても、不良配線検出パターンの断線の有無を検知することにより、少なくと
もこのパネル基板に配設された正規配線パターンの良否を推定することが可能になる。す
なわち、不良配線検出パターンに断線が生じていなければ、基板の欠けや亀裂によって正
規配線パターンに断線等の配線不良が生じている可能性は非常に小さい。また、不良配線
検出パターンの断線が検出された場合、正規配線パターンに配線不良が生じている可能性
は非常に大きいので、別途目視検査等を行うことによって正規配線パターンの配線不良の
有無を検知することができる。そのため、本発明の電気光学パネルによれば、従来例では
行われていなかった製造工程の早い段階でパネル不良を判定できるので、廃棄処分する際
の損失を低減できる。

なお、本発明にいう「正規配線」とは、コモン配線、グラウンド配線を含み、何等かの
電気光学パネル駆動用の電気信号が流れている配線を示す。また、本発明にいう「不良配
線」とは、正規配線の「断線」及び正規配線の一部が破損して抵抗値が増大するいわゆる
「細肉化」を指すものである。

また、上記態様の電気光学パネルにおいては、前記不良配線検出パターンは、その両端
に検査用端子が形成されていることが好ましい。

係る態様の電気光学パネルによれば、不良配線検出パターンの両端に検査用端子を設け
たため、これらの検査端子に計測用のプローブを当接するだけで不良配線検査パターンの
断線の有無を検出することができるようになる。

また、上記態様の電気光学パネルにおいては、前記不良配線検出パターンは、その一端
が検査用端子に接続され、他端が前記不良配線検出パターンに近接して配設された最縁部
の正規配線パターンの端子に接続されていることが好ましい。

係る態様の電気光学パネルによれば、不良配線検出パターンに近接して配設された正規
配線パターンを一方の検査用端子として兼用できるため、検査用端子の数を少なくできる
。

また、上記目的を達成するため、本発明の第２の態様にかかる電気光学パネルは、周縁
部に沿って延在する正規配線パターンが形成されたパネル基板を有する電気光学パネルで
あって、前記正規配線パターンの最縁部の配線パターンの両端部近傍を分岐させ、当該分
岐した配線パターンのそれぞれの端部に検査用端子を形成したことを特徴とする。

本発明の第２の態様にかかる電気光学パネルによれば、別途不良配線検出パターンを形
成することなく、正規配線パターンを利用して不良配線の検査ができるようになる。

更に、上記目的を達成するため、本発明の第３の態様にかかる電気光学パネルの検査方
法は、周縁部に沿って延在する正規配線パターンが形成されたパネル基板を有する電気光
学パネルの検査方法において、前記パネル基板の周縁と前記正規配線パターンとの間に不
良配線検出パターンを形成し、前記不良配線検出パターンの断線の有無を導通検査により
検知し、前記不良配線検出パターンの断線が検知されなかった場合には、前記正規配線パ
ターンに断線が無いと判定することを特徴とする。

係る態様の電気光学パネルの検査方法によれば、前記電気光学パネルの発明の効果を奏
する電気光学パネルの検査方法を提供できる。

また、上記態様の電気光学パネルの検査方法においては、前記不良配線検出パターンの
断線が検知されたときは、配線パターンの像の検査により前記正規配線パターンの断線を
検査することが好ましい。

不良配線検出パターンの断線が検知されたことは、直ちに正規配線パターンが断線して
いることを示すものではないが、正規配線パターンが断線している可能性が大きいことを
示すものである。従って、係る態様の電気光学パネルの検査方法によれば、正規配線パタ
ーンが断線している可能性が大きいと判断されたものについてのみ再度正規配線パターン
が断線しているか否かを検査するので、再度検査する電気光学パネルの数を少なくするこ
とができ、検査効率が向上する。加えて、正規配線パターンが断線している可能性が大き
いと判断されたものの全てを破棄する必要がなくなるから、破棄する電気光学パネルの数
を減らすことができ、電気光学パネルの製造コストを大幅に低減することができるように
なる。

更にまた、上記目的を達成するため、本発明の第４の態様にかかる電子機器は、上記い
ずれかに記載の電気光学パネルを備えたことを特徴とする。

係る態様の電子機器によれば、上記のような効果を奏する電気光学パネルを使用した電
子機器が得られる。

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための電気光学パネルとしての液晶表示パネル及びこ
のパネルの検査方法を例示するものであって、本発明をこれらに特定することを意図する
ものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るも
のである。

図１は実施例１に係る液晶表示パネルの平面図である。図２は図１のII−II線の断面図
である。図３Ａは図１のIIIＡ部分の拡大平面図、図３Ｂは図１のIIIＢ部分の拡大平面図
、図３Ｃは図１のIIIＣ部分の拡大平面図、図３Ｄは図１のIIIＤ部分の拡大平面図である
。図４は実施例２に係る液晶表示パネルの平面図である。図５Ａは図４のＶＡ部分の拡大
平面図、図５ＢはＶＢ部分の拡大平面図、図５ＣはＶＣ部分の拡大平面図、図５ＤはＶＤ
部分の拡大平面図である。図６は実施例３に係る液晶表示パネルの平面図である。図７Ａ
は図６のVIIＡ部分の拡大平面図、図７Ｂは図６のVIIＢ部分の拡大平面図、図７Ｃは図６
のVIIＣ部分の拡大平面図である。図８Ａは本発明の液晶表示パネルを搭載したパーソナ
ルコンピュータを示す図であり、図８Ｂは本発明の液晶表示パネルを搭載した携帯電話機
を示す図である。なお、この明細書における説明のために用いられた各図面においては、
各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異
ならせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。

図１及び図２に示すように、本発明の実施例１に係る液晶表示パネル１は、画素電極及
び薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）からなるスイッチン
グ素子等が形成されたアレイ基板（以下、ＡＲ基板という）２と、このＡＲ基板２と対向
する面にカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板（以下、ＣＦ基
板という）４と、を備え、ＡＲ基板２とＣＦ基板４とは間にシール枠６を介在して貼り合
せ、両基板２、４とシール枠４とによって囲まれた領域に液晶７が封入された構成となっ
ている。なお、図２では、ＡＲ基板２上に設けた画素電極及び各種配線が構造物３として
、ＣＦ基板４上のカラーフィルタ及び共通電極等が構造物５としてそれぞれ示されている
。

この液晶表示パネル１は、複数枚分の小型パネルを形成できる大きさのガラス材からな
る２枚の不図示の大判マザー基板を用いて製造される。このうち一方のマザー基板には個
々のパネルごとにマトリクス状に配列した画素電極及びこの画素電極に接続したＴＦＴ等
を形成して複数のＡＲ基板２を形成し、他のマザー基板にはＡＲ基板２の画素領域に合わ
せてマトリクス状に設けたブラックマトリクスと、このブラックマトリクスで囲まれた領
域に設けた例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタと、このカラーフィ
ルタを覆うように設けた共通（コモン）電極とを形成する。そして、これらのマザー基板
の表面を対向させて個々のパネルごとにシール枠により貼り合せ、この貼り合せたマザー
基板の外面にスクライブ溝を設けて押圧器具等の工具で加圧して破断させ、複数枚分の個
々のパネルに分断する。また、分断されたパネルに液晶が封入されることにより液晶表示
パネル１が製造される。ＴＦＴ等が形成された基板はＡＲ基板２、カラーフィルタ等が形
成された基板はＣＦ基板４となっている。

ＡＲ基板２は、対向する長辺２ａ、２ｂ及び短辺２ｃ、２ｄを有する矩形状の基板から
なり、一方の長辺２ｂ及び短辺２ｄ側には、ＣＦ基板４と貼り合わせた際に外部に露出す
る張出し部２Ｘ、２Ｙが形成されている。これらの張出し部２Ｘ、２Ｙには、液晶駆動用
のＩＣチップが実装される複数のＩＣチップ搭載領域Ｓ１〜Ｓ４が設けられている。これ
らのＩＣチップ搭載領域Ｓ１〜Ｓ４のうち、１つのＩＣチップ搭載領域Ｓ１は、短辺２ｄ
側の張出し部２Ｙにあってゲートドライバ用ＩＣチップが実装され、他のＩＣチップ搭載
領域Ｓ２〜Ｓ４は、長辺２ｂ側の張出し部２Ｘにあってそれぞれにソースドライバ用ＩＣ
チップが実装されるようになっている。

各ＩＣチップ搭載領域Ｓ１〜Ｓ４内には、各ＦＰＣを介して入力される各種信号をＩＣ
チップに入力するための接続配線Ｌ１、Ｌ２が接続される複数個の入力側バンプ用端子ｔ
_ＩＮと、表示領域ＤＡ内に配設されるソース線ＳＷ_１〜ＳＷ_ｚ及びゲート線ＧＷ_１〜ＧＷ
_ｎに接続される複数個の出力側バンプ用端子ｔ_ＯＵＴが配設されている。なお、図３Ｃに
はＩＣチップ搭載領域Ｓ１の入力側バンプ用端子ｔ_ＩＮ及び出力側バンプ用端子ｔ_ＯＵＴ
が示されている。

また、ＩＣチップ搭載領域Ｓ１からは、複数本のゲート線ＧＷ_１〜ＧＷ_ｎが所定の間隔
をあけて導出されて図１の行方向（ＡＲ基板２の長尺方向）に沿って配列されている。ま
た、長辺２ｂに設けられたＩＣチップ搭載領域Ｓ２〜Ｓ４からは、複数本のソース線ＳＷ
_１〜ＳＷ_ｚが互いに所定の間隔をあけて導出されて図１の列方向（ＡＲ基板２の短尺方向
）に沿って配列されている。なお、図１においては、ＩＣチップ搭載領域Ｓ２からはソー
ス線ＳＷ_１〜ＳＷ_ｘ、ＩＣチップ搭載領域Ｓ３からはソース線ＳＷ_ｘ＋１〜ＳＷ_ｙ、ＩＣ
チップ搭載領域Ｓ４からはソース線ＳＷ_ｙ＋１〜ＳＷ_ｚがそれぞれ導出されている。それ
ぞれのゲート線ＧＷ_１〜ＧＷ_ｎとソース線ＳＷ_１〜ＳＷ_ｚは、図示しない絶縁膜を介して
互いに絶縁された状態で積層され表示領域ＤＡ内にマトリクス状に配線されている。また
、ゲート線ＧＷ_１〜ＧＷ_ｎとソース線ＳＷ_１〜ＳＷ_ｚとで囲まれるそれぞれの領域にゲー
ト線ＧＷ_１〜ＧＷ_ｎに印加される走査信号によってオンするスイッチング素子としてのＴ
ＦＴ、及び、ソース線ＳＷ_１〜ＳＷ_ｚに印加される映像信号がＴＦＴを介して供給される
画素電極が形成されている。これらのゲート線ＧＷ_１〜ＧＷ_ｎ及びソース線ＳＷ_１〜ＳＷ
_ｚは、遮光性金属材料、例えばＣｒ、Ａｌ、Ｔｉあるいはこれらを多層構造としたものか
らなる配線パターンで形成されている。

ＡＲ基板２表面の長辺２ｂに近接する一部には、外部制御回路に接続されたＦＰＣを接
続するための複数本の接続端子Ｔが設けられている。接続端子ＴとＩＣチップ搭載領域Ｓ
１〜Ｓ４内の出力側バンプ用端子ｔ_ＩＮとは、張出し部２Ｘ、２Ｙに引回された第１、第
２接続配線Ｌ１、Ｌ２でそれぞれ接続されている。第１、第２接続配線Ｌ１、Ｌ２はゲー
ト線ＧＷ_１〜ＧＷ_ｎと同一の材料を使用し、ゲート線ＧＷ_１〜ＧＷ_ｎを形成する工程と同
一工程で形成されると好ましい。

以下には、図１及び図３を参照して、ＡＲ基板２に配設される接続配線Ｌ１、Ｌ２の構
造等について詳述する。図３Ａに示すように、接続端子Ｔは、複数本の接続端子Ｔ_１〜Ｔ
_Ｍ及びＴ_Ｍ＋１〜Ｔ_Ｚからなり、これらの接続端子Ｔ_１〜Ｔ_Ｚは長辺２ｂに沿って一列に
配設されている。また、これらの接続端子Ｔ_１〜Ｔ_Ｚの両側部には、検査パットＰ_１、Ｐ
_２がそれぞれ設けられている。更に、接続端子Ｔ_１〜Ｔ_Ｚから最も離れたＩＣチップ搭載
領域Ｓ１及びＳ２の近傍にはそれぞれ検査パッドＰ_３、Ｐ_４が設けられている。各検査パ
ッドＰ_１〜Ｐ_４は、不図示の検査プローブの接点が接触できるように比較的大きい面積を
有する端子片で形成されている。

複数本の接続端子Ｔ_１〜Ｔ_Ｍ及びＴ_Ｍ＋１〜Ｔ_Ｚのうち、接続端子Ｔ_１〜Ｔ_Ｍには複数
本の第１接続配線Ｌ１が接続されており、この接続配線Ｌ１は長辺２ｂに沿って配設され
てＩＣチップ搭載領域Ｓ２、Ｓ３内の各入力側バンプ用端子ｔ_ＩＮに接続されている。ま
た、接続端子Ｔ_Ｍ＋１〜Ｔ_Ｚには複数本の第２接続配線Ｌ２が接続されており、この接続
配線Ｌ２は長辺２ｂ及び短辺２ｄに沿って配設されてＩＣチップ搭載領域Ｓ１、Ｓ４内の
各入力側バンプ用端子ｔ_ＩＮに接続されている。

第１、第２接続配線Ｌ２は、隣接する２つの接続配線群ＬａとＬｂ及びＬｃとＬｄとか
ら構成されている。このうち、接続配線群ＬａはＩＣチップ搭載領域Ｓ２内の入力側バン
プ用端子ｔ_ＩＮに、接続配線群ＬｂはＩＣチップ搭載領域Ｓ３の入力側バンプ用端子ｔ_Ｉ
_Ｎに、接続配線群ＬｃはＩＣチップ搭載領域Ｓ４内の入力側バンプ用端子ｔ_ＩＮに、接続
配線群ＬｄはＩＣチップ搭載領域Ｓ１の入力側バンプ用端子ｔ_ＩＮにそれぞれ接続されて
いる。

また、第１、第２接続配線Ｌ１、Ｌ２の外側、すなわち、パネル基板２の長辺２ｂ及び
短辺２ｄの周縁部側には不良配線検出パターンＤ１、Ｄ２が配設されている。この不良配
線検出パターンＤ１、Ｄ２はパネル基板２の周縁部から例えば０．０２５ｍｍだけ内側の
位置（図３Ｄ参照）に位置しており、その線幅は、例えば０．０３ｍｍであって、この不
良配線検出パターンＤ１、Ｄ２と接続配線Ｌｂ、Ｌｄとは、例えば０．１ｍｍ離れている
。なお、接続配線Ｌ１、Ｌ２の幅長は例えば０．００５ｍｍであり、各接続配線Ｌ１、Ｌ
２同士の間隔は例えば０．０３ｍｍとなっている。これらの不良配線検出パターンＤ１、
Ｄ２うち、不良配線検出パターンＤ１は検査パッドＰ１、Ｐ３間、及び不良配線検出パタ
ーンＤ２は検査パッドＰ２、Ｐ４間をそれぞれ接続するものとなっている。これらの不良
配線検出パターンＤ１、Ｄ２は、接続配線Ｌ１、Ｌ２と同様にゲート線ＧＷ_１〜ＧＷ_ｎと
同一の材料を使用し、ゲート線ＧＷ_１〜ＧＷ_ｎを形成する工程と同一工程で形成されると
好ましい。

第１、第２接続配線Ｌ１、Ｌ２は、接続端子Ｔに接続されてＦＰＣからＩＣチップ搭載
領域Ｓ１〜Ｓ４に搭載されたＩＣチップに所定の信号を伝送する信号線となっている。こ
れらの第１、第２接続配線Ｌ１、Ｌ２は、各種信号を伝送する配線であることから本発明
における正規配線に対応する。また、この実施例における各不良配線検出パターンＤ１、
Ｄ２は、検査用として追加したダミーパターンである。尚、各不良配線検出パターンＤ１
、Ｄ２として、従来から普通に形成されていたシールド線等を利用することにより形成し
てもよい。

上述したように、各不良配線検出パターンＤ１、Ｄ２は第１、第２接続配線Ｌ１、Ｌ２
の外側（ＡＲ基板２の周縁部に最も近い位置）を囲むように配設されている（図１参照）
。この位置に配設することにより、液晶表示パネル１の製造工程においてＡＲ基板２の周
縁部に欠けや亀裂等が発生すると、初めに不良配線検出パターンＤ１、Ｄ２に欠陥が発生
する。そして、この欠けや亀裂等が大きいとその内側にある第１、第２接続配線Ｌ１、Ｌ
２まで破損あるいは切断されることになる。

次に、これらの不良配線検出パターンＤ１、Ｄ２を用いた不良配線パターン検査方法を
説明する。不良配線パターン検査方法のうち、断線検査は、各検査パッドＰ１、Ｐ２及び
Ｐ３、Ｐ４間に配設した不良配線検出パターンＤ１、Ｄ２の導通検査によって行なわれる
。この導通検査は、検査パッドＰ１、Ｐ３間及び検査パッドＰ２、Ｐ４間に電圧を印加し
て、その導通の有無を検知する単純な検査手段を用いて行われる。この検査手段は、例え
ば、公知の検査プローブを利用して、ＩＣチップ実装前の検査時にこの検査プローブを検
査パッドに接触させて各検査接点に所定の電圧を印加して抵抗値を計測することにより、
各検査パッド間に接続された不良配線検出パターンＤ１、Ｄ２の断線の有無が検出される
。尚、断線していても離間せずに接触しているときは抵抗値が大きくなるものの接続は維
持されるが、これも断線とみなす。

この導通検査により、不良配線検出パターンＤ１、Ｄ２のいずれか１本でも断線してい
れば導通しないので、各不良配線検出パターンＤ１、Ｄ２の断線を簡単に検出できる。そ
して、不良配線検出パターンＤ１、Ｄ２が断線していると、これらの不良配線検出パター
ンＤ１、Ｄ２に僅かな間隔（例えば０．１ｍｍ）をおいて近接配置している第１、第２接
続配線Ｌ１、Ｌ２からなる正規配線パターンが断線あるいは細肉化している確率が極めて
高いので、不良配線検出パターンＤ１、Ｄ２の断線が検出されたものは一応不良品として
処理される。この検査は、ＡＲ基板２にＩＣチップを搭載する前に実施できるので、製造
工程の早い段階で不良品を発見できる。

この検査において不良配線検出パターンＤ１、Ｄ２の断線が検出されて一応不良品と判
定された場合でも、近接配置されている第１、第２接続配線Ｌ１、Ｌ２からなる正規配線
パターンが断線あるいは細肉化していないもの（良品）が混入している可能性がある。こ
のような良品を破棄してしまうことは経済的に大きな損失となるので、不良配線検出パタ
ーンＤ１、Ｄ２の断線が検出されて一応不良品と判定されたものについては全て顕微鏡等
を用いた目視検査を行なう。この目視検査によって、第１、第２接続配線Ｌ１、Ｌ２の状
態を調べることにより、上述のような一応不良品と判定されたものの中に混入していた良
品を選別することができるので、良品を誤って不良品と判断して破棄してしまうようなこ
とを防止できるようになる。しかも、目視検査しなければならないパネル基板２の数は不
良配線検出パターンＤ１、Ｄ２の導通の有無によって選別されているので大幅に少なくな
り、目視検査の導入が製造効率に与える影響は小さい。なお、この二次検査方法は目視検
査に限定するものではない。例えば、正規配線パターンを撮像し、基準パターンと比較し
たり、パターンの連結を撮像の分析で確認したりしてもよい。

このように、実施例１の液晶表示パネル１においては、ＡＲ基板２の張出し部分２Ｘ、
２Ｙに配設される正規配線パターンである第１、第２接続配線Ｌ１、Ｌ２の最外周部に不
良配線検出パターンＤ１、Ｄ２が配設されている。そして、パネル基板にＩＣチップを搭
載する前であっても、これらの不良配線検出パターンＤ１、Ｄ２の断線の有無を検知する
ことにより、少なくともこのＡＲ基板２に配設された第１、第２接続配線Ｌ１、Ｌ２の良
否を推定することが可能になる。すなわち、不良配線検出パターンＤ１、Ｄ２に断線が生
じていなければ、第１、第２接続配線Ｌ１、Ｌ２に断線あるいは細肉化が生じている可能
性は非常に小さい。また、不良配線検出パターンＤ１、Ｄ２の断線が検出された場合、第
１、第２接続配線Ｌ１、Ｌ２の断線あるいは細肉化が生じている可能性は非常に大きいの
で、別途目視検査等を行うことによって第１、第２接続配線Ｌ１、Ｌ２の断線あるいは細
肉化の有無を検知することができる。しかも、これらの不良配線検出パターンＤ１、Ｄ２
の導通を検査する工程は液晶表示パネル１の製造工程における前半の段階で行えるので、
早い段階で不良品を見つけられるようになり、製造工程の後半の段階で液晶表示パネル１
に取付けられる各種部品のロスも削減することが可能となる。

次に、図４及び図５を参照して、本発明の実施形態２に係る液晶表示パネル及びこのパ
ネル検査方法を説明する。本実施例２に係る液晶表示パネル１Ａは、上記液晶表示パネル
１と共通の構成を多く有しているので、共通する構成要素には同じ符号を付して重複説明
を省略し、異なる構成についてのみ以下に詳述する。

上記実施例１の液晶表示パネル１は、それぞれの不良配線検出パターンＤ１、Ｄ２の両
端に検査パッドＰ_１〜Ｐ_４を設けた構成とされているが、実施例２に係る液晶表示パネル
１Ａは、これらの検査パッドＰ_１〜Ｐ_４のうち、検査パッドＰ_１、Ｐ_２を省き、両端に位
置する接続端子Ｔ_１、Ｔ_Ｚで検査パッドＰ_１、Ｐ_２を代用したものである。

この液晶表示パネル１Ａは、２本の不良配線検出パターンＤ３、Ｄ４のうち、一方の不
良配線検出パターンＤ３は、一端が検査パッドＰ_３に接続され、他端が接続端子Ｔの左端
部に位置する接続端子Ｔ_１に接続されている。なお、この接続端子Ｔ_１には、第１接続配
線Ｌ１のうち最外部（つまり長辺２ｂに最も近接した位置）に配設される接続配線Ｄ３が
接続されており、この接続配線Ｌ１_１は長辺２ｂに沿って配設されている。他の不良配線
検出パターンＤ４は、一端が検査パッドＰ_４に接続され、他端が接続端子Ｔの右端部に位
置する接続端子Ｔ_Ｚに接続されている。なお、この接続端子Ｔ_Ｚには、第１接続配線Ｌ２
のうち最外部（つまり長辺２ｂ及び短辺２ｄに最も近接した位置）に配設される接続配線
Ｄ４が接続されており、この接続配線Ｌ２_１は長辺２ｂ及び短辺２ｄに沿って配設されて
いる。

本実施例２の液晶表示パネル１Ａにおける不良配線パターン検査方法は、接続端子Ｔ_１
と検査パッドＰ_３及び接続端子Ｔ_Ｚと検査パッドＰ_４との間で、上記実施例１において説
明した検査法と同じ方法で行なわれる。

上述した本実施例２に係る液晶表示パネル１Ａによれば、上記実施例１の液晶表示パネ
ル１に比して検査パッドＰ_１、Ｐ_２を削減できるので、検査パットＰ_１、Ｐ_２を形成する
ためのスペースをＡＲ基板２上に確保する必要がなくなり、近年の液晶表示パネルの狭額
縁化の要望に則した設計を行うことが可能となる。

次に、図６及び図７を参照して、本発明の実施例３に係る液晶表示パネル１Ｂ及びこの
液晶表示パネル１Ｂの検査方法を説明する。本実施例３に係る液晶表示パネル１Ｂは、上
記実施例１及び２の液晶表示パネル１、１Ａと共通の構成を多く有しているので、共通す
る構成要素には同じ符号を付して重複説明を省略し、異なる構成についてのみ詳述する。

上記実施例１の液晶表示パネル１は、不良配線検出パターンとして、正規配線パターン
とは別にダミーの配線パターンを配設して、このダミーの配線パターンを用いて不良配線
の検出を行うようになっていた。しかしながら、この実施例３に係る液晶表示パネル１Ｂ
は、ダミー配線を使用せず、正規配線パターンを不良配線検出用に兼用して正規配線パタ
ーンの断線あるいは細肉化の検出が可能となるようにしたものである。

すなわち、本実施例３の液晶表示パネル１Ｂは、第１、第２接続配線Ｌ１、Ｌ２のうち
それぞれの最縁部に位置する接続配線Ｌ１_１、Ｌ２_１を利用して不良配線パターンを形成
している。詳しくは、一方の接続配線Ｌ１_１はその両端部近傍にて配線を分岐させ、分岐
した分岐配線Ｌ１_２、Ｌ１_３の端部を検査パッドＰ_１、Ｐ_３に、他の接続配線Ｌ２_１もそ
の両端部近傍にて配線を分岐させ、分岐した分岐配線Ｌ２_２、Ｌ２_３の端部を検査パッド
Ｐ_２、Ｐ_４にそれぞれ接続する。なお、これらの各分岐配線のうち、検査パッドＰ_３に接
続される分岐配線Ｌ１_３については図示を省略している。

本実施例３の液晶表示パネル１Ｂにおける不良配線パターン検査方法は、上記実施例１
において説明した検査法と同じ方法で行なわれる。この液晶表示パネル１Ｂによると、正
規配線パターンの接続配線Ｌ１、Ｌ２のうちの１本を不良配線検出パターンとして兼用で
きるので、別途不良配線検出パターンを形成することなく、不良配線の検査ができるよう
になる。ただし、ここで行われる検査の結果、断線あるいは細肉化等が見つかった場合に
は、目視による検査を行うまでもなく、不良品として製造途中の液晶表示パネル１Ｂの廃
棄を行うことになる。

以上、本発明の実施例１及び２として電気光学パネルとして液晶表示パネルの例を説明
した。このような本発明の電気光学パネルは、パーソナルコンピュータ、携帯電話機、携
帯情報端末などの電子機器に使用することができる。このうち、電気光学パネル７１をパ
ーソナルコンピュータ７０に使用した例を図８Ａに、同じく電気光学パネル７６を携帯電
話機７５に使用した例を図８Ｂに示す。ただし、これらのパーソナルコンピュータ７０及
び携帯電話機７５の基本的構成は当業者に周知であるので、詳細な説明は省略する。

実施例１に係る液晶表示パネルの平面図である。図１のII−II線の断面図である。図３Ａは図１のIIIＡ部分の拡大平面図、図３Ｂは図１のIIIＢ部分の拡大平面図、図３Ｃは図１のIIIＣ部分の拡大平面図、図３Ｄは図１のIIIＤ部分の拡大平面図である。実施例２に係る液晶表示パネルの平面図である。図５Ａは図４のＶＡ部分の拡大平面図、図５ＢはＶＢ部分の拡大平面図、図５ＣはＶＣ部分の拡大平面図、図５ＤはＶＤ部分の拡大平面図である。実施例３に係る液晶表示パネルの平面図である。図７Ａは図６のVIIＡ部分の拡大平面図、図７Ｂは図６のVIIＢ部分の拡大平面図、図７Ｃは図６のVIIＣ部分の拡大平面図である。図８Ａは本発明の液晶表示パネルを搭載したパーソナルコンピュータを示す図であり、図８Ｂは本発明の液晶表示パネルを搭載した携帯電話機を示す図である。図９Ａは従来技術の液晶表示パネルの平面図、図９Ｂは図９ＡのIXＢ部分の拡大図、図９Ｃは図９ＡのIXＣ部分の拡大図である。図１０Ａは従来技術の液晶表示パネルの検査端子形成部分の拡大説明図、図１０Ｂは従来技術の検査プローブの平面図である。

符号の説明

１、１Ａ、１Ｂ：液晶表示パネル２：ＡＲ基板２ａ〜２ｄ：辺２Ｘ、２Ｙ：張出し
部４：ＣＦ基板６：シール枠７：液晶Ｄ１〜Ｄ４：不良配線検査パターンＦＰ
Ｃ：接続ケーブルＬ１、Ｌ２、Ｌ１_１、Ｌ２_１：接続配線Ｌ１_２、Ｌ１_３、Ｌ２_２、
Ｌ２_３：分岐配線Ｌａ〜Ｌｄ：接続配線群Ｐ_１〜Ｐ_４：検査パッドＳ１〜Ｓ４：Ｉ
Ｃチップ搭載領域ＧＷ_１〜ＧＷ_ｎ：ゲート線ＳＷ_１〜ＳＷ_ｚ：ソース線Ｔ、Ｔ_１〜
Ｔ_Ｚ：接続端子ｔ_ＩＮ：入力側バンプ用端子ｔ_ＯＵＴ：出力側バンプ用端子

Claims

周縁部に沿って延在する正規配線パターンが形成されたパネル基板を有する電気光学パ
ネルであって、前記パネル基板の周縁と前記正規配線パターンとの間に不良配線検出パタ
ーンを形成したことを特徴とする電気光学パネル。
前記不良配線検出パターンは、その両端に検査用端子が形成されていることを特徴とす
る請求項１に記載の電気光学パネル。
前記不良配線検出パターンは、その一端が検査用端子に接続され、他端が前記不良配線
検出パターンに近接して配設された最縁部の正規配線パターンの端子に接続されているこ
とを特徴とする請求項１に記載の電気光学パネル。
周縁部に沿って延在する正規配線パターンが形成されたパネル基板を有する電気光学パ
ネルであって、前記正規配線パターンの最縁部の配線パターンの両端部近傍を分岐させ、
当該分岐した配線パターンのそれぞれの端部に検査用端子を形成したことを特徴とする電
気光学パネル。
周縁部に沿って延在する正規配線パターンが形成されたパネル基板を有する電気光学パ
ネルの検査方法において、
前記パネル基板の周縁と前記正規配線パターンとの間に不良配線検出パターンを形成し
、前記不良配線検出パターンの断線の有無を導通検査により検知し、前記不良配線検出パ
ターンの断線が検知されなかった場合には、前記正規配線パターンに断線が無いと判定す
ることを特徴とする電気光学パネルの検査方法。
前記不良配線検出パターンの断線が検知されたときは、配線パターンの像の検査により
前記正規配線パターンの断線を検査することを特徴とする請求項５に記載の電気光学パネ
ルの検査方法。
請求項１〜４のいずれかに記載の電気光学パネルを備えたことを特徴とする電子機器。