JP4583052B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP4583052B2
JP4583052B2 JP2004058545A JP2004058545A JP4583052B2 JP 4583052 B2 JP4583052 B2 JP 4583052B2 JP 2004058545 A JP2004058545 A JP 2004058545A JP 2004058545 A JP2004058545 A JP 2004058545A JP 4583052 B2 JP4583052 B2 JP 4583052B2
Authority
JP
Japan
Prior art keywords
wiring
short
substrate
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004058545A
Other languages
English (en)
Other versions
JP2005249993A5 (ja
JP2005249993A (ja
Inventor
信三 松本
邦彦 渡辺
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2004058545A priority Critical patent/JP4583052B2/ja
Priority to US11/066,237 priority patent/US7372514B2/en
Publication of JP2005249993A publication Critical patent/JP2005249993A/ja
Publication of JP2005249993A5 publication Critical patent/JP2005249993A5/ja
Application granted granted Critical
Publication of JP4583052B2 publication Critical patent/JP4583052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、アクティブマトリクス型表示装置に係り、特にガラス基板、あるいはプラスチックシート（ＰＥＳ(Polyethersulfone)フィルム等）やスチール箔上に絶縁膜を形成した基板などの折り曲げ可能な絶縁基板の上に薄膜トランジスタ（ＴＦＴ）を有する画素をマトリクス状に形成するに際し、静電気ストレスに強く、信号線の断線が生じた場合でもリペア線による補修が高信頼性で十分に行うことができ、また、チップオンガラス（ＣＯＧ）実装との組合せで軽量、コンパクト実装を実現したアクティブマトリクス型表示装置に関する。
以下、アクティブマトリクス型の表示装置を構成する表示パネルとして液晶パネルを例として説明する。図２４は液晶パネルのＴＦＴ基板の模式平面図である。ＴＦＴ基板１上には、ゲート信号線３０、ドレイン信号線４０が形成されている。図２４の図面上側で、ドレイン信号線４０から延在した延長配線４１は、リペア配線４３と絶縁膜を介して交叉している。同図面下側で、従来のリペア配線４００は、ドレイン信号線４０から延在した引出し配線４０２と絶縁膜を介して交叉している。基板１の周辺部には、駆動ＩＣが搭載されたテープキャリアパッケージ（ＴＣＰ）４１０がゲート信号線３０、ドレイン信号線４０と電気的に接続され、更に、プリント基板４３０で通常構成される垂直走査回路、映像信号駆動回路、電源回路・信号変換回路がホストからの各種信号を変換し、上記基板に信号を供給する。
従来では、信号線の途中で切断不良個所２２が生じた場合は、レーザで異層配線同志を電気的に接続している。図中では、上側と下側の個所２６で示す２ケ所にレーザビーム１４０を一回あるいは複数回照射し、リペア配線と信号線との電気的接続を確保していた。
リペア後の信号供給経路９１は、ＴＣＰ４１０からの駆動信号を、基板上のＴＣＰ配線との接続端子（図示せず）、信号線の引出し配線４０２、レーザで異層配線同志を電気的に接続している個所２６、リペア配線４００、リペア配線の接続端子部（図示せず）、ＴＣＰ内のリペア配線４０１、映像信号駆動回路内のリペア配線４０１、配線連結用のフレキシブルプリント回路基板（ＦＰＣ基板）４２０、垂直走査回路回路内のリペア配線４０１、配線連結用のＦＰＣ４２０，リペア配線４３、個所２６、ドレイン信号線から延在した配線４１と周回し、切断不良個所２２より上側の信号線４０に駆動信号が供給される。
また、複数のゲート信号線３０及び複数のドレイン信号線４０を互いに短絡させる静電対策用ショート用配線７を製造工程の途中で基板から切断除去していた。
また、図２５は従来の液晶パネルの基板切断の説明図である。図２５に示すように、従来の液晶パネルでは、静電対策用ショート用配線７をゲート信号線３０、ドレイン信号線４０から電気的に分離するため、多数個所にスクライブライン８を形成し、その後、基板反転転送、基板切断、水平平行搬送、スクライブライン形成、反転転送、基板切断と多数の工程を経て、基板外周部（基板廃棄部分）６００を切断除去していた。なお、参照符号５００はＴＦＴアレイ部（画素マトリクス部、表示領域）を示す。この種の従来技術を開示したものとしては、特許文献１、特許文献２、特許文献３などを挙げることができる。
特許第３１６７６３３号公報 特許第３３１５８３４号公報 特開平９−２４４０４８号公報
上記したように、従来のＴＦＴを有する画素をマトリクス状に配置した表示パネルで構成した表示装置では、
（１）リペアラインがＴＦＴへの入力配線と交叉している部分が多いため交叉容量の影響で信号遅延が大きくなるため、表示異常が生じる。また、モジュール（ＭＤ）工程での信頼性の高いリペアが不可能な状態となることがある。
（２）外周をパネル製造の途中工程で切断除去しているため、後工程での静電気ストレスに弱い構造となる。特に、偏光板貼付け工程や駆動ＩＣ（ＣＯＧ）実装工程で、静電気対策用ショート用配線が無いため、ＴＦＴ配線パターンが断線したり、パターン間で短絡したり、薄膜トランジスタのしきい値電圧が変動したりすることがある。
（３）多数回の工程で基板を切断するため、機械的ストレスが残存する基板に加わり、あるいは基板に残存した機械的ストレスが切断時に緩和されることで、基板端部の割れや切断時の異物による端子部や配線部の一部断線が生じる。また、コスト面でも時間がかかる。
（４）除去される基板部分が比較的多いので、廃棄基板を廃棄したり再生したりする処理が必要である。
本発明の目的は、
（１）リペアラインが信号線引出し配線と交叉している部分を無くし、ＴＦＴ製造工程、パネル製造工程、モジュール製造工程での各工程で信頼性の高いリペアを可能とすることにある。
（２）ショート用配線を基板上に残し、静電チャージ等の電気的ストレスあるいは切断等の機械的ストレスによる不良を少なくすることにある。
（３）除去される基板部分をほとんど無くし、リサイクルを不要とする。各基板に１枚しかパネルが取れない大型パネルの場合では基板切断の完全排除を可能とすることにある。
（４）ＣＯＧ実装方式を採用し、原価低減、コンパクト実装を可能とすることにある。
上記課題を解決するための本発明の代表的な構成を列挙すれば、以下のとおりである。まず、本発明によるアクティブマトリクス型表示装置に関しては、
（１）絶縁基板と、
該基板上にマトリクス状に配置された複数の薄膜トランジスタと該薄膜トランジスタへ信号を供給する複数の信号線とからなる表示部と、
前記複数の信号線へ電気信号を供給する複数本の入力配線と、
前記基板上に設けられ、前記複数本の入力配線にチップ・オン・ガラス実装で電気的に接続された前記薄膜トランジスタ駆動用のＩＣチップと、
前記各入力配線と電気的に接続され前記ＩＣチップの下を通り貫けるパッド間ショート用配線と、
前記ＩＣチップが実装される領域よりも外側で前記基板の端面よりも内側に設けられ、前記パッド間ショート用配線を互いに電気的に接続するショート用配線と、
前記複数のパッド間ショート用配線と前記ショート用配線との電気的接続を切断する切断領域を前記ＩＣチップよりも外側で該ショート用配線よりも内側に配置する。
（２）絶縁基板と、
前記基板上にマトリクス状に配置された複数の薄膜トランジスタと該薄膜トランジスタへ信号を供給する複数の信号線とからなる表示部と、
前記複数の信号線へ電気信号を供給する複数本の入力配線と、
前記基板上に設けられ前記複数本の入力配線にチップ・オン・ガラス実装で電気的に接続された前記薄膜トランジスタ駆動用のＩＣチップと、
前記基板上に設けられた前記ＩＣチップとの接続用パッドと、
前記各入力配線と電気的に接続され上記ＩＣチップの下を通るパッド間ショート用配線と、
前記基板の端面よりも内側に設けられ、前記パッド間ショート用配線を互いに電気的に接続するショート用配線と、
前記複数のパッド間ショート用配線と前記ショート用配線との電気的接続を切断する切断領域を前記接続用パッドと該ショート用配線との間に配置し、
前記ショート用配線と電気的に接続するＦＰＣ配線との接続端子部分を有している。
（３）絶縁基板と、
前記基板上にマトリクス状に配置された複数の薄膜トランジスタと該薄膜トランジスタへ信号を供給する複数の信号線とからなる表示部と、
前記複数の信号線へ電気信号を供給する複数本の入力配線と、
前記薄膜トランジスタ駆動用のＩＣチップを搭載したフレキシブル基板と前記複数本の入力配線とを電気的に接続する端子部と、
前記各入力配線と電気的に接続され端子部より外側に設けられるパッド間ショート用配線と、
前記端子部よりも外側で前記基板の端面よりも内側に設けられたショート用配線と、
前記複数のパッド間ショート用配線と前記ショート用配線との電気的接続を切断する切断領域を前記端子部よりも外側で該ショート用配線よりも内側に配置している。
（４）前記（１）から（３）のいずれかのアクティブマトリクス型表示装置において、前記ショート用配線は、静電気対策用ショート用配線あるいは分岐ショート用配線である。
（５）前記（１）から（３）のいずれかのアクティブマトリクス型表示装置において、前記ＦＰＣは、前記ショート用配線、あるいは前記ショート用配線と前記切断領域を覆うように貼り付けられている。
（６）前記（１）から（３）のいずれかのアクティブマトリクス型表示装置において、前記基板上に、更にフレキシブルプリント回路基板の配線間接続パターンが形成されている。
（７）前記（４）のアクティブマトリクス型表示装置において、前記分岐ショート用配線は、Ｕ字状である。
（８）前記（１）から（３）のいずれかのアクティブマトリクス型表示装置において、前記ショート用配線は、各色毎に対応する同一本数の複数の配線で形成される。
（９）前記（１）から（３）のいずれかのアクティブマトリクス型表示装置において、リペアが必要な信号線と電気的接続する前記パッド間ショート用配線を除いて前記切断がなされている。
（１０）絶縁基板と、
該基板上にマトリクス状に配置された複数の薄膜トランジスタと該薄膜トランジスタへ信号を供給する複数の信号線とからなる表示部と、
前記複数の信号線へ電気信号を供給する複数本の入力配線と、
前記基板上に設けられ、前記複数本の入力配線にチップ・オン・ガラス実装で電気的に接続された前記薄膜トランジスタ駆動用のＩＣチップと、
前記各入力配線と電気的に接続され前記ＩＣチップの下を通るパッド間ショート用配線と、
前記ＩＣチップが実装される領域よりも外側で前記基板の端面よりも内側に設けられ、前記パッド間ショート用配線を互いに電気的に接続するショート用配線と、
前記複数のパッド間ショート用配線と前記ショート用配線との電気的接続を切断する切断領域を前記ＩＣチップが実装される領域よりも外側で該ショート用配線よりも内側に配置し、
前記ショート用配線と信号線につながる延長配線とを前記基板のシール部の外側に形成し、
リペアする信号配線を前記ショート用配線と金属錯体で電気的に接続する
（１１）前記（１０）のアクティブマトリクス型表示装置において、前記ショート用配線は、複数色の各色毎に対応する同一本数の複数の配線で形成される。
（１２）前記（１１）のアクティブマトリクス型表示装置において、前記複数のショート用配線の一部には、複数色の各色毎に対応する検査パッドが形成される。
（１３）絶縁基板上の表示領域内に複数のドレイン信号線及び該ドレイン信号線と交叉する複数のゲート信号線と、該ドレイン信号線と該ゲート信号線の交叉部近傍に形成された薄膜トランジスタを備え、
前記表示領域の外側の該基板上に設けられ、前記複数のドレイン信号線あるいは該複数のゲート信号線に電気信号を供給するための駆動用のＩＣチップが実装される端子部と、
前記ＩＣチップの下を通り、前記端子部と電気的に接続されるパッド間ショート用配線と、
前記パッド間ショート用配線よりも前記基板の端面側に位置する静電気対策用ショート用配線と、
前記パッド間ショート用配線と前記静電気対策用ショート配線との間の電気的接続を、前記複数のドレイン信号線あるいは前記複数のゲート信号線の特定の信号線を除いて切断するための切断部と、
前記複数のドレイン信号線の延長配線あるいは前記複数のゲート信号線の延長配線と絶縁層を介して交叉したリペア配線と、
前記リペア配線と該特定の信号線の延長配線とをレーザでの電気的に接続した接続個所とを有し、
前記特定の信号線と前記リペア配線、及び、該特定の信号線と前記静電気対策用ショート配線との電気的接続を可能とする。
（１４）絶縁基板上の表示領域内に複数のドレイン信号線及び該ドレイン信号線と交叉する複数のゲート信号線と、該ドレイン信号線と該ゲート信号線の交叉部近傍に形成された薄膜トランジスタを備え、
前記表示領域の外側の該基板上に設けられ、該複数のドレイン信号線あるいは該複数のゲート信号線に電気信号を供給するための外部駆動回路が接続される端子部と、
前記端子部よりも該基板の端面側に位置し、該端子部と電気的に接続されるパッド間ショート用配線と、
前記パッド間ショート用配線よりも更に該基板の端面側に位置する静電気対策用ショート用配線と、
前記パッド間ショート用配線と該静電気対策用ショート配線との間の電気的接続を、前記複数のドレイン信号線あるいは前記複数のゲート信号線の特定の信号線を除いて切断するための切断部と、
前記複数のドレイン信号線の延長配線あるいは該複数のゲート信号線の延長配線と絶縁層を介して交叉したリペア配線と、
前記リペア配線と該特定の信号線の延長配線とをレーザで電気的に接続した接続個所とを有し、
前記特定の信号線と該リペア配線、及び該特定の信号線と前記静電気対策用ショート配線との電気的接続を可能とする。
また、本発明によるアクティブマトリクス型表示装置の製造方法に関しては、
（１５）絶縁基板上の表示領域内に複数のゲート信号線と、該ゲート信号線と交叉する複数のドレイン信号線と、該ドレイン信号線と該ゲート信号線の交叉部近傍に薄膜トランジスタと、該表示領域の外側の該基板上に端子部と、パッド間ショート用配線と、ショート用配線とを形成する工程と、
前記表示領域の外側の該基板上で該端子部に、該複数のドレイン信号線あるいは該複数のゲート信号線に電気信号を供給するための外部駆動回路を実装する工程と、
前記パッド間ショート用配線と前記ショート用配線との間の電気的接続を、前記複数のドレイン信号線あるいは前記複数のゲート信号線のうち特定の信号線を除いてレーザを照射して切断する工程と、からなることを特徴とする。
（１６）絶縁基板上の表示領域内に複数のゲート信号線と、該ゲート信号線と交叉する複数のドレイン信号線と、該ドレイン信号線と該ゲート信号線の交叉部近傍に薄膜トランジスタと、該表示領域の外側の該基板上に端子部と、パッド間ショート用配線と、ショート用配線とを形成する工程と、
前記表示領域の外側の前記基板上で前記端子部に、前記複数のドレイン信号線あるいは前記複数のゲート信号線に電気信号を供給するための外部駆動回路を実装する工程と、
前記パッド間ショート用配線と該ショート用配線との間の電気的接続をレーザを照射して切断する工程と、
前記複数のドレイン信号線あるいは前記複数のゲート信号線のうち特定の信号線に電気的に接続する前記パッド間ショート用配線と前記ショート用配線との間の電気的接続を金属錯体からなる材料で電気的に接続する工程と、からなることを特徴とする。
さらに、本発明によるアクティブマトリクス型表示装置は、次のような構成を有することを特徴とする。
（１７）（１）、（２）、（３）、（１０）、（１３）、（１４）のいずれかのアクティブマトリクス型表示装置において、前記絶縁基板は，ガラス基板、あるいは折り曲げ可能な基板である。
（１８）前記（１５）、（１６）の何れかのアクティブマトリクスの製造方法において、前記絶縁基板は，ガラス基板、あるいは折り曲げ可能な基板を使用した。
（１９）絶縁基板上に画像表示領域と前記画像表示領域を囲む周辺領域を有し、
前記画像表示領域に配置された複数の薄膜トランジスタと、該薄膜トランジスタへ信号を供給する複数の信号線と、周辺領域に配置されて前記信号線に接続された接続パッドとを絶縁基板上に備えたアクティブマトリクス型表示装置であって、
前記絶縁基板の周辺領域は、前記接続パッドよりも外側で前記基板の端面に対向して設けられたショート用配線と、前記接続パッドから前記絶縁基板の端部に向って延びて前記ショート用配線と接続されたパッド間ショート用配線とを有し、
前記接続パッド間ショート用配線は切断領域を有することを特徴とするアクティブマトリクス型表示装置。
（２０）前記（１９）のアクティブマトリクス型表示装置において、前記絶縁基板上の周辺領域にＩＣチップへの入力用パッドと、前記入力用パッドに信号を供給するための入力配線と、前記入力配線とＦＰＣの接続個所を有し、
前記基板上にチップ・オン・ガラス実装で薄膜トランジスタ駆動用のＩＣチップが配置され、
ＩＣチップの出力端子と前記接続パッドが接続され、前記入用パッドとＩＣチップの入力端子とが接続し
前記接続個所は前記ショート用配線よりも内側に形成されている。
このように、本発明によれば、
パッド間ショート用配線の更に外側の静電気対策用ショート用配線を最終基板上に残す。そして、最終検査直前でパッド間ショート用配線を静電気対策用ショート用配線から切り離す。なお、パッド間ショート用配線は、駆動回路チップ（ＩＣチップ）下を通っており、レーザ切断箇所は、ＩＣチップが実装される領域よりも外側に設ける。
リペア箇所はレーザ切断しないか、あるいは切断後に金属錯体で部分接続する。切断箇所は、フレキシブルプリント回路基板（ＦＰＣ基板）貼付（ＡＣＦ塗布）あるいはレジン塗布で耐電食対策する。駆動回路の半導体集積回路（ＩＣチップ）周囲のレジン塗布と同時に切断箇所にもレジンを塗布する。なお、ＦＰＣは周辺部の静電気対策用ショート用配線を覆うように貼り付ける。同時に、ＦＰＣ間接続パターンの利用も可能である。
駆動用のＩＣチップ搭載側のリペア配線が信号引出し配線と交叉しないので交叉容量が低減し、リペア配線の信号遅延が減少し、多数のリペア配線を形成できる。また、ショート用配線が基板上に残るので静電気からのストレスでの不良が減少する。さらに、基板切断個所が少なくなるので端子部損傷等の機械的ストレスでの不良が減り、廃棄ガラス量も大幅減少する。また、ＣＯＧ実装との組み合わせで軽量、コンパクト実装が可能となる。
以下、本発明の実施の形態を実施例について詳細に説明する。
図１は本発明のアクティブマトリクス型液晶表示装置の液晶パネルを構成する透明絶縁基板の要部平面図である。図１中、参照符号１は一方の基板である透明絶縁基板（ガラス基板が好適で、単に絶縁基板とも称する。また、薄膜トランジスタ基板、ＴＦＴ基板とも呼ぶ）、２は薄膜トランジスタ（ＴＦＴ）への入力配線、３ａ，３ｂはＩＣチップの出力端子１０ａ，１０ｂが接続する接続用パッド、３ｃ，３ｄはＩＣチップの入力端子１１ａ、１１ｂが接続する入力パッド、５はパッド間ショート用配線、６ａは駆動回路の半導体集積回路（ＩＣチップ）への入力配線、６ｂは隣接駆動回路の半導体集積回路（ＩＣチップ）間での信号伝達配線、７は静電気対策用ショート配線（３色（赤Ｒ，緑Ｇ，青Ｂ）毎に２本（Ｒ１，Ｒ２，Ｇ１、Ｇ２，Ｂ１，Ｂ２））、１４ａは外部からの信号をＩＣチップに伝達するたのＦＰＣとの接続個所、２０は静電気対策用ショート配線７から分岐した分岐ショート用配線（Ｒ，Ｇ，Ｂ毎）である。図２７はＩＣチップの端子形成面の平面図である。
また、図２は図１に示した絶縁基板に金属錯体でリペアを施し、ＩＣチップとフレキシブルプリント基板とを実装して他方の基板である透明絶縁基板を貼り合せた状態を示す要部平面図である。図２中、図１と同一参照符号は同一機能部分に対応する。他方の基板１２もガラス基板が好適である。また、参照符号９はＩＣチップ、１３はフレキシブルプリント回路基板（ＦＰＣ基板）、１５は異方性導電膜（ＡＣＦ）、１９ａ，１９ｂはＦＰＣ側配線、２２は切断不良個所、２３はレーザで切断した個所、２４は金属錯体で修正した個所である。
実施例１の液晶パネルは、絶縁基板１上にマトリクス状に配置された複数の薄膜トランジスタと該薄膜トランジスタへ信号を供給する複数の信号線とからなる表示部を有し、複数の信号線へ電気信号を供給する複数本の入力配線を持つ。そして、絶縁基板１上に薄膜トランジスタ駆動用のＩＣチップ９（図２には、ＩＣチップの実装位置で示す）が複数本の入力配線２にチップ・オン・ガラス（COG）実装で電気的に接続されて設けられる。接続用パッド３ａ，３ｂは、千鳥状配置とし高精細表示に対応している。
前記各入力配線２と電気的に接続され前記ＩＣチップ９の下を通るパッド間ショート用配線を有し、ＩＣチップが実装される領域よりも外側で前記基板１の端面よりも内側に前記パッド間ショート用配線を互いに電気的に接続するショート用配線を設ける。複数のパッド間ショート用配線の切断部は接続用パッドよりも外側で該ショート用配線よりも内側に配置している。特に、この複数のパッド間ショート用配線と前記ショート用配線との電気的接続を切断する切断領域を前記ＩＣチップが実装される領域よりも外側で該ショート用配線よりも内側に配置している。
図３は図１に示した絶縁基板にレーザスキップでリペアを施し、ＩＣチップとフレキシブルプリント基板とを実装して他方の基板である透明絶縁基板を貼り合せた状態を示す要部平面図である。参照符号２３はレーザで切断した個所、２５はレーザをスキップさせて切断しなかった個所を示す。なお、参照符号２３１はＩＣチップの下の切断部である。あるいは、ショート用配線を確実に切断するため、切断個所を複数設けてもよい。例えば、切断個所を切断部２３と切断部２３１の２箇所としてもよい。
図４はＩＣチップの実装時に塗布するレジン塗布個所を示した図２あるいは図３と同様の要部平面図である。図中、参照符号９０で示したハッチング付与部分がレジン塗布個所である。
図５は実施例１のＴＦＴ基板全体を示す平面図である。図中、参照符号２７はコモン信号線用接続パッド（点灯検査用パッド）、２８ａ，２８ｂはゲート信号線側の擬似点灯検査用パッド、２９ａ，２９ｂ，２９ｃはドレイン信号線側の擬似点灯検査用パッド、３０はゲート信号線、３１はゲート信号線から延在した延長配線（ここでは、ゲート信号線と同層）、３２はゲート信号線の断線・短絡検査用パッド、３３はゲート信号線用リペア配線（ここでは、ドレイ信号線と同層）、４０はドレイ信号線、４１はドレイ信号線から延在した延長配線（ここでは、ドレイ信号線と同層）、４２はドレイン信号線の断線・短絡検査用パッド、４３はドレイン信号線用リペア配線、４４はドレイン信号線用リペア配線４３から分岐した分岐リペア配線（Ｒ，Ｇ，Ｂ毎、ここでは、ゲート信号線と同層）、５０は静電気対策パターン、９２はＦＰＣ配線間接続用パターンである。
本実施例では、ゲート信号線側の擬似点灯検査用パッド２８aを１ケ設け、全ライン同時点灯試験をしているが、偶数番目毎、奇数番目毎のゲート信号線群を２本のショート用配線に接続し、２ケの検査用パッド２８aを介して、書き込みタイミングをずらしてゲートＯＮパルスを印加しても良い。この点灯試験方法では、ゲート信号線延在方向に隣接する画素間に通常使用のドット反転駆動で動作させる場合と同様に、基準信号電位に対し逆極性の信号電圧がドレイン信号線を通して印加できるため、画面のちらつき（フリッカ）等の詳細な試験も行えるようになる。
なお、図６は図５のＡ部分の詳細説明図であり、図６（ａ）は図５から抽出したＡ部分の平面図、図６（ｂ）は図６（ａ）のＡ−Ａ’線に沿って切断した断面図である。また、図７は図５のＢ部分の詳細説明図であり、図７（ａ）は図５から抽出したＢ部分の平面図、図７（ｂ）は図７（ａ）のＢ−Ｂ’線に沿って切断した断面図である。図６と図７において、参照符号６０はゲート絶縁膜、７０は保護絶縁膜を示す。
図８は図５におけるゲート絶縁膜と保護絶縁膜の形成領域を説明する実施例１のＴＦＴ基板全体を示す平面図である。また、図９は図８のＣ部分の詳細説明図であり、図９（ａ）は図８から抽出したＣ部分の平面図、図９（ｂ）は図８（ａ）のＸ−Ｘ’線に沿って切断した断面図， 図９（ｃ）は図８（ａ）のＹ−Ｙ’線に沿って切断した断面図である。また、図１０は図８のＤ部分の詳細説明図であり、図１０（ａ）は図８から抽出したＤ部分の平面図、図１０（ｂ）は図８（ａ）のＸ−Ｘ’線に沿って切断した断面図， 図１０（ｃ）は図８（ａ）のＹ−Ｙ’線に沿って切断した断面図である。図９と図１０において、参照符号１はＴＦＴ基板、５はパッド間ショート用配線、２３はレーザで切断した個所、６０はゲート絶縁膜、７０は保護絶縁膜、８０は透明導電膜を示す。
図１１は図５に示したＴＦＴ基板における切断不良個所２２と金属錯体を用いたリペア個所２４を説明する平面図である。また、図１２は図５に示したＴＦＴ基板における切断不良個所とレーザで異層配線同士を電気的に接続した個所を説明する平面図である。参照符号２６がレーザで異層配線同士を電気的に接続した個所を示す。
図１３は金属錯体でリペアしたＴＦＴ基板に他方の基板を貼り合せた状態をＦＰＣ、偏光板、ゲ−トのＩＣチップ用レジンの塗布部分と共に示す平面図である。参照符号１３はＦＰＣ、９０はレジンの塗布部分、１１０は下側偏光板、１２０は上側偏光板である。
図１４はレーザスキップでリペアしたＴＦＴ基板に他方の基板を貼り合せた状態をＦＰＣ、偏光板、ゲ−トのＩＣチップ用レジンの塗布部分と共に示す平面図である。
図１５は図１４のＨ−Ｈ’線に沿って切断した断面図である。参照符号１はＴＦＴ基板、１００は他方の基板、２１はシール部、１３０は液晶、１４０はレーザビームを示す。なお、４１はドレイン線から延在した延長配線、４３はドレイン線用リペア配線、４４はドレイン線用リペア配線４３から分岐した分岐リペア配線である。
図１６は図１５に示した異層配線であるドレイン線から延在した延長配と分岐リペア配線をレーザにより電気的に接続した状態を示す断面図である。なお、参照符号１８は遮光テープである。図１６において、ドレイン線から延在した延長配線４１にドレイン線用リペア配線から分岐した分岐リペア配線４４がレーザによって接続された状態を示している。
次に、図１乃至図１６を参照して本発明の実施例１のアクティブマトリクス型液晶表示装置の製造工程を説明する。
１．ＴＦＴ基板成膜工程
この工程では、ゲート・ドレイン信号線（材料Ｍｏ／Ａｌ／Ｍｏ，Ｔｉ／Ａｌ／Ｔｉ等）やＴＦＴ、画素電極等を形成する。なお、ＴＦＴは、アモルファス・シリコン（ａ−Ｓｉ）TFTからなる。図８に示したように、端子部分、切断領域、コモン信号線用接続パッド、検査用パッド以外は主にゲート絶縁膜、ＰＡＳ膜で被覆する。
２．短絡・断線検査工程（図１１参照）
この工程では、ゲート信号線側の擬似点灯検査用パッド２８ａとゲート信号線の断線・短絡検査用パッド３２間を検査プローブで抵抗値の測定をする。また、ドレイン信号線側の擬似点灯検査用パッド２９ａ，２９ｂ，２９ｃとドレイン信号線の断線・短絡検査用パッド４２間を検査プローブで抵抗値の測定をする。
３．リペア工程（レーザ照射と金属錯体使用）
この工程では、特許第３４１４０２４号等に記載されている修正法で切断不良異個所２２を金属錯体で接続する。すなわち、断線欠陥が生じている個所が特定できたら、この配線断線部に，マイクロピペットの先端部を接触させ，ピペット先端からパラジウム錯体溶液を吐出供給する。その後，すくなくともパラジウム錯体溶液の供給幅よりも大きいサイズに成形したＡｒレーザ光を配線上に照射し、断線端部とその近傍のパラジウム錯体溶液を加熱する。
ここでパラジウム錯体溶液の有機溶媒が蒸発し、断線端部近傍にパラジウム膜が析出し，断線端部と析出したパラジウム膜との接続が良好に行われる。その後更に，図示しないノズルにより窒素等の不活性ガスを配線接続部に吹き付けつつ，Ａｒレーザ光を再度パラジウム膜に照射してアニールを行う。また，レーザの照射方法は析出したパラジウム膜の片側から走査を開始し，該析出膜全体に順次レーザを照射し，その結果断線部を１００〜２００Ωの接続抵抗で電気的に良好に接続可能となる。
４．ＬＣＤパネル工程
ＬＣＤパネル工程は、ＴＦＴ基板の主面に配向膜を塗布し、ラビング処理して配向制御能を付与する。このＴＦＴ基板に他方の基板であるカラーフィルタ基板（ＣＦ基板組）をシール部にシール剤を介在させて貼り合せ、組み立てる。
５．液晶封入・封止工程
この工程では、貼り合せた基板をスクライブラインで切断する。
６．中間的な擬似点灯検査（点灯検査用パッドでＲ，Ｇ，Ｂ点灯）工程（図１２参照）。
この工程では、ゲート信号線側の擬似点灯検査用パッド２８ａに表示領域のＴＦＴが全てＯＮにするようにハイ（ＨＩＧＨ）レベル信号を入力し、コモン信号線用接続パッドに所定の信号を入力しておき、点灯検査用パッド２９ａ，２９ｂ，２９ｃにＲＧＢ色毎のＯＮ信号を入力してＲＧＢ色あるいは白色点灯検査を行い、不良個所のある特定の信号線を検出する。
実施例１では、２本のゲート信号線と２本のドレイン信号線に新たに不良が発見されてため、リペアが必要になった。レーザ照射で異層配線同志を電気的に接続した個所２６を形成して特定の信号線に両側から信号を供給できるようにする。再度の擬似点灯試験を行い、リペアがうまくできていることを確認し次工程へ流す。なお、ゲート信号線側の再度の上記試験では、リペア後では点灯検査パッド２８ｂからもＯＮ信号を供給している。
７．ＭＤ工程
上下偏光板貼付け工程
７−１ 第１方式のリペア（図１３参照）
パッド間ショート用配線とショート用配線とをレーザで切断する。なお、レーザ切断時間の短縮のため、本実施例では、ＩＣチップとの接続用パッドは千鳥配置しており、複数のパッド間ショート用配線の端から端までの全幅があまり長くならないようにしている。
また、本実施例では、各ゲート信号線側は、両側から垂直走査回路で駆動する方式としているため、特にリペア配線３３ａは使用する必要がないが、ゲート側ＦＰＣ１３からリペア配線の一部３３ｂにリペア信号を供給することも可能である。
その後、ＡＣＦ貼付け、ＩＣチップのＣＯＧ実装、ＦＰＣ貼付けを行い、最終点灯検査（ＩＣチップの動作）を行う。リペア工程には金属錯体を使用する（図２参照）。その後、レジン塗布を行う。
７−２ 第２方式のリペア（図１４参照）
先ず、ＡＣＦを貼付け、ＩＣチップのＣＯＧ実装、ＦＰＣ貼付けを行って、擬似点灯検査（ＩＣチップの動作でＲ，Ｇ，Ｂ点灯）を行う。
第２方式のリペア工程では（図３のレーザ照射スキップ法による）、リペアが必要な信号配線と電気的接続するパッド間ショート用配線の切断はしない。その後、レジン塗布を行い、最終点灯検査（ＩＣチップの動作確認）を行う。
実施例１によれば、ＩＣチップ搭載側のリペア配線が信号引出し配線と交叉しないので交叉容量が低減し、リペア配線の信号遅延が減少する。また、多数のリペア配線を形成できると共に、ショート用配線が基板上に残るので静電気からのストレスでの不良が減少する。さらに、基板切断個所が少なくなるので端子部損傷等の機械的ストレスでの不良が減り、廃棄ガラス量も大幅減少する。なお、プラスチック（PEＳ（Polyethersulfone）フィルム等やスチール箔上に絶縁膜を形成した基板などの折り曲げ可能な基板でも、基板切断回数を減らすことは不良低減に有効となる。
本発明の実施例２を図１７乃至図１９を参照して説明する。図１７は本発明の実施例２を説明するための図１と同様の要部平面図である。図１７において、参照符号２００は基板切断後の基板端面、２１０はＦＰＣ配線との接続端子部分、図１と同一参照符号は同一機能部分に対応する。図１８は本発明の実施例２を説明するための図２と同様の要部平面図である。図１８において、参照符号１４ａは接続個所、図１８において、参照符号２２０はＦＰＣ、２２１はＦＰＣ内の配線、２３０はプリント基板、２３１はプリント基板内の配線を示す。図１９は本発明の実施例２を説明するための図１３と同様の要部平面図である。図１９において、参照符号９１はリペア後の信号供給経路を示す。
図１７では、静電気対策用ショート用配線７を基板から切断除去する。分岐ショート用配線２０は基板上に残し、ＦＰＣ配線との接続端子部分２１０を形成する。図１８では、この端子部分と接続個所１４ａとがＦＰＣ基板内の配線２２１と電気的に接続することで、プリント基板２３０上の配線２３１に接続される。
図１９では、リペアすべき特定の信号線への信号経路９１としては、駆動ＩＣとの接続用パッド３ａ，３ｂ、切断されなかったショート用配線２５、分岐ショート用配線２０、ＦＰＣ配線との接続端子部分２１０、ＦＰＣ内の配線２２１、プリント基板２３０上の配線２３１と導かれ、周辺回路基板を周回し、リペア配線４３，４４、レーザで接続した個所２６を介して断線不良個所の上側の信号線に信号を供給する。
実施例２によってもＩＣチップ搭載側のリペア配線が信号引出し配線と交叉しないので交叉容量が低減し、リペア配線の信号遅延が減少する。また、多数のリペア配線を形成できると共に、ショート用配線が基板上に残るので静電気からのストレスでの不良が減少する。さらに、基板切断個所が少なくなるので端子部損傷等の機械的ストレスでの不良が減り、廃棄ガラス量も大幅減少する。
本発明の実施例３を図２０と図２１を参照して説明する。図２０は本発明の実施例３を説明するための図１と同様の要部平面図である。図２０において、参照符号３００はテープキャリアパッケージ（ＴＣＰ）、３１０はＦＰＣ配線との接続端子部分、図１、図１７と同一参照符号は同一機能部分に対応する。図２１は本発明の実施例３を説明するための図１３と同様の要部平面図である。図２１において、参照符号２６は、レーザで異層配線同士を電気的に接続した個所を示す。
レーザ切断時間の短縮のため、本実施例では、ＴＣＰとの接続端子部分を千鳥配置しており、複数のパッド間ショート用配線の端から端までの全幅があまり長くならないようにしている（図２０）。図２１に示したように、本実施例ではＴＣＰを使用し、基板上にショート用配線を残してリペアを可能にしている。
前記図５では計４個のゲート側駆動用のＩＣチップと、計４個のドレイン側駆動用のＩＣチップを搭載する場合の例を示すが、画素数が増えた場合でも同様に本発明を適用できる。例えば、公称４０インチ級ＨＤＴＶ（ｈｉｇｈ ｄｅｆｉｎｉｔｉｏｎ ｔｅｌｅｖｉｓｉｏｎ）用パネルの例で表示領域は、ゲート線本数が１０８０本、ドレイン線本数が１９２０×３（Ｒ，Ｇ，Ｂ）本からなる。そして例えば、ゲート信号線抵抗値は５ｋΩ、ドレイン信号線抵抗値は２０ｋΩ程度と信号線抵抗値がかなり高くなる。なお、例えば、ゲート側駆動ＩＣチップの出力数を２７０とすると、両側駆動するため、計８個のゲート側駆動用のＩＣチップが必要になる。また、ドレイン側駆動用のＩＣチップの出力数を４８０とすると、計１２個のドレイン側駆動用のＩＣチップが必要になる。この場合、リペア経路での信号遅延を少なくしリペア後の表示を正常に保つためには、この経路の配線抵抗や交叉容量はできる限り小さくする必要がある。
例えば、静電対策用ショート用配線７、リペア配線４３の配線幅を１５０μｍ、各配線間隔を７５μｍとし、リペア可能本数をＲＧＢ色毎に６本とすると、全１８本配線の領域の幅は約４ｍｍとなる。ここで、断線のある特定信号線につながるパッド間ショート用配線から静電対策用ショート用配線７、リペア配線４３、特定信号線につながる延長配線４１までの周回経路の抵抗値は、本例では両側の垂直走査回路に沿って形成しているため並列配線となり、各経路１本当たり約１．０ｋΩ以下とできる。なお、静電対策用ショート用配線７、リペア配線４３は、図１６に示すように、ゲート層、ドレイン層、あるいは画素電極層等の異なる導体層をスルーホールで相互に電気的接続し、抵抗値をできる限り小さくしている。交叉容量については、図５、図６に示すように、分岐リペア配線が最大で（駆動ＩＣの出力数−１本）の延長配線と交叉して交叉容量を形成するが、分岐ショート用配線は信号線の入力配線とは交叉しないので交叉容量が無視できこの結果全体としての交叉容量が小さくできる。以上のリペア経路を使用することで、信号遅延も無視できるようになり、信頼性良いりペアが可能となる。
ＦＰＣは、駆動ＩＣチップへの入力配線６ａに異方性導電膜で電気的に接続する。更に、基板周辺部の静電対策用ショート用配線あるいは分岐ショート用配線を覆うように基板上に貼り付け軽量コンパクト実装する。
図２６は本発明の実施例５を説明する図１３と同様の平面図である。本実施例では、交叉容量を減らすため、図２６の上側に示すように、静電対策用ショート用配線７と信号線につながる延長配線４１とをシールの外側に形成し、特定信号配線を静電対策用ショート用配線７と金属錯体で電気的に接続する（参照符号２４）。この際、スルーホール形成は各配線７上の絶縁膜をレーザを照射して除去後、各配線の表面を露出させ、金属錯体で接続する。あるいは、レーザで上記配線を一度断線させた後、配線の断面及び表面を露出させてから金属錯体で接続しても良い。
実施例６は、切断個所、駆動用のＩＣチップ、ＦＰＣの搭載領域を覆った領域に異方性導電膜（ＡＣＦ）を貼付け、ＩＣチップ搭載、ＦＰＣ搭載を行う。この際、切断個所もＦＰＣで覆い耐湿対策する。レーザビームを透明絶縁基板の裏側から照射し、パッド間ショート用配線を切断する。但し、ＦＰＣ配線には断線なきようなレーザ出力とする。あるいは、ＦＰＣ基板側にはこの切断領域上には配線を形成しない。本実施例によれば、レジン塗布が不要で、切断個所がＦＰＣで覆えるので更にコンパクトになる。
図２２は本発明にかかる液晶パネルと周辺回路の説明図である。ここではＴＦＴ基板のみを示す。ＴＦＴ基板１の静電気対策用ショート配線７の内側には映像信号駆動回路（ＩＣチップ）と垂直走査回路（ＩＣチップ）がＣＯＧ実装されている。これら映像信号駆動回路（ドレイン信号線駆動回路）、垂直走査回路（ゲート信号線駆動回路）には液晶パネルの外側に設けた電源回路・信号変換回路から所要の電圧および信号が供給される。電源回路・信号変換回路はホスト側から表示信号やタイミング信号等を受け、ドレイン信号線駆動やゲート信号線駆動に必要な信号に変換する。
図２３は本発明によるＴＦＴ基板切断線の説明図である。ＴＦＴ基板用の大サイズのガラス基板１‘に複数枚の液晶パネル（図２３では８枚）が作り込まれるゲート信号線３０とドレイン信号線４０の交差部に画素を有するマトリクス部（表示領域）５００の外側に静電気対策用ショート配線７が設けられている。基板切断線８はこの静電気対策用ショート配線７の外周で個々の液晶パネルを分離する位置にある。
なお、以上の各実施例では液晶表示装置について記載しているが、必ずしもこれに限定されるものではなく、薄膜トランジスタマトリクスを使用する装置、たとえば、有機ＥＬ表示装置や低温ポリシリコン駆動回路内臓の表示装置にも適用可能である。
本発明のアクティブマトリクス型液晶表示装置の液晶パネルを構成する透明絶縁基板の要部平面図である。 図１に示した絶縁基板に金属錯体でリペアを施し、ＩＣチップとフレキシブルプリント基板とを実装して他方の基板である透明絶縁基板を貼り合せた状態を示す要部平面図である。 図１に示した絶縁基板にレーザスキップでリペアを施し、ＩＣチップとフレキシブルプリント基板とを実装して他方の基板である透明絶縁基板を貼り合せた状態を示す要部平面図である。 ＩＣチップの実装時に塗布するレジン塗布個所を示した図２あるいは図３と同様の要部平面図である。 実施例１のＴＦＴ基板全体を示す平面図である。 図５のＡ部分の詳細説明図である。 図５のＢ部分の詳細説明図である。 図５におけるゲート絶縁膜と保護絶縁膜の形成領域を説明する実施例１のＴＦＴ基板全体を示す平面図である。 図８のＣ部分の詳細説明図であり本発明の第一実施形態例平面図である。 図８のＤ部分の詳細説明図である。 図５に示したＴＦＴ基板における切断不良個所と金属錯体を用いたリペア個所を説明する平面図である。 図５に示したＴＦＴ基板に、他方の基板である透明絶縁基板を貼り合せた状態を切断不良個所とレーザで異層配線同士を電気的に接続した個所と共に示す平面図である。 金属錯体でリペアしたＴＦＴ基板に他方の基板を貼り合せた状態をＦＰＣ、偏光板、ゲ−トのＩＣチップ用レジンの塗布部分と共に示す平面図である。 レーザスキップでリペアしたＴＦＴ基板に他方の基板を貼り合せた状態をＦＰＣ、偏光板、ゲ−トのＩＣチップ用レジンの塗布部分と共に示す平面図である。 図１４のＨ−Ｈ’線に沿って切断した断面図である。 図１５に示した異層配線であるドレイン線から延在した延長配と分岐リペア配線をレーザにより電気的に接続した状態を示す断面図である。 図１７は本発明の実施例２を説明するための図１と同様の要部平面図である。 本発明の実施例２を説明するための図２と同様の要部平面図である。 本発明の実施例２を説明するための図１３と同様の要部平面図である。 本発明の実施例３を説明するための図１と同様の要部平面図である。 本発明の実施例３を説明するための図１３と同様の要部平面図である。 本発明にかかる液晶パネルと周辺回路の説明図である。 本発明による液晶パネルの基板切断線の説明図である。 従来における液晶パネルと周辺回路の説明図である。 従来における液晶パネルの基板切断の説明図である。 発明の実施例５を説明する図１３と同様の平面図である。 ＩＣチップの入力端子および出力端子を形成した面の平面図である。
符号の説明
１、１‘……下部透明絶縁基板（ＴＦＴ基板）
２……ＴＦＴへの入力配線
３ａ、３ｂ……接続用パッド
４ａ、４ｂ……検査用パッド
５……パッド間ショート用配線
６ａ…駆動ＩＣチップへの入力配線
６ｂ…隣接駆動ＩＣチップ間での信号伝達配線
７……静電気対策用ショート用配線
８……ＴＦＴ基板の切断線
９……駆動ＩＣチップ
１０ａ、１０ｂ……駆動ＩＣチップの出力用端子
１１ａ、１１ｂ……駆動ＩＣチップの入力用端子
１２……上部透明ガラス基板
１３……ＦＰＣ（フレキシブル基板）
１４ａ，１４ｂ……接続個所
１５……異方性導電膜（ＡＣＦ）
１６……プローブ
１７……周辺回路部品
１８……遮光テープ
１９ａ、１９ｂ……ＦＰＣ基板側配線
２０……７から分岐した分岐ショート用配線（ＲＧＢ色毎）
２１……シール部
２２……断線不良個所
２３、２３ａ……レーザで切断した個所
２４……金属錯体で修正した個所
２５……レーザ走査のスキップでのレーザ切断で切断されなかった配線個所
２６……レーザで異層配線同志を電気的に接続した個所
２７……コモン信号線用接続パッド（点灯検査用パッド）
２８ａ、２８ｂ……ゲート信号線側の擬似点灯検査用パッド
２９ａ、２９ｂ、２９ｃ……ドレイン信号線側の擬似点灯検査用パッド
３０……ゲート信号線
３１……ゲート信号線から延在した延長配線、本例ではゲート信号線と同層
３２……ゲート信号線の断線・短絡検査用パッド
３３……ゲート信号線用リペア配線、本例ではドレイン信号線と同層
４０……ドレイン信号線
４１……ドレイン信号線から延在した延長配線、本例ではドレイン信号線と同層
４２……ドレイン信号線の断線・短絡検査用パッド
４３……ドレイン信号線用リペア配線
４４……４３から分岐した分岐リペア配線（ＲＧＢ色毎）、本例ではゲート信号線と同層
５０……静電気対策パターン
６０……ゲート絶縁膜
７０……保護絶縁膜
８０……透明導電膜
９０……レジン塗布個所
９１……リペア後の信号供給経路
９２……ＦＰＣ配線間接続用パタン
１００……対向する基板
１１０……下側偏光板
１２０……上側偏光板
１３０……液晶
１４０……レーザビーム
２００……基板切断後の基板端面
２１０……ＦＰＣ配線との接続端子部分
２２０……ＦＰＣ基板
２２１……ＦＰＣ基板内の配線
２３０……プリント基板
２３１……プリント基板内の配線
３００……ＴＣＰ
３１０……ＴＣＰ配線との接続端子部分（千鳥配置）
４００……従来のリペア配線
４０１……従来のＴＣＰ及びプリント基板内のリペア配線経路
４０２……信号線引出し配線
４１０……ＴＣＰ
４２０……配線連結用ＦＰＣ基板
４３０……プリント基板
５００……ＴＦＴアレイ部
６００……基板廃棄部分

Claims (5)

  1. 絶縁基板と、
    該絶縁基板上にマトリクス状に配置された複数の薄膜トランジスタと該薄膜トランジスタへ信号を供給する複数の信号線とからなる表示部と、
    前記複数の信号線へ電気信号を供給する複数本の入力配線と、
    前記絶縁基板上に設けられ、前記複数本の入力配線にチップ・オン・ガラス実装で電気的に接続された前記薄膜トランジスタ駆動用のＩＣチップと、
    前記各入力配線と電気的に接続され前記ＩＣチップの下を通るパッド間ショート用配線と、
    前記ＩＣチップが実装される領域よりも外側で前記絶縁基板の端面よりも内側に設けられ、前記パッド間ショート用配線を互いに電気的に接続するショート用配線とを有し、
    前記複数のパッド間ショート用配線と前記ショート用配線との電気的接続を切断する切断領域をパッドと該ショート用配線との間に配置し、前記ショート用配線は、Ｕ字状の分岐ショート用配線を有することを特徴とするアクティブマトリクス型表示装置。
  2. 前記絶縁基板上に、フレキシブルプリント回路基板の配線間接続パターンが形成されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
  3. 前記分岐ショート用配線は、各色毎に対応する同一本数の複数の配線に接続されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
  4. 前記絶縁基板の端部に向って延びて前記信号線と接続された延長配線と、
    前記延長配線と絶縁層を介して交叉したリペア配線とを有し、
    前記延長配線と前記リペア配線とを前記絶縁基板のシール部の外側に形成し、
    リペアする信号配線を前記ショート用配線と金属錯体で電気的に接続することを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
  5. 前記絶縁基板は，ガラス基板、あるいは折り曲げ可能な基板であることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
JP2004058545A 2004-03-03 2004-03-03 アクティブマトリクス型表示装置 Expired - Lifetime JP4583052B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004058545A JP4583052B2 (ja) 2004-03-03 2004-03-03 アクティブマトリクス型表示装置
US11/066,237 US7372514B2 (en) 2004-03-03 2005-02-25 Active matrix type display device having antistatic lines used as repair lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004058545A JP4583052B2 (ja) 2004-03-03 2004-03-03 アクティブマトリクス型表示装置

Publications (3)

Publication Number Publication Date
JP2005249993A JP2005249993A (ja) 2005-09-15
JP2005249993A5 JP2005249993A5 (ja) 2006-11-09
JP4583052B2 true JP4583052B2 (ja) 2010-11-17

Family

ID=34909126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004058545A Expired - Lifetime JP4583052B2 (ja) 2004-03-03 2004-03-03 アクティブマトリクス型表示装置

Country Status (2)

Country Link
US (1) US7372514B2 (ja)
JP (1) JP4583052B2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663029B1 (ko) * 2004-12-31 2006-12-28 엘지.필립스 엘시디 주식회사 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법
JP4727313B2 (ja) * 2005-06-20 2011-07-20 三菱電機株式会社 表示パネルおよびそれを搭載する表示装置、並びに表示装置の製造方法
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
US7477333B2 (en) * 2005-08-30 2009-01-13 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel with electrostatic discharge protection
US20070057977A1 (en) * 2005-09-14 2007-03-15 Po-Sheng Shih Flat panel electrostatic discharge protection device
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
KR20070095029A (ko) * 2006-03-20 2007-09-28 삼성전자주식회사 표시 장치 및 그의 제조 방법
KR101347846B1 (ko) * 2006-12-27 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
TWI402594B (zh) * 2007-04-27 2013-07-21 Chunghwa Picture Tubes Ltd 主動元件陣列基板
TWI339434B (en) * 2007-06-29 2011-03-21 Chimei Innolux Corp Display panel and electric apparatus with esd protection effect
TWI363241B (en) 2007-07-16 2012-05-01 Au Optronics Corp Lower substrate for an fpd
KR101464123B1 (ko) * 2008-05-30 2014-11-21 삼성디스플레이 주식회사 액정 패널용 모기판 및 이의 제조방법
CN101599496B (zh) * 2008-06-06 2011-06-15 群康科技(深圳)有限公司 薄膜晶体管基板与薄膜晶体管母基板
TWI365399B (en) 2008-07-11 2012-06-01 Au Optronics Corp Repairable touch control device and method of repairing touch control panel
KR101296658B1 (ko) * 2008-09-18 2013-08-14 엘지디스플레이 주식회사 액정 패널 및 그 검사 방법
JP5293267B2 (ja) 2009-02-26 2013-09-18 株式会社リコー 表示装置
JP5005113B2 (ja) * 2009-04-15 2012-08-22 オリンパスメディカルシステムズ株式会社 半導体装置および内視鏡
TWI395005B (zh) * 2009-06-06 2013-05-01 Au Optronics Corp 顯示面板及其修補方法
US8351009B2 (en) * 2009-06-22 2013-01-08 Sharp Kabushiki Kaisha Display panel, liquid crystal display device and drive-circuit-mounted board
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
US8259282B2 (en) * 2010-05-17 2012-09-04 Tannas Jr Lawrence E Method of repairing short or potential short circuits during resizing of an electronic flat panel display
JP2013164428A (ja) * 2010-05-28 2013-08-22 Sharp Corp アクティブマトリクス基板および表示装置
US9097921B2 (en) 2011-07-15 2015-08-04 Sharp Kabushiki Kaisha Active matrix display device
WO2013021992A1 (ja) 2011-08-10 2013-02-14 シャープ株式会社 アクティブマトリクス型表示装置
US9250489B2 (en) * 2012-11-16 2016-02-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel with anti-electrostatic discharge function and LCD device using same
KR102005498B1 (ko) * 2013-01-02 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그것을 포함하는 액정 표시 장치
WO2014109221A1 (ja) 2013-01-10 2014-07-17 シャープ株式会社 アクティブマトリクス基板、表示装置、表示装置の欠陥修正方法および表示装置の製造方法
KR102132458B1 (ko) * 2013-08-21 2020-08-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
TWI567599B (zh) * 2013-09-27 2017-01-21 友達光電股份有限公司 具靜電攻擊防護之面板裝置
CN103914176B (zh) * 2013-12-27 2017-01-25 上海天马微电子有限公司 一种显示装置及其断线修复方法
JP6360718B2 (ja) * 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
KR101577667B1 (ko) * 2014-05-27 2015-12-16 엘지디스플레이 주식회사 액정표시패널 및 그 장치
JP6422672B2 (ja) * 2014-05-29 2018-11-14 三菱電機株式会社 表示装置
CN104280912B (zh) * 2014-10-13 2017-06-09 合肥鑫晟光电科技有限公司 短路单元和阵列基板
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
CN107111971B (zh) * 2014-12-24 2020-01-17 堺显示器制品株式会社 显示装置和显示装置的制造方法
KR102284142B1 (ko) * 2015-01-13 2021-07-30 삼성디스플레이 주식회사 표시 패널 및 그 리페어 방법
KR102492104B1 (ko) * 2015-12-10 2023-01-27 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102668848B1 (ko) * 2016-08-04 2024-05-24 삼성디스플레이 주식회사 액정 표시 장치
CN205910472U (zh) * 2016-08-22 2017-01-25 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN106547155B (zh) * 2017-01-12 2019-09-17 深圳市华星光电技术有限公司 液晶面板及液晶面板光配向方法
TWI657300B (zh) * 2017-08-10 2019-04-21 友達光電股份有限公司 陣列基板
CN109585422B (zh) * 2017-09-29 2021-06-11 昆山国显光电有限公司 阵列基板及其制造方法
JP2019101211A (ja) * 2017-12-01 2019-06-24 シャープ株式会社 表示装置
US10859884B2 (en) * 2018-09-13 2020-12-08 HKC Corporation Limited Liquid crystal display panel and liquid crystal display apparatus
CN109061974A (zh) * 2018-09-13 2018-12-21 惠科股份有限公司 液晶显示面板和液晶显示装置
TWI684812B (zh) * 2018-11-26 2020-02-11 友達光電股份有限公司 顯示面板
US10921665B2 (en) * 2018-11-27 2021-02-16 HKC Corporation Limited Display panel and repair method for the display panel
CN208937877U (zh) * 2018-11-28 2019-06-04 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109491166B (zh) * 2018-12-28 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板
US11955491B2 (en) * 2019-09-29 2024-04-09 Beijing Boe Display Technology Co., Ltd. Array substrate and manufacturing method thereof, motherboard and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081635A (ja) * 1999-10-01 2000-03-21 Hitachi Ltd 液晶表示装置
JP2000275669A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 液晶表示装置とその製造方法
JP2001242488A (ja) * 2000-03-01 2001-09-07 Advanced Display Inc 液晶表示装置及びその製造方法
KR20040014192A (ko) * 2002-08-08 2004-02-14 어드밴스트 디스플레이 인코포레이티드 표시장치 및 표시장치의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613650B1 (en) * 1995-07-31 2003-09-02 Hyundai Electronics America Active matrix ESD protection and testing scheme
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
KR100260611B1 (ko) * 1997-04-03 2000-07-01 윤종용 배선을 수리하기 위한 평판 표시 장치용 기판
US7019808B2 (en) * 2000-09-21 2006-03-28 Citizen Watch Co., Ltd. Image device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275669A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 液晶表示装置とその製造方法
JP2000081635A (ja) * 1999-10-01 2000-03-21 Hitachi Ltd 液晶表示装置
JP2001242488A (ja) * 2000-03-01 2001-09-07 Advanced Display Inc 液晶表示装置及びその製造方法
KR20040014192A (ko) * 2002-08-08 2004-02-14 어드밴스트 디스플레이 인코포레이티드 표시장치 및 표시장치의 제조방법

Also Published As

Publication number Publication date
JP2005249993A (ja) 2005-09-15
US20050195338A1 (en) 2005-09-08
US7372514B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
JP4583052B2 (ja) アクティブマトリクス型表示装置
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
US7038484B2 (en) Display device
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
TWI385453B (zh) 液晶顯示裝置
KR101614900B1 (ko) 표시 패널
US8083561B1 (en) Liquid crystal display panel and method for repairing signal line thereof
JP4255683B2 (ja) ガラス配線基板の接続構造、および表示装置
JPH11338376A (ja) アクティブマトリクス型液晶表示パネル及びその検査方法
WO2013011855A1 (ja) アクティブマトリクス型表示装置
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
KR101187200B1 (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
US9405162B2 (en) Active matrix display device with auxiliary repair line
JP3381681B2 (ja) 液晶表示装置およびその断線補修方法
US20070252509A1 (en) Display device module and method for manufacturing the same
KR20080099411A (ko) 테스트 패드, 그 제조 방법, 이를 갖는 액정 표시 장치 및그 제조 방법
JPH10123574A (ja) アクティブマトリクス基板
JP2005122209A (ja) アクティブマトリクス型液晶表示パネル及びその検査方法
JP3119357B2 (ja) 液晶表示装置
KR20020094636A (ko) 액정 표시 장치의 제조 방법
JP4834477B2 (ja) 表示装置
JP4476737B2 (ja) 表示装置、表示装置の検査方法、及び、表示装置の検査装置
KR101621560B1 (ko) 액정표시장치 테스트 패턴
JP3087730B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Ref document number: 4583052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term