KR20090126052A - 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 - Google Patents

박막 트랜지스터 기판 및 이를 표함하는 표시 장치 Download PDF

Info

Publication number
KR20090126052A
KR20090126052A KR20080052202A KR20080052202A KR20090126052A KR 20090126052 A KR20090126052 A KR 20090126052A KR 20080052202 A KR20080052202 A KR 20080052202A KR 20080052202 A KR20080052202 A KR 20080052202A KR 20090126052 A KR20090126052 A KR 20090126052A
Authority
KR
South Korea
Prior art keywords
signal
shorting bar
insulating substrate
numbered
thin film
Prior art date
Application number
KR20080052202A
Other languages
English (en)
Inventor
김범준
이종환
백범기
김성만
한혜리
이종혁
김유준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080052202A priority Critical patent/KR20090126052A/ko
Priority to US12/183,619 priority patent/US20090294771A1/en
Publication of KR20090126052A publication Critical patent/KR20090126052A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

검사 공정이 용이한 박막 트랜지스터 기판 및 표시 장치가개시된다. 표시 장치의 제1 기판 위에는 신호배선, 상기 신호배선 상에서 신호배선 패드부와 반대편에 위치하는 쇼팅바, 그리고 상기 신호배선과 쇼팅바를 전기적으로 연결시켜 주는 연결배선을 포함한다. 연결배선이 위치하는 곳과 상응하는 표시 장치의 제2 기판 위에는, 상기 연결배선 전체부와 겹치게끔 형성되어 있는 중간 댐 층이 형성되어 있다. 중간 댐 층은 컬럼 스페이서 형성공정과 동일한 공정을 통하여 동일한 재료로 형성된다. 표시 장치는 검사공정 자체에 대한 불량을 최소화 하기 위하여 Voff 전압 인가용 터미날과 연결되어 있는 데이터 박막 트랜지스터 구동 신호배선 및 게이트 전극이 박막 트랜지스터 구동 신호배선과 연결되어 있는 데이터 박막 트랜지스터를 포함한다.

Description

박막 트랜지스터 기판 및 이를 표함하는 표시 장치{THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 박막 트랜지스터 기판 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 검사 공정이 용이한 표시 패널용 박막 트랜지스터 기판 및 이를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다.
박막 트랜지스터가 형성되는 표시 기판에는 복수의 게이트선과 데이터선이 각각 행과 열 방향으로 형성되어 있고, 박막 트랜지스터를 통하여 전기적으로 상기 게이트선과 데이터선에 연결된 화소 전극이 형성되어 있다. 박막 트랜지스터는 게이트선을 통해 전달되는 게이트 신호에 따라 on/off되어 데이터선을 통해 전달되는 데이터 신호를 제어하여 화소 전극으로 전송한다. 게이트 신호는 구동 전압 생성부에서 만들어진 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 공급받는 복수의 게이트 구동 IC(integrated circuit)가 신호 제어부로부터의 제어에 따라 이들을 조합하여 만들어낸다. 데이터 신호는 신호 제어부로부터의 계조 신호를 복수의 데 이터 구동 IC가 아날로그 전압으로 변환함으로써 얻어진다. 신호 제어부 및 구동 전압 생성부 등은 통상적으로 표시 기판 바깥에 위치한 인쇄 회로 기판(printed circuit board, PCB)에 구비되어 있고 구동 IC는 PCB와 표시 기판의 사이에 위치한 가요성 인쇄 회로(flexible printed circuit, FPC) 기판 위에 장착되어 있다. PCB는 통상적으로 두 개를 두며 이 경우 표시 기판 위쪽과 왼쪽에 하나씩 배치하며, 왼쪽의 것을 게이트 PCB, 위쪽의 것을 데이터 PCB라 한다. 게이트 PCB와 표시 기판 사이에는 게이트 구동 집적회로가, 데이터 PCB와 표시 기판 사이에는 데이터 구동 IC가 위치하여, 각각 대응하는 PCB로부터 신호를 받는다.
그러나 게이트 PCB는 사용하지 않고 데이터 PCB만을 사용할 수도 있으며, 이 경우에도 게이트쪽 FPC 기판과 그 위의 게이트 구동 IC의 위치는 그대로일 수 있다. 즉, 게이트쪽 FPC 기판 및 게이트 IC는 표시 기판의 왼쪽에 배치될 수 있다. 이때에는 데이터 PCB에 위치한 신호 제어부와 구동 전압 생성부 등으로부터의 신호를 게이트 구동 IC로 전달하기 위해서는 데이터쪽 FPC 기판과 표시 기판에 신호선을 따로 만들고, 게이트쪽 FPC 기판에도 신호선을 만들어 데이터 인쇄회로 기판과 게이트 구동 집적회로를 전기적으로 연결함으로써 게이트 구동 IC로 신호가 전달될 수 있도록 한다.
또한 게이트쪽 FPC 기판도 사용하지 않고, 액정 표시 기판 조립체 위에 바로 게이트 구동 IC를 장착할 수도 있고, 데이터 구동 IC 또한 액정 표시 기판 조립체 위에 바로 장착하는 방법도 사용될 수 있다.
상기 구동 IC를 액정 표시 기판 조립체 위에 바로 장착하는 방법으로, 구동 집적회로를 테이프 캐리어 패키지(Tape Carrier Package, TCP)없이 직접적으로 절연 기판위에 이방성 도전 필름(ACF, Anisotropic Conducting Film)을 이용하여 부착시키는 칩-온-글래스(Chip On Glass, COG) 방식이 경비절감을 위하여 선호되고 있다. 특히 모바일 액정표시장치나 콤팩트 사이즈의 액정표시장치에서 많이 채택되고 있다.
상기와 같은 액정표시패널의 제조 공정에는, 각 단계에서 제품의 불량여부를 검출하기 위한 다양한 검사가 요구된다. 이러한 검사는 어레이 테스트(array test), 비쥬얼 인스펙션(visual inspection, V/I) 등으로 나누어진다. 이중 어레이 테스트는 박막 트랜지스터 기판을 완성한 후 게이트 라인, 데이터 라인, 각 화소 사이의 쇼트나 오픈을 검출하기 위한 것이다.
상기 어레이 테스트(array test)를 위하여 박막 트랜지스터 기판 위에는 신호배선(게이트 라인 또는 데이터 라인)과 연결된 쇼팅바가 형성되며, 어레이 테스트 후에 상기 신호배선과 쇼팅바는 레이터 트리밍(laser trimming) 공정 등을 통해 단선된다. 여기서, 레이저 트리밍 공정이 행해지는 경우 제품을 생산하는 시간은 증가하고 이에 따라 제품 생산량은 상대적으로 낮아진다. 또한, 레이저 트리밍 공정시 상기 쇼팅바와 신호배선의 연결부의 시작과 끝 부분은 레이저로 제거되는 부위가 다른 부위보다 상대적으로 커진다. 이 경우, 액정 표시 장치의 크기가 소형화됨에 따라 패드 또는 신호라인 간의 공간적 여유가 줄어들어 데이터 패드 또는 신호배선에까지 레이저 트리밍의 영향이 미쳐 신호라인의 불량을 야기하기도 한다. 또한, 이러한 절단 과정에서 오염 입자가 발생하거나, 절단된 면을 통하여 배선의 부식이 진행하는 등의 문제점이 발생하여 신뢰성을 저하시킨다.
본 발명의 목적은 검사공정이 용이한 박막 트랜지스터 기판을 제공하는데 있다.
본 발명의 다른 목적은 생산수율 및 표시 품질이 향상된 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 절연 기판, 상기 절연 기판 위에 구비되고, 제1 방향으로 신장되어있는 제1 신호배선, 상기 절연 기판 위에 구비되고, 상기 신호배선의 일단에 형성되어 있는 신호배선 패드부, 상기 절연 기판 위에 구비되고, 신호배선의 정전기를 분산시키기 위하여 신호배선의 타단에 형성되어 있으며 제1 방향과 수직인 제2 방향으로 신장되어있는 쇼팅바, 및 상기 절연 기판 위에 구비되고, 상기 신호배선과 쇼팅바를 전기적으로 연결시켜주는 다수개의 연결배선을 포함한다.
제1 신호배선은, 쇼팅바와 전기적으로 연결되어 있는 짝수번째 신호배선 및 평면상에서 상기 짝수번째 신호배선과 이격되어 역시 쇼팅바와 전기적으로 연결되어 있는 홀수번째 신호배선으로 구성되어 있으며, 또한, 상기 쇼팅바는 상기 짝수번째 신호배선과 연결된 짝수번째 쇼팅바와 상기 홀수번째 신호배선과 연결된 홀수번째 쇼팅바를 포함하고, 상기 짝수번째 및 홀수번째 쇼팅바들은, 평면상에서 서로 이격되어 제2 방향으로 신장되어 있다.
여기서, 상기 제1 신호배선은, 게이트 금속층으로부터 형성되는쇼팅바와는 다른 층에 형성되며, 화상신호를 전달하는 데이터 라인인 것을 특징으로 한다.
상기 연결배선은, 인듐-주석 산화물(Indiun Tin Oxide; ITO), 주석 산화물(Tin Oxide; TO) 그리고, 인듐-아연 옥사이드(Indium Zinc Oxide; IZO)를 포함하는 그룹에서 선택된 적어도 하나를 포함하는 투명 도전성 산화막으로 형성되는 것을 특징으로 하며, 상기 신호배선과 상기 연결배선을 전기적으로 연결시켜 주는 제1 검사 컨택홀 및 상기 쇼팅바와 상기 연결배선을 전기적으로 연결시켜 주는 제2 검사 컨택홀을 추가로 포함할 수 있다.
또한, 상기 표시 장치는 검사 공정 자체에 대한 불량을 최소화하기 위해, 상기 절연 기판 위에 구비되고, 데이터 오프 전압(Voff) 인가용 터미날과 연결되어 있는 데이터 박막 트랜지스터 구동 신호배선 및 상기 절연 기판 위에 구비되고, 검사 공정을 위하여 소오스 전극은 상기 제1 신호배선과 연결되며, 드레인 전극은 상기 쇼팅바와 연결되며, 그리고 게이트 전극은 상기 데이터 박막 트랜지스터 구동 신호배선과 연결되어 있는 데이터 박막 트랜지스터를 더 포함할 수 있다.
여기서, 상기 데이터 박막 트랜지스터는 상기 신호배선 패드부가 형성된 상기 일단과는 반대하는 상기 타단에 인접하여 형성되어 있으며, 상기 신호배선을 따라 상기 연결배선과 직렬로 연결되어 있을 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 또 다른 실시예에 따른 표시 장치는, 제1 절연 기판, 상기 제1 절연 기판 위에 구비되고, 제1 방향으로 신장되어 있는 제1 신호배선, 상기 제1 절연 기판 위에 구비되고, 상기 신호배선의 일단에 형성되어 있는 신호배선 패드부, 상기 제1 절연 기판 위에 구비되고, 신호배선의 정전기를 분산시키기 위하여 신호배선의 타단에 형성되어 있으며 상기 제1 방향과 수직인 제2 방향으로 신장되어있는 쇼팅바, 상기 제1 절연 기판 위에 구비되고, 상기 신호배선과 쇼팅바를 전기적으로 연결시켜주는 다수개의 연결배선, 상기 제1 절연 기판과 마주하여 위치하고 있는 제2 절연 기판, 및 상기 제2 절연 기판 위에 구비되고, 상기 연결배선 전체부와 겹치게끔 형성되어 있는 중간 댐 층을 포함한다.
여기서, 상기 표시 장치는 제1 절연 기판과 제2 절연 기판과의 공간을 유지하게끔 제2 절연 기판 위에 구비되는 컬럼 스페이서를 더 포함할 수 있으며, 상기 중간 댐 층은 상기 컬럼 스페이서와 동일한 공정을 통하여, 상기 컬럼 스페이서와 동일한 재료로 형성될 수 있다.
표시 장치에 형성되는 쇼팅바 및 연결배선의 구조에 따라 검사공정을 용이하게 수행 할 수 있다. 또한, 쇼팅바 및 연결배선과 함께 형성되는 데이터 박막트랜지스터 및 중간 댐 층을 포함하여 검사공정을 용이하게 할 수 있을 뿐만 아니라 검사공정 자체에 대한 불량을 감소시켜 그 결과 제조수율의 향상 및 표시 장치의 구동 성능을 향상시킬 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 첨부된 도면과 관련된 실시예들을 통 해서 용이하게 이해될 것이다. 다만 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 함께 제시된 도면은 명확한 설명을 위해서 다소 간략화되거나 과장된 것이며, 도면상에 동일한 참조번호들은 동일 또는 기능적으로 동등한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 예를 보인 평면도이다.
도 1을 참조하면, 컬러 필터 기판(미도시)에 노출된 박막 트랜지스터 기판의 패드 영역에는 입력 패드(33), 출력 패드(20, 30), 및 쇼팅바 (50a, 50b, 51a, 51b)가 형성된다. 데이터 구동 IC(35)는 칩-온-글래스(Chip-On-Glass) 방식으로 박막 트랜지스터 기판 위에 부착된다.
입력 패드(33)는 고분자 물질로 만들어진 얇은 가요성(flexible) 필름(37)과 접촉되어 제어 신호, 전원 신호, 또는 화소 데이터를 데이터 구동 IC(35)에 공급한다. 이때 데이터 구동 IC(35)는 데이터 라인(3) 을 구동하고, 테이프 캐리어 패키지(26)에 실장된 게이트 구동 IC(25)는 게이트 라인(2)을 구동한다. 즉, 게이트 구동 IC(25)는 게이트 라인(2)과 연결되어 게이트 구동신호를 인가하며, 데이터 구동 IC(35)는 데이터 라인(3)과 연결되어 데이터 구동신호를 인가한다.
출력 팩드(20, 30)는 게이트 구동 IC에서 생성된 스캔 신호를 게이트 라인(2)에 공급하고, 데이터 구동 IC(35)에서 생성된 화소 신호를 데이터 라인(3) 에 공급한다. 상기 쇼팅바(50a, 50b, 51a, 51b)는 전압 인가 터미날(50c, 50d, 51c, 51d)와 연결된다.
광범위하게 적용되는 어레이 검사 방법(array test)으로 게이트 라인과 데이터 라인을 각각 홀수번째 배선과 짝수번째 배선으로 분리하여 각각을 정전기 분산 배선으로 연결한 후 신호를 인가하는 방식이 널리 이용되고 있다. 이처럼, 각 배선들을 홀수번째 배선과 짝수번째 배선으로 그룹핑하는 이유는 홀수번째 배선과 짝수번째 배선간에 서로 다른 전압을 인가하면 서로 인접하는 배선 혹은 픽셀간 쇼트 불량(short defect) 발생시 두 전위의 연결로 인해 서로 다른 전압으로 인지되기 때문이다. 또한, 표면저항(V/I) 검사도 상기와 동일한 방법을 이용하여 적용할 수 있다.
게이트 쇼팅바(51a, 51b)는 검사 과정 이후 액정 표시 패널의 정상적인 구동을 위하여 게이트 패드부내에서 게이트 라인과 단선된다. 즉, 다이아몬드 팁을 이용하여 절연기판상에 존재하는 게이트 쇼팅바(51a, 51b)를 절연 기판과 함께 절단하게 된다. 예를 들어, 절연 기판을 다이아몬드 팁을 이용하여 절단한 후에 절단과정 자체에서 생기는 불량을 제거하기 위하여 모서리 연마과정을 거칠 수 있다. 게이트 패드부는 컬러 필터 기판(미도시)에 노출되어 있음으로, 즉 단일 절연기판으로 이루어진 영역이기 때문에 상기 모서리 연마과정이 가능하다. 상기 기판이 절단된 후, 게이트 구동 IC(25)는 이방성 도전 필름 등을 통하여 게이트 출력 패 드(20)와 전기적으로 연결된다.
절연기판에 데이터 구동 IC가 직접 부착된 데이터 패드부의 경우에는 신호라인에 개별적인 구동 신호를 인가하기 위해서 데이터 구동 IC(35) 부착 전에 레이저 트리밍(laser trimming) 공정에 의해 데이터 라인(3)과 일정한 폭으로 단선될 수 있다. 단선된 영역에는 데이터 구동 IC(35)가 실장된다.
도 2는 본 발명의 다른 실시예에 따른 액정표시패널의 박막 트랜지스터 기판을 나타낸 평면도이고, 도 3은 도 2에 도시된 연결배선(60)을 포함하는 A 영역의 확대된 부분을 나타낸 평면도이다.
보다 상세하게는, 도 2에서는, 다수개의 가로 방향으로 뻗어있는 게이트 라인(2) 및 절연층을 사이에 두고 세로 방향으로 뻗어있는 데이터 라인(3)이 절연 기판(100)위에 형성되어 있다. 게이트 라인(2)의 제1 끝단에는 게이트 구동 IC(25)가 연결되어 있는 게이트 패드(20)가 형성되어 있으며, 데이터 라인(3)의 제1 끝단에는 데이터 구동 IC(35)가 연결되어 있는 데이터 패드(미도시)가 형성되어 있다. 게이트 라인 및 데이터 라인이 교차하여 정의되는 화소 영역 및 상기 화소 영역에 대응하여 상기 절연기판에 화소가 형성된다. 화소 영역이외의 영역은 주변 영역으로 정의된다. 예를 들어, 상기 주변 영역은 복수의 화소 영역을 둘러쌀 수 있다.
데이터 구동 IC(35)는 칩-온-글래스(COG) 형식으로 액정표시패널의 윗부분에 직접적으로 부착되며, 복수의 데이터 구동 IC(35)들은 상기 데이터 구동 IC(35)들에 연결되는 파워 배선(31)을 캐스캐이드(cascade) 형식으로 공유할 수 있다. 일반적으로 COG 형식의 액정표시장치는 테이프 캐리어 패키지(TCP) 없이 이방성 도전 필름(ACF)만을 이용하여 칩에 형성된 구동 IC를 액정표시패널에 직접적으로 부착시키는 구조만을 이용한다. 따라서, 상기 종래의 액정표시장치는 각각의 데이터 구동 IC(35)에 연결되며, 데이터 구동 IC(35)의 수에 해당하는 만큼의 FPC를 가지게 된다. 그러나, 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는, 파워 배선(31) 등의 특정 배선을 각각의 데이터 구동 IC(35)가 서로 공유함으로써 필요한 FPC의 개수를 줄일 수 있다. 도 2를 참조하면, 데이터 구동 신호는 PCB(미도시)를 통하여 절연 기판위에 직접적으로 부착되어 있는 데이터 구동 IC(35)로 인가되나, 리페어 신호 및 공통 전압 신호는 FPC(37)만을 통하여 직접적으로 데이터 구동 IC(35)로 인가된다.
게이트 구동 IC(25)는, 도 2를 참조하면, 기존과 동일한 일반적인 방법으로 PCB(미도시) 와 액정 표시 패널 사이에 위치하는 TCP(26) 상에 부착되어, 액정 표시 패널에 게이트 구동신호를 인가한다. 게이트 구동 IC(25)가 실장된 TCP(26)는 어레이 검사 공정을 거치고 기판이 절단된 후에 이방성 도전 필름 등을 통하여 게이트 패드(20)과 연결될 수 있다.
검사 공정을 위한 쇼팅바(50a, 50b, 51a, 51b)는 게이트 라인(2)의 제1 끝단에 연결된 게이트 패드(20)와 연결되며, 데이터 라인(3)의 제1 끝단의 반대편인 제2 끝단에 연결되어 있다. 상기 쇼팅바(50a, 50b, 51a, 51b)는 전압 인가 터미날(50c, 50d, 51c, 51d)와 연결된다.
기존의 데이터 라인(3)의 어레이 테스트를 위한 데이터 쇼팅바(50a, 50b)는, 도 1을 참조하면, 일반적으로 팬아웃배선 근처의 데이터 패드부에 위치하게 된 다. 그러나, 액정 표시 패널의 해상도가 증가할수록 데이터 패드부의 배선은 증가된 직접도에 기인하여 점점 더 복잡하게 되고, 패턴 밀도가 높아진다. 따라서, 데이터 패드부에 기존과 동일한 방법으로 데이터 쇼팅바(50a, 50b)를 위치시킬 만한 공간이 없게 된다. 특히, 도 2에 표시된 것처럼 각각의 데이터 구동 IC(35)가 파워 배선(31)을 캐스캐이드(cascade) 형식으로 공유하는 COG 형식의 액정 표시 패널의 경우에는 데이터 패드부에 기존과 동일한 방법으로 데이터 라인(3)의 제1 끝단 근처에 데이터 쇼팅바(50a, 50b)를 위치시키는 것 자체가 불가능하게 된다. 따라서, 본 발명에서는 데이터 라인(3)의 어레이 테스트를 위하여 데이터 쇼팅바(50a, 50b)를 데이터 패드부의 반대편 즉, 데이터 라인(3)의 제1 끝단의 반대편인 제2 끝단에 연결시킴으로써 어레이 테스트 등의 검사공정을 효율적으로 진행할 수 있다. 따라서, 결과적으로는 상기 검사공정을 통하여 액정 표시 패널의 제조 수율을 증가시킬 수 있다.
데이터 쇼팅바(50a, 50b)는 홀수번째 데이터 라인과 전기적으로 연결되어있는 홀수번째 데이터 쇼팅바(50b)와 짝수번째 데이터 라인과 전기적으로 연결되어 있는 짝수번째 데이터 쇼팅바(50a)로 구성되어 있다. 짝수번째 그리고 홀수번째 쇼팅바는 일정한 간격을 두고 서로 평행하게 배열 되어 있다. 도 2의 A 영역을 확대 도시한 도 3의 연결배선(60)은 홀수번째 데이터 쇼팅바(50b)와 연결되어 있으나, 다른 영역에서는 짝수번째 데이터 쇼팅바(50a)와 연결될 수 있다.
게이트 쇼팅바(51a, 51b)는 홀수번째 게이트 라인과 연결되어 있는 홀수번째 게이트 쇼팅바(51b)와 짝수번째 게이트 라인과 전기적으로 연결되어 있는 짝수 번째 게이트 쇼팅바(51a)로 구성되어 있다. 짝수번째 그리고 홀수번째 게이트 쇼팅바는 일정한 간격을 두고 서로 평행하게 배열 되어 있다.
상기 데이터 라인(3)을 구성하는 금속층은 상기 데이터 라인과 연결되어 있는 쇼팅바(50a, 50b)를 구성하는 금속층과는 다르다. 따라서, 상기 데이터 라인(3)과 상기 쇼팅바(50a, 50b)를 전기적으로 연결시키는 연결배선(60)이 포함된다.
도 2 및 도 3을 참조하면, 연결배선(60)은 투명 전도성 산화막 즉, 인듐-주석 산화물(Indiun Tin Oxide; ITO), 주석 산화물(Tin Oxide; TO) 그리고, 인듐-아연 옥사이드(Indium Zinc Oxide; IZO) 등으로 구성되며, 상기 데이터 라인(3)과 상기 데이터 쇼팅바(50a, 50b)를 전기적으로 연결시킨다. 즉, 연결배선(60)은 제1 검사 컨택홀(164)을 통하여 상기 데이터 라인(3)과 연결되며, 제2 검사 컨택홀(166)을 통하여 상기 데이터 쇼팅바(50a, 50b)와 전기적으로 연결된다. 자세한 제조공정 순서 및 구조는 이후 도 5를 참조하여 설명한다.
어레이 테스트공정을 마친 후에, 액정 표시 패널의 정상적인 구동을 위하여, 연결배선(60)은 글래스 절단과정을 통하여 데이터 라인(3)과 분리된다. 도 1을 참조하면, 기존의 방법과 같이 데이터 라인(3)과 데이터 쇼팅바(50a, 50b)가 동일한 금속층으로 형성된 경우에는 액정 표시 패널의 정상적인 구동을 위하여 어레이 테스트 공정을 마친후에, 레이저 트리밍 공정을 이용하여 데이터 쇼팅바를 절단하게 된다. 상기의 경우에는, 그러나, 공기에 노출된 절단면이 쉽게 부식되는 단점이 있다. 그러나, 본 발명에서처럼 연결배선(60)을 이용한 경우에는, 연결배선(60)을 구성하는 투명 전도성 산화막의 부식에대한 강한 저항성 때문에 상기의 부식문제를 해결할 수 있다. 즉, 글래스 절단선이 상기 데이터라인(3) 그리고 데이터 쇼팅바(50a, 50b)와 중첩되지 않게끔 연결배선의 정중앙부를 지나가게끔 함으로써, 글래스 절단 후 절단면에는 투명 전도성 산화막만이 노출되게끔 한다. 게이트 라인(2)을 형성하는 게이트금속층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 알루미늄(Al), 네오디뮴(Nd), 구리(Cu), 이들의 합금 등으로 이루어질 수 있으며, 단일층 또는 다층 구조를 가질 수 있다. 구체적으로, 크롬(Cr) 단일층, 몰리브덴-텅스텐 합금(MoW) 단일층, 크롬/알루미늄(Cr/Al) 이중층, 구리(Cu) 단일층, 알루미늄-네오디뮴 합금(Al(Nd)) 단일층, 몰리브덴/알루미늄(Mo/Al) 이중층, 몰리브덴/알루미늄-네오디뮴 합금(Mo/Al(Nd)) 이중층, 그리고 크롬/알루미늄-네오디뮴 합금(Cr/Al(Nd) 이중층 등을 예로 들 수 있다.이렇듯, 데이터 라인(3)과 투명 전도막으로 형성된 연결배선(60)을 통하여 전기적으로 연결되어 있는 데이터 쇼팅바(50a, 50b)는 박막 트랜지스터 기판의 제조과정 중에 정전기가 발생한 경우, 이 정전기는 데이터선을 연결해주는 데이터 쇼팅바(50a, 50b)를 통해 복수의 데이터 라인(3)으로 분산되어 발생하는 정전기로 인하여 박막 트랜지스터가 손상되는 것을 방지하는 역할뿐만 아니라, 박막 트랜지스터 기판의 제조 후 검사공정을 용이하게 하는 역할을 한다. 그리고, 상기 연결배선(60)은 검사공정 후 글래스 절단과정을 통하여 절단됨으로써 액정 표시 패널의 정상적인 구동이 가능하게 된다.
도 4와 도 5는, 검사 공정 후 글래스 절단과정 자체에서 발생할 수 있는 불량을 제거하기 위하여 본 발명의 또 다른 실시예에 따른 액정표시패널의 박막 트랜지스터 기판을 나타내는 도면이다. 자세하게는 박막 트랜지스터 상에 위치하고 있 는 연결배선(60) 부위를 확대한 평면도 및 단면도이다. 상기 도 4 및 도 5에 도시된 박막 트랜지스터 기판은 중간 댐 층(80)을 더 포함하는 것을 제외하고는 도 2 및 도 3에서 설명된 본 발명의 일 실시예에 따른 액정표시패널의 박막 트랜지스터 기판과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략될 수 있다.
도 4는 투명 전도성 산화막으로 형성된 연결배선(60)에 더하여 중간 댐 층(80)을 더 포함하는 구조를 나타내고 있다. 즉, 연결배선(60)은 액정 표시패널의 하판인 박막 트랜지스터 기판에 위치하며, 액정 표시패널의 상판인 컬러 필터 기판에는 연결배선(60)과 상응하는 곳에 중간 댐 층(80)이 위치한다. 즉, 중간 댐 층(80)은 연결배선(60) 전부를 커버하게끔 공간적으로 겹쳐져서 형성되어 있다. 어레이 테스트 후, 데이터 라인(3)과 데이터 쇼팅바(50a, 50b)를 전기적으로 연결하는 연결배선(60)은 다이아몬드 컷팅으로 절단된다. 그러나, 상기 글라스 절단공정 자체에는 액정 표시 패널의 상, 하판에 공통적으로 존재하는 투명 도전성 산화물에 의한 전기적인 쇼트의 위험이 있다. 따라서, 액정 표시 패널의 상, 하판을 일정한 갭을 유지하며 지지하기 위하여 형성하는 컬럼 스페이서(미도시)와 동시에, 동일한 물질로 액정 표시패널의 상판인 컬러 필터 기판상에 중간 댐 층(80)을 버퍼층으로 형성함으로써, 액정 표시패널의 상, 하판이 쇼트되는 것을 막아 주는 패시베이션 역할을 한다.
도 5는 도 4를 I-I선으로 절단한 단면을 나타낸 단면도이다. 도 2 및 도 5를 참조하면, 절연 기판(100)위에 게이트 금속층을 증착하고 사진 식각하여 게이트 라인(2)과 쇼팅바(50a, 50b, 51a, 51b)를 형성한다. 이 때 게이트 라인(2)과 쇼팅 바((50a, 50b, 51a, 51b)는 동일한 게이트 금속층으로부터 형성할 수 있으며, 이중층으로 형성할 수 있다. 예를 들어, 이들을 이중층으로 형성하는 경우에는 물리 화학적 특성이 우수한 크롬(Cr) 또는 몰리브덴(Mo) 합금 등을 증착하여 제1층을 형성하고, 저항이 작은 알루미늄(Al) 또는 은(Ag) 합금 등을 증착하여 제2 층을 형성한다. 다음으로, 도 5에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(110)을 화학 기상 증착법을 이용하여 약 1,500-5,000Å 두께로 증착하고, 이어 데이터 라인(3)을 구성하는 데이터 금속층을 형성한다. 상기 데이터 금속층은 삼중층으로 형성할 수 있다. 예를 들어 물리 화학적 특성이 우수한 크롬(Cr) 또는 몰리브덴(Mo) 합금 등을 증착하여 제1 층과 제3 층을 형성하고, 저항이 작은 알루미늄(Al) 또는 은(Ag) 합금 등을 증착하여 제2 층을 형성한다. 상기 제2 층은 제1 층과 제3 층 사이에 위치할 수 있으며, 이들 금속층의 증착방법으로는 스퍼터링 등을 사용한다.
다음, 질화 규소 또는 산화 규소 등의 무기 절연막을 증착하거나, 유기 절연막을 도포하거나 또는 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시켜 보호막(120)을 형성한다. 이 때, a-Si:C:O 막과 a-Si:O:F 막은 무기 절연막이면서 유전율이 2에서 4 이내로 매우 낮은 절연막이다. a-Si:C:O 막을 형성하는 경우에는 기체 상태의 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4, Si(C2H5O)4 등을 기본 소스로 사용하고, N2O 또는 O2 등의 산화제와 Ar 또는 He 등을 혼합한 기체를 흘리면서 증착한다. 또, a-Si:O:F 막을 형성하는 경우에는 SiH4, SiF4 등에 O2를 첨가한 기체를 흘리면서 증착한다. 이 때, 불소의 보조 소스로서 CF4를 첨가할 수도 있다.
이어, 도 5에 도시한 바와 같이 상기 보호막(120)을 식각하여 데이터 라인(3)을 노출시키는 제1 검사 컨택홀(164)을 형성하고, 상기 보호막(120) 및 게이트 절연막(110)을 식각하여 데이터 쇼팅바(50a, 50b)를 노출시키는 제2 검사 컨택홀(166)을 형성한다. 상기 제1 및 제2 검사 콘택홀(164, 166)은 동일한 사진 식각 공정을 통해 형성될 수 있다. 이때 게이트 패드(미도시)와 데이터 패드(미도시) 및 드레인 전극(미도시)을 드러내는 콘택홀(미도시)도 함께 형성된다.
제1 검사 컨택홀(164) 및 제2 검사 컨택홀(166)은, 도 5에 도시한 바와 같이, 예를 들어, 두께 400Å 내지 500Å의 ITO층, TO층 또는 IZO층의 투명 전도성 산화막으로 구성된 연결배선(60)으로 연결된다. 상기 연결배선(60)은 ITO층, TO층 또는 IZO층의 투명 전도성 산화막을 사진 식각 공정을 통해 패터닝하여 형성될 수 있으며, 표시부의 화소 전극(미도시), 게이트 패드와 연결되는 보조 게이트 패드(미도시) 및 데이터 패드와 연결되는 보조 데이터 패드(미도시)도 함께 형성된다.
박막 트랜지스터 기판(160)과 예를 들어, 약 5㎛정도의 일정한 간격을 유지하면서 서로 마주보는 별도의 컬러 필터 기판(150)은 유기물질 혹은 금속층으로 구성된 블랙 매트릭스(130), ITO층, TO층 또는 IZO층의 투명 전도성 산화막으로 구성된 공통전극(140), 그리고 박막 트랜지스터 기판(160)과 컬러 필터 기판(150)의 간격보다는 작은 두께를 가지는 중간 댐 층(80)으로 구성된다. 컬러 필터 기판(150)은 컬러 필터를 포함할 수 있으며, 다른 방법으로 컬러 필터는 박막 트랜지스터 기판(160)에 형성되고, 컬러 필터 기판(160) 대신 컬러 필터를 포함하지 않는 대향 기판이 사용될 수 있다.
마지막으로, 어레이 테스트를 마친 박막 트랜지스터 기판(160)과 상기 도 5에 도시한 바와 같이 박막 트랜지스터 기판(160)상의 연결배선(60) 부위에 상응하여 버퍼층의 역할을 하는 중간 댐 층(80)을 포함하는 컬러 필터 기판(150)은 합착된다. 합착 된 후, 액정 표시 패널의 정상적인 작동을 위하여 절단선을 따라 다이아몬드 절단과정을 통해 각각의 별도의 패널로 분리된다.
도 6은 본 발명의 또 다른 실시예에 따른 액정표시패널의 박막 트랜지스터 기판을 나타낸 평면도이다. 도 6을 참조하면, 다수개의 가로 방향으로 뻗어있는 게이트 라인(2) 및 절연층을 사이에 두고 세로 방향으로 뻗어있는 데이터 라인(3)이 절연 기판(100)위에 형성되어 있다. 게이트 라인(2)의 제1 끝단에는 게이트 구동 IC(25)가 연결되어 있는 게이트 패드(20)가 형성되어 있으며, 데이터 라인(3)의 제1 끝단에는 데이터 구동 IC(35)가 연결되어 있는 데이터 패드(미도시)가 형성되어 있다. 게이트 라인 및 데이터 라인이 교차하여 정의되는 화소 영역 및 상기 화소 영역에 대응하여 상기 절연기판에 화소가 형성된다. 화소 영역이외의 영역은 주변 영역으로 정의된다.
데이터 구동 IC(35)는 COG 형식으로 액정표시패널의 윗부분에 직접적으로 부착되며 각각의 데이터 구동 IC(35)는 파워 배선을 캐스캐이드(cascade) 형식으로 공유한다. 게이트 구동 IC(25)는, 도 6을 참조하면, 종래 기술에 따른 게이트 구동 IC와 동일한 일반적인 방법으로 PCB(미도시) 와 액정 표시 패널 사이에 위치하는 TCP(26) 상에 부착되어, 액정 표시 패널에 게이트 구동신호를 인가한다.
데이터 쇼팅바(50a, 50b)는 홀수번째 데이터 라인과 전기적으로 연결되어있는 홀수번째 데이터 쇼팅바(50b)와 짝수번째 데이터 라인과 전기적으로 연결되어 있는 짝수번째 데이터 쇼팅바(50a)로 구성되어 있다. 짝수번째 그리고 홀수번째 쇼팅바는 일정한 간격을 두고 서로 평행하게 배열 되어 있다.
게이트 쇼팅바(51a, 51b)는 홀수번째 게이트 라인과 연결되어 있는 홀수번째 게이트 쇼팅바(51b)와 짝수번째 게이트 라인과 전기적으로 연결되어 있는 짝수번째 게이트 쇼팅바(51a)로 구성되어 있다. 짝수번째 그리고 홀수번째 게이트 쇼팅바는 일정한 간격을 두고 서로 평행하게 배열 되어 있다.
상기 데이터 라인(3)을 구성하는 데이터 금속층은 상기 데이터 라인과 연결되어 있는 데이터 쇼팅바(50a, 50b)를 구성하는 금속층과는 다르다. 따라서, 상기 데이터 라인(3)과 상기 쇼팅바(50a, 50b)를 전기적으로 연결시키는 연결배선(60)이 포함된다. 어레이 테스트공정을 마친 후에, 액정 표시 패널의 정상적인 구동을 위하여, 연결배선(60)은 글래스 절단과정을 통하여 데이터 라인(3)과 분리된다. 본 발명에서처럼 연결배선(60)을 이용한 경우에는, 연결배선(60)을 구성하는 투명 전도성 산화막의 부식에대한 강한 저항성 때문에 상기의 부식문제를 해결할 수 있다. 즉, 글래스 절단선이 상기 데이터라인(3) 그리고 데이터 쇼팅바(50a, 50b)와 중첩되지 않게끔 연결배선(60)의 정중앙부를 지나가게끔 함으로써, 글래스 절단 후 절단면에는 투명 전도성 산화막만이 노출되게끔 한다. 게이트 라인(2)을 형성하는 게이트금속층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 알루미늄(Al), 네오디뮴(Nd), 구리(Cu), 이들의 합금 등으로 이루어질 수 있으며, 단일층 또는 다층 구조를 가질 수 있다. 구체적으로, 크롬(Cr) 단일층, 몰리브덴-텅스텐 합금(MoW) 단일층, 크롬/알루미늄(Cr/Al) 이중층, 구리(Cu) 단일층, 알루미늄-네오디뮴 합금(Al(Nd)) 단일층, 몰리브덴/알루미늄(Mo/Al) 이중층, 몰리브덴/알루미늄-네오디뮴 합금(Mo/Al(Nd)) 이중층, 그리고 크롬/알루미늄-네오디뮴 합금(Cr/Al(Nd)) 이중층 등을 예로 들 수 있다.
검사 공정을 위한 데이터 박막 트랜지스터(70)는 데이터 라인의 제1 끝단과는 반대 방향인 제2 끝단에 연결배선(60)과 직렬로 연결되어 있다. 또한, 데이터 박막 트랜지스터(70)는 데이터 쇼팅바(50a, 50b) 그리고 데이터 박막 트랜지스터 구동 신호배선(75)과 전기적으로 연결된다. 상기 데이터 라인(3), 쇼팅바(50a, 50b), 그리고 데이터 박막 트랜지스터 구동 신호배선(75)은 각각 데이터 박막 트랜지스터(70)의 소오스 전극, 데이터 전극, 그리고 게이트 전극과 연결된다.
또한, 데이터 박막 트랜지스터 구동 신호배선(75)은 상기 절연 기판(100) 위에 구비된 데이터 오프 전압(Voff) 인가용 터미날(76)과 연결된다. 즉, 데이터 박막 트랜지스터(70)의 모든 게이트 전극은 데이터 오프 전압(Voff) 인가용 터미날(76)과 전기적으로 연결된다. 어레이 테스트가 끝난 후에 상기 절연 기판(100) 위에 구비된 데이터 오프 전압(Voff) 인가용 터미날(76)에는 데이터 오프 전압 (Voff)이 상시 인가된다.
바꾸어 말하면, 상기 어레이 테스트가 끝난 후에 액정 표시 패널의 정상적인 구동을 위하여 데이터 라인(3)과 쇼팅바(50a, 50b)를 연결시키는 투명 전도성 산화막으로부터 형성된 연결배선(60)은 다이아몬드 팁을 이용한 글래스 절단과정으 로 분리된다. 연결배선(60)을 구성하는 투명 전도성 산화막의 특성상 부식에는 강하나, 투명 전도성 산화막도 전도성 물질이기 때문에 단선된 부분을 따라 정전기가 유입될 가능성이 여전히 존재한다. 그러나, 본 발명에서처럼, 도 6을 참조하면 연결배선(60)과 직렬로 데이터 박막 트랜지스터(70)를 연결하고, 어레이 테스트가 끝난 후 상기 박막 트랜지스터(70)를 off 상태로 계속하여 유지시켜주면 2차적으로 단선된 상태를 만들 수 있다. 따라서, 예측할 수 없는 정전기의 유입을 효과적으로 막아낼 수 있으며, 결과적으로 액정 표시 패널의 생산성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 액정표시패널의 기판을 나타낸 평면도이다.
도 2는 본 발명의 다른 실시예에 따른 액정표시패널의 기판을 나타낸 평면도이다.
도 3은 도 2에 도시된 연결배선의 확대된 부분을 나타낸 평면도이다.
도 4는 도 2에 도시된 연결배선의 확대된 부분과 중간 댐 층을 더 포함하는 부분을 나타낸 평면도이다.
도 5는 도 4를 I-I선으로 절단한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정표시패널의 기판을 나타낸 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
2 - 게이트 라인 3 데이터 라인
20 게이트 패드 25 게이트 구동 IC
26 TCP 30 데이터 패드
35 데이터 구동 IC 37 FPC
50a, 50b 쇼팅바 60 연결배선
70 데이터 박막 트랜지스터
75 데이터 박막 트랜지스터 구동 배선
76 데이터 오프 전압(Voff) 인가용 터미널
80 중간 댐 층 100 절연기판
164 제1 검사 컨택홀 166 제2 검사 컨택홀

Claims (25)

  1. 절연 기판;
    상기 절연 기판 위에 구비되고, 제1 방향으로 신장되어있는 제1 신호배선;
    상기 절연 기판 위에 구비되고, 상기 신호배선의 일단에 형성되어 있는 신호배선 패드부;
    상기 절연 기판 위에 구비되고, 신호배선의 정전기를 분산시키기 위하여 신호배선의 타단에 형성되어 있으며 상기 제1 방향과 수직인 제2 방향으로 신장되어있는 쇼팅바; 및
    상기 절연 기판 위에 구비되고, 상기 신호배선과 상기 쇼팅바를 전기적으로 연결시켜주는 의 연결배선을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서, 상기 제1 신호배선은,
    상기 쇼팅바와 전기적으로 연결되어 있는 짝수번째 신호배선; 및
    평면상에서 상기 짝수번째 신호배선과 이격되어 역시 상기 쇼팅바와 전기적으로 연결되어 있는 홀수번째 신호배선을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제 2 항에 있어서, 상기 쇼팅바는,
    상기 짝수번째 신호배선과 연결되는 짝수번째 쇼팅바 및 상기 홀수번째 신 호배선과 연결되는 홀수번째 쇼팅바를 포함하고, 상기 짝수번째 및 홀수번째 쇼팅바들은 평면상에서 서로 이격되어 상기 제2 방향으로 신장되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제 2 항에 있어서, 상기 제1 신호배선은,
    게이트 금속금속층으로부터 형성되는 상기 쇼팅바와는 다른 층에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제 2 항에 있어서, 상기 제1 신호배선은,
    화상신호를 전달하는 데이터 라인인 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제 5항에 있어서, 상기 제1 신호배선은,
    게이트 금속금속층으로부터 형성되는 상기 쇼팅바와는 다른 층에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제 1항에 있어서, 상기 연결배선은,
    인듐-주석 산화물(Indiun Tin Oxide; ITO), 주석 산화물(Tin Oxide; TO) 그리고, 인듐-아연 옥사이드(Indium Zinc Oxide; IZO)를 포함하는 그룹에서 선택된 적어도 하나를 포함하는 투명 도전성 산화막으로 형성되는 것을 특징으로 하는 박 막 트랜지스터 기판.
  8. 제 7 항에 있어서,
    상기 신호배선과 상기 연결배선을 전기적으로 연결시켜 주는 제1 검사 컨택홀; 및
    상기 쇼팅바와 상기 연결배선을 전기적으로 연결시켜 주는 제2 검사 컨택홀을 더포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  9. 절연 기판;
    상기 절연 기판 위에 구비되고, 제1 방향으로 신장되어있는 제1 신호배선;
    상기 절연 기판 위에 구비되고, 상기 신호배선의 일단에 형성되어 있는 신호배선 패드부;
    상기 절연 기판 위에 구비되고, 상기 신호배선의 정전기를 분산시키기 위하여 상기 신호배선의 타단에 형성되어 있으며 상기 제1 방향과 수직인 제2 방향으로 신장되어있는 쇼팅바;
    상기 절연 기판 위에 구비되고, 상기 신호배선과 상기 쇼팅바를 전기적으로 연결시켜주는 연결배선;
    상기 절연 기판 위에 구비되고, Voff 전압 인가용 터미날과 연결되어 있는 데이터 박막 트랜지스터 구동 신호배선; 및
    상기 절연 기판 위에 구비되고, 검사 공정을 위하여 소오스 전극은 상기 제 1 신호배선과 연결되며, 드레인 전극은 상기 쇼팅바와 연결되며, 그리고 게이트 전극은 상기 데이터 박막 트랜지스터 구동 신호배선과 연결되어 있는 데이터 박막 트랜지스터를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판
  10. 제 9 항에 있어서, 상기 제1 신호배선은,
    상기 쇼팅바와 전기적으로 연결되어 있는 짝수번째 신호배선; 및
    평면상에서 상기 짝수번째 신호배선과 이격되어 역시 상기 쇼팅바와 전기적으로 연결되어 있는 홀수번째 신호배선을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  11. 제 10 항에 있어서, 상기 쇼팅바는,
    상기 짝수번째 신호배선과 연결되는 짝수번째 쇼팅바 및 상기 홀수번째 신호배선과 연결되는 홀수번째 쇼팅바를 포함하고, 상기 짝수번째 및 홀수번째 쇼팅바는 평면상에서 서로 이격되어 상기 제2 방향으로 신장되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  12. 제 9 항에 있어서, 상기 제1 신호배선은,
    게이트 금속층으로부터 형성되는 상기 쇼팅바와는 다른 층에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  13. 제 9 항에 있어서, 상기 제1 신호배선은,
    화상신호를 전달하는 데이터 라인인 것을 특징으로 하는 박막 트랜지스터 기판.
  14. 제 13 항에 있어서, 상기 제1 신호배선은,
    게이트 금속층으로부터 형성되는 쇼팅바와는 다른 층에 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  15. 제 9항에 있어서, 상기 연결배선은,
    인듐-주석 산화물(Indiun Tin Oxide; ITO), 주석 산화물(Tin Oxide; TO) 그리고, 인듐-아연 옥사이드(Indium Zinc Oxide; IZO)를 포함하는 그룹에서 선택된 적어도 하나를 포함하는 투명 도전성 산화막으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판.
  16. 제 15 항에 있어서,
    상기 신호배선과 상기 연결배선을 전기적으로 연결시켜 주는 제1 검사 컨택홀; 및
    상기 쇼팅바와 상기 연결배선을 전기적으로 연결시켜 주는 제2 검사 컨택홀을 더포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  17. 제 9 항에 있어서,
    상기 데이터 박막 트랜지스터는 상기 신호배선 패드부가 형성된 일단과 반대하는 상기 타단에 인접하여 형성되어 있으며, 상기 신호배선을 따라 상기 연결배선과 직렬로 연결되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.
  18. 제1 절연 기판;
    상기 제1 절연 기판 위에 구비되고, 제1 방향으로 신장되어있는 제1 신호배선;
    상기 제1 절연 기판 위에 구비되고, 상기 신호배선의 일단에 형성되어 있는 신호배선 패드부;
    상기 제1 절연 기판 위에 구비되고, 신호배선의 정전기를 분산시키기 위하여 신호배선의 타단에 형성되어 있으며 제1 방향과 수직인 제2 방향으로 신장되어있는 쇼팅바;
    상기 제1 절연 기판 위에 구비되고, 상기 신호배선과 쇼팅바를 전기적으로 연결시켜주는 연결배선;
    상기 제1 절연 기판과 마주하여 위치하고 있는 제2 절연 기판; 및
    상기 제2 절연 기판 위에 구비되고, 연결배선 전체부와 겹치게끔 형성되어 있는 중간 댐 층을 포함한는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제1 신호배선은,
    상기 쇼팅바와 전기적으로 연결되어 있는 짝수번째 신호배선; 및
    평면상에서 상기 짝수번째 신호배선과 이격되어 역시 상기 쇼팅바와 전기적으로 연결되어 있는 홀수번째 신호배선을 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 18 항에 있어서, 상기 제1 신호배선은,
    화상신호를 전달하는 데이터 라인인 것을 특징으로 하는 표시 장치.
  21. 제 18항에 있어서, 상기 연결배선은,
    인듐-주석 산화물(Indiun Tin Oxide; ITO), 주석 산화물(Tin Oxide; TO) 그리고, 인듐-아연 옥사이드(Indium Zinc Oxide; IZO)를 포함하는 그룹에서 선택된 적어도 하나를 포함하는 투명 도전성 산화막으로 형성되는 것을 특징으로 하는 표시 장치.
  22. 제 21 항에 있어서,
    상기 신호배선과 상기 연결배선을 전기적으로 연결시켜 주는 제1 검사 컨택홀; 및
    상기 쇼팅바와 상기 연결배선을 전기적으로 연결시켜 주는 제2 검사 컨택홀을 더 포함하는 것을 특징으로 하는 표시 장치.
  23. 제 18 항에 있어서,
    상기 데이터 박막 트랜지스터는 신호배선 패드부가 형성된 상기 일단과 반대하는 상기 타단에 인접하여 형성되어 있으며, 상기 신호배선을 따라 상기 연결배선과 직렬로 연결되어 있는 것을 특징으로 하는 표시 장치.
  24. 제 18 항에 있어서,
    상기 제2 절연 기판 위에 구비되고, 상기 제1 절연 기판과 상기 제2 절연 기판과의 공간을 유지하게끔 컬럼 스페이서를 더 포함하는 것을 특징으로 하는 표시 장치.
  25. 제 24 항에 있어서, 상기 중간 댐 층은
    상기 컬럼 스페이서 형성과 동일한 공정을 통하여, 상기 컬럼 스페이서와 동일한 재료로 형성되는 것을 특징으로 하는 표시 장치.
KR20080052202A 2008-06-03 2008-06-03 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 KR20090126052A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080052202A KR20090126052A (ko) 2008-06-03 2008-06-03 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
US12/183,619 US20090294771A1 (en) 2008-06-03 2008-07-31 Thin film transistor array panel having a means for array test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080052202A KR20090126052A (ko) 2008-06-03 2008-06-03 박막 트랜지스터 기판 및 이를 표함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20090126052A true KR20090126052A (ko) 2009-12-08

Family

ID=41378654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080052202A KR20090126052A (ko) 2008-06-03 2008-06-03 박막 트랜지스터 기판 및 이를 표함하는 표시 장치

Country Status (2)

Country Link
US (1) US20090294771A1 (ko)
KR (1) KR20090126052A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064648A (ko) * 2013-12-02 2015-06-11 엘지디스플레이 주식회사 표시장치와 표시장치의 제조방법 및 검사방법
US9196552B2 (en) 2013-12-02 2015-11-24 Lg Display Co., Ltd. Display device and manufacturing and testing methods thereof
KR20160069587A (ko) * 2014-12-08 2016-06-17 삼성디스플레이 주식회사 표시 장치
US9823531B2 (en) 2013-08-14 2017-11-21 Samsung Display Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and display device including the thin film transistor array panel
KR20180024828A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 표시장치와 그의 검사방법
KR20180055965A (ko) * 2016-11-16 2018-05-28 삼성디스플레이 주식회사 표시 장치

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672622B1 (ko) * 2000-07-26 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치의 패드 및 그 제조방법
KR101490485B1 (ko) * 2008-10-30 2015-02-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI387770B (zh) * 2009-01-05 2013-03-01 Chunghwa Picture Tubes Ltd 檢測顯示面板之方法
CN102487042B (zh) * 2010-12-03 2014-06-11 北京京东方光电科技有限公司 阵列基板及其制造方法和检测方法、液晶面板
US9276019B2 (en) * 2011-07-19 2016-03-01 Sharp Kabushiki Kaisha Method of manufacturing element substrate
CN202275249U (zh) * 2011-09-07 2012-06-13 深圳市华星光电技术有限公司 短路棒组件、液晶显示面板和液晶显示器
KR101913839B1 (ko) * 2012-04-10 2018-12-31 삼성디스플레이 주식회사 표시 장치 및 그것의 테스트 방법
KR102107383B1 (ko) * 2012-12-27 2020-05-07 엘지디스플레이 주식회사 디스플레이 장치용 어레이 기판
KR20140094723A (ko) 2013-01-21 2014-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것의 검사 방법 및 그것을 포함하는 액정 표시 장치
TWI494667B (zh) * 2013-05-17 2015-08-01 Au Optronics Corp 線路基板及包含其之顯示面板
KR102004400B1 (ko) 2013-05-30 2019-07-29 삼성디스플레이 주식회사 표시 장치
CN103278948B (zh) * 2013-05-30 2015-10-21 合肥京东方光电科技有限公司 用于显示面板的线类不良检测的方法和检测装置
KR102071009B1 (ko) 2013-10-10 2020-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 리페어 방법
KR102081252B1 (ko) * 2013-10-11 2020-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 리페어 방법
KR102098220B1 (ko) 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
CN103713410A (zh) * 2013-12-31 2014-04-09 京东方科技集团股份有限公司 阵列基板及显示装置
KR102272789B1 (ko) * 2014-01-15 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP6360718B2 (ja) 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
CN103995370B (zh) * 2014-05-29 2016-01-13 深圳市华星光电技术有限公司 一种检测端子的走线装置及液晶显示器
KR102223784B1 (ko) * 2014-06-03 2021-03-08 삼성디스플레이 주식회사 연성 회로 필름 및 이를 포함하는 표시 장치
CN104049392B (zh) * 2014-06-10 2017-01-18 京东方科技集团股份有限公司 防止显示面板异常放电的装置和显示面板制备系统
CN104090388A (zh) * 2014-06-25 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其显示装置
KR102203281B1 (ko) * 2014-08-29 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치와 이의 제조방법
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
CN104464587B (zh) 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种阵列基板及其检测电路
KR102257762B1 (ko) * 2015-01-07 2021-05-28 삼성디스플레이 주식회사 표시 장치
KR102411705B1 (ko) * 2015-04-10 2022-06-23 삼성디스플레이 주식회사 표시장치
CN104916621B (zh) * 2015-04-21 2018-01-09 深超光电（深圳）有限公司 线路结构及显示面板
CN106468967B (zh) * 2015-08-19 2019-04-02 敦泰电子股份有限公司 嵌入式施力传感器的面板装置
CN106094272B (zh) * 2016-06-22 2019-06-07 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
KR20180024081A (ko) * 2016-08-25 2018-03-08 엘지디스플레이 주식회사 표시패널 및 표시장치
TWI621900B (zh) * 2017-04-28 2018-04-21 友達光電股份有限公司 顯示裝置與其製作方法
CN107154232A (zh) * 2017-05-27 2017-09-12 厦门天马微电子有限公司 阵列基板、显示面板和显示面板的测试方法
CN107272288B (zh) * 2017-06-07 2020-11-10 深圳市华星光电半导体显示技术有限公司 一种显示基板、显示设备及显示基板的制备方法
CN107180620B (zh) * 2017-07-27 2019-10-25 京东方科技集团股份有限公司 显示面板控制电路、显示面板的驱动方法和显示装置
TWI635568B (zh) * 2017-10-18 2018-09-11 友達光電股份有限公司 元件基板
CN108364597B (zh) * 2018-02-23 2021-03-09 京东方科技集团股份有限公司 阵列基板及其显示异常的确定方法、显示面板和显示装置
CN109801909A (zh) * 2018-06-12 2019-05-24 京东方科技集团股份有限公司 阵列基板母板及其制造方法、阵列基板、显示装置
CN108919535B (zh) 2018-08-30 2022-07-05 京东方科技集团股份有限公司 显示基板母板、显示基板及其制造方法、显示装置
KR20200042992A (ko) * 2018-10-16 2020-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조방법
CN109166504B (zh) * 2018-10-17 2021-10-01 惠科股份有限公司 测试电路及显示装置
KR20210005362A (ko) * 2019-07-03 2021-01-14 삼성디스플레이 주식회사 표시장치
CN111653548A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 一种显示基板、显示面板及其制备方法
TWI778384B (zh) * 2020-07-17 2022-09-21 友達光電股份有限公司 基板裝置
CN112068365A (zh) * 2020-09-02 2020-12-11 深圳市华星光电半导体显示技术有限公司 显示面板
CN113138475A (zh) * 2021-04-02 2021-07-20 深圳市华星光电半导体显示技术有限公司 一种用于阵列基板的防静电结构及方法
CN117008382A (zh) * 2022-04-29 2023-11-07 南京京东方显示技术有限公司 阵列基板、显示装置及显示母板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260611B1 (ko) * 1997-04-03 2000-07-01 윤종용 배선을 수리하기 위한 평판 표시 장치용 기판
KR100831280B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
KR100864501B1 (ko) * 2002-11-19 2008-10-20 삼성전자주식회사 액정 표시 장치
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
KR101129618B1 (ko) * 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9823531B2 (en) 2013-08-14 2017-11-21 Samsung Display Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and display device including the thin film transistor array panel
KR20150064648A (ko) * 2013-12-02 2015-06-11 엘지디스플레이 주식회사 표시장치와 표시장치의 제조방법 및 검사방법
US9196552B2 (en) 2013-12-02 2015-11-24 Lg Display Co., Ltd. Display device and manufacturing and testing methods thereof
US9368522B2 (en) 2013-12-02 2016-06-14 Lg Display Co., Ltd. Display device and manufacturing and testing methods thereof
KR20160069587A (ko) * 2014-12-08 2016-06-17 삼성디스플레이 주식회사 표시 장치
KR20180024828A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 표시장치와 그의 검사방법
KR20180055965A (ko) * 2016-11-16 2018-05-28 삼성디스플레이 주식회사 표시 장치
US10355027B2 (en) 2016-11-16 2019-07-16 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20090294771A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
TWI388912B (zh) 製造陣列基板之方法
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
EP2797069B1 (en) Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
TWI398712B (zh) 具通至測試線之改良式連接結構的薄膜電晶體陣列面板
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
KR101577659B1 (ko) 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판
US7027043B2 (en) Wiring substrate connected structure, and display device
KR20090038670A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070117268A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판
JP2010102237A (ja) 表示装置
KR101843872B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9507231B2 (en) Display device
JP2008064961A (ja) 配線構造、及び表示装置
US20090278123A1 (en) Testing wiring structure and method for forming the same
KR100835008B1 (ko) 액정표시장치
US11693460B2 (en) Wiring substrate and display panel
JP5221408B2 (ja) 表示装置及びその製造方法
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR101695025B1 (ko) 액정표시장치와 그 리페어 방법
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
WO2022124157A1 (ja) 表示装置
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid