JP5221408B2 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP5221408B2
JP5221408B2 JP2009025943A JP2009025943A JP5221408B2 JP 5221408 B2 JP5221408 B2 JP 5221408B2 JP 2009025943 A JP2009025943 A JP 2009025943A JP 2009025943 A JP2009025943 A JP 2009025943A JP 5221408 B2 JP5221408 B2 JP 5221408B2
Authority
JP
Japan
Prior art keywords
thin film
electrode
wiring
display device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009025943A
Other languages
English (en)
Other versions
JP2010181698A (ja
Inventor
武志 境
拓生 海東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2009025943A priority Critical patent/JP5221408B2/ja
Priority to US12/700,815 priority patent/US8648976B2/en
Publication of JP2010181698A publication Critical patent/JP2010181698A/ja
Application granted granted Critical
Publication of JP5221408B2 publication Critical patent/JP5221408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は表示装置及びその製造方法に係わり、複数の画素と該画素を駆動する駆動回路が基板上に形成される表示装置及びその製造方法に関する。
従来の液晶表示装置は、画素電極等が形成される第1基板と、該第1基板に対向して配置される第2基板と、第1基板と第2基板とで挟持される液晶層とで構成されている。第1基板には、例えばx方向に延在しy方向に並設された複数のゲート線とy方向に延在しx方向に並設された複数のドレイン線とで囲まれた領域に、少なくとも、ゲート線からの走査信号によってオンされる薄膜トランジスタと、該オンされた薄膜トランジスタを介してドレイン線からの映像信号が供給される画素電極を備えて画素を構成している。これにより、各画素を独立に制御でき、これら画素によって画像を表示する構成となっている。 また、第2基板にはブラックマトリクスと各画素に対応したR(赤)、G(緑)、B(青)のカラーフィルタが形成されており、カラーフィルタを透過した透過光量に応じたカラー表示を行う構成となっている。
一方、薄膜トランジスタとして低温ポリシリコンTFT(LTPS)を形成する技術が確立され、各画素毎に配置されるスイッチング用の薄膜トランジスタとして使用されている。さらには、該LTPSを用いて映像信号駆動回路(ドレインドライバ)や走査信号駆動回路(ゲートドライバ)を第1基板上に形成することが一般的となっている。このように1枚の液晶表示装置に形成されるLTPS数の増大と共に、製造過程におけるLTPSの静電破壊の可能性も増大している。
静電破壊から薄膜トランジスタを防止する技術として、例えば特許文献1に開示の液晶表示装置がある。特許文献1に記載の液晶表示装置は、基板の端辺近傍領域にゲートバスラインと平行な幅の広い容量電極を形成しておき、ゲートの絶縁膜堆積後にこの上に形成されるドレインバスラインの端部を容量電極上に延在するように形成する構成となっている。製造工程の最終段階で端辺近傍領域を基板から切断してドレインバスラインと端部を分離する構成となっている。
特許第3089818号公報
しかしながら、特許文献1に記載の表示装置では、ゲートラインが帯電して容量電極部で対向するドレインラインに対して静電破壊が発生した場合、ゲートバスラインとドレインバスラインとが短絡してしまい、最終工程で容量部とパネル本体とを切断し分離させない限り、回路動作テストが行えないという不都合が指摘されるに至った。
さらには、特許文献1に記載の技術は、画素の表示データに対応した電荷を書き込むためのスイッチング素子を静電破壊から保護するための技術であり、薄膜トランジスタのゲート電極とドレイン電極とが複雑に接続される映像信号駆動回路や走査信号駆動回路には適用できないという問題があった。
本願発明は、このような問題を解決すべくなされたものであり、本願発明の目的は、静電気による薄膜トランジスタの破壊を防止することが可能な技術を提供することである。
本発明の他の目的は、液晶表示装置の製造段階における切り離し工程前に、回路動作テストを行うことが可能な技術を提供することである。
本発明のその他の目的については、明細書全体の記載から明らかにされる。
前記課題を解決すべく、複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線と、複数の薄膜トランジスタを有し、前記ドレイン線及び前記ゲート線に駆動信号を供給する駆動部と、該駆動部に外部から制御信号を入力する電極端子とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする表示装置の製造方法であって、前記駆動部の複数の薄膜トランジスタを形成する際に、前記画素の集合体である表示領域の外側領域に、前記複数の薄膜トランジスタを相互に接続し前記駆動信号の生成動作をさせる第1の配線と同一層の配線であり、かつ前記第1の配線とは異なる第2の配線を形成し、少なくとも一対の薄膜トランジスタを接続する工程と、前記薄膜トランジスタの形成後に、前記表示領域の外側領域において、前記第2の配線切断する工程とを有する表示装置の製造方法である。
また、前記課題を解決すべく、請求項2に記載の発明は、前述する表示装置の製造方法において、前記電極端子の上層に形成される絶縁膜に当該電極に至るスルーホールを形成する工程で前記第2の配線を切断する表示装置の製造方法である。
また、前記課題を解決すべく、請求項3に記載の発明は、前述する表示装置の製造方法において、前記薄膜トランジスタはゲート電極の上層に半導体層が形成されるボトムゲート構造であり、前記第2の配線が前記ゲート電極を接続する配線からなる表示装置の製造方法である。
また、前記課題を解決すべく、請求項4に記載の発明は、前述する表示装置の製造方法において、前記第2の配線が前記薄膜トランジスタのドレイン電極又はソース電極に接続される配線からなる表示装置の製造方法である。
また、前記課題を解決すべく、複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線と、複数の薄膜トランジスタを有し、前記ドレイン線及び前記ゲート線に駆動信号を供給する駆動部と、該駆動部に外部から制御信号を入力する電極端子とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする表示装置であって、前記画素の集合体である表示領域の外側領域に、前記複数の薄膜トランジスタを相互に接続し前記駆動信号の生成動作をさせる第1の配線と同一層の配線であり、かつ前記第1の配線とは異なる少なくとも一対の薄膜トランジスタを接続するための第2の配線と、前記第2の配線の上層に形成される絶縁膜から少なくとも当該第2の配線に至るスルーホールとを有し、該第2の配線が前記スルーホールで切断されている表示装置である。
本発明によれば、静電気による薄膜トランジスタの破壊を防止することができる。その結果、製品の歩留まりを向上させることができる。
また、液晶表示装置の製造段階における切り離し工程前に、回路動作テストを行うことができる。
本発明のその他の効果については、明細書全体の記載から明らかにされる。
本発明の実施形態1の表示装置である液晶表示装置の概略構成を説明するための平面図である。 本発明の実施形態1の表示装置である液晶表示装置における画素の概略構成を説明するための平面図である。 図2のB−B’線での断面図である。 本発明の実施形態1の表示装置における駆動回路の概略構成を説明するための図である。 従来の表示装置における駆動回路の概略構成を説明するための図である。 本発明の実施形態1の駆動回路における分離されたゲート電極の概略構成を説明するための断面図である。 本発明の実施形態1の駆動回路を形成するための製造方法の一実施形態を示す工程図である。 本発明の実施形態2の表示装置における駆動回路の概略構成を説明するための図である。 本発明の実施形態2の駆動回路における分離されたドレイン電極の概略構成を説明するための断面図である。
以下、本発明が適用された実施形態の例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
〈実施形態1〉
〈全体の構成〉
図1は本発明の実施形態1の表示装置である液晶表示装置の概略構成を説明するための平面図である。
図1に示すように、実施形態1の液晶表示装置は画素電極等が形成される半導体素子側基板(TFT側基板、第1基板)SUB1と、後述するカラーフィルタやブラックマトリクス(遮光膜)が形成され、第1基板SUB1に対向して配置されるカラーフィルタ側基板(CF側基板、第2基板)SUB2と、該第1基板SUB1と第2基板SUB2とで挟持される図示しない液晶層とで構成される液晶表示パネルPNLを有し、この液晶表示パネルPNLと光源となる図示しないバックライトユニットとを組み合わせることにより、液晶表示装置ができる。第1基板SUB1と第2基板SUB2との固定及び2枚の基板SUB1、SUB2で挟持される液晶の封止は、第2基板SUB2の周辺部に環状に塗布された液晶セルシール(シール材)SLで固定され、液晶も封止される構成となっている。なお、以下の説明では、液晶表示パネルPNLの説明においても、液晶表示装置と記す。
第1基板SUB1及び第2基板SUB2としては、例えば周知のガラス基板に限定されることはなく、石英ガラスやプラスチック(樹脂)のような他の絶縁性基板であってもよい。たとえば、石英ガラスを用いれば、プロセス温度を高くできるため、後述するゲート絶縁膜を緻密化できるので、後述する薄膜トランジスタTFTの信頼性を向上することができる。また、プラスチック(樹脂)基板を用いれば、軽量で、耐衝撃性に優れた液晶表示装置を提供できる。
また、実施形態1の液晶表示装置では、液晶が封入された領域の内で表示画素(以下、画素と略記する)の形成される領域が表示領域ARとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ARとはならない。
さらには、実施形態1の液晶表示装置では、薄膜トランジスタTFTとして低温ポリシリコンTFT(LTPS)を用いており、図中上部の第1基板SUB1上に映像信号駆動回路(ドレインドライバ)DDRが形成されており、図中左側の第1基板SUB1上に走査信号駆動回路(ゲートドライバ)GDRが形成される構成となっている。なお、ドレインドライバDDR及びゲートドライバGDRの詳細については後述する。また、以下の説明においては、ドレインドライバDDRとゲートドライバGDRとを特に区別する必要がない場合には、単に駆動回路(ドライバ)DRと略記する。
図1に示すように実施形態1の液晶表示装置では、第1基板SUB1の液晶側の面であって表示領域AR内には、図中x方向に延在しy方向に並設される走査線(ゲート線)GLが形成されている。また、図中y方向に延在しx方向に並設される映像信号線(ドレイン線)DLが形成されている。
ドレイン線DLとゲート線GLとで囲まれる矩形状の領域は画素が形成される領域を構成し、これにより、各画素は表示領域AR内においてマトリックス状に配置される構成となる。各画素は、例えば図1中丸印Aの部分において、その拡大図A’に示すように、ゲート線GLからの走査信号によってオンされる薄膜トランジスタTFTと、このオンされた薄膜トランジスタTFTを介してドレイン線DLからの映像信号が供給される画素電極PXと、コモン線CLに接続され映像信号の電位に対して基準となる電位を有する基準信号が供給される共通電極CTとを備えている。なお、拡大図A’に示す共通電極CTの構成では、各画素毎に独立して形成される共通電極CTにコモン線CLを介して基準信号を入力する構成としたが、これに限定されることはなく、後述するようにx軸方向に隣接配置される画素の共通電極CTが直接に接続されるように当該共通電極CTを形成し、x軸方向の左右(第1基板SUB1の端部)の一端から、又は両側からコモン線CLを介して基準信号を入力する構成でもよい。
また、実施形態1では、各ドレイン線DLはその上端において、各ゲート線GLはその左端において液晶セルシールSLを越えてそれぞれ延在され、ドレインドライバDDR又はゲートドライバGDRにそれぞれ接続される構成となっている。ここで、実施形態1においては、前述するように第1基板SUB1上に液晶表示装置用のドライバであるドレインドライバDDRやゲートドライバGDRがLTPSで形成される構成となっている。これらドライバDDR、GDRには、図中の下端に示す端子領域TRMに形成される電極端子に接続される図示しないフレキシブルプリント基板を介して、ドレインドライバDDR及びゲートドライバGDRの駆動信号を含む制御信号が入力される構成となっている。
〈画素の構成〉
図2は本発明の実施形態1の表示装置である液晶表示装置における画素の概略構成を説明するための平面図であり、図3は図2のB−B’線での断面図である。また、以下に示す薄膜は公知のフォトリソグラフィ技術により形成可能であるので、形成方法の詳細な説明は省略する。また、説明を簡単にするために、配向膜及び偏光板等は省略している。
図2に示すように、第1基板SUB1の液晶側の面には、ゲート線GL及びドレイン線DLが比較的大きな距離を有して平行に形成されている。
ゲート線GLとドレイン線DLの間の領域には、たとえばITO(Indium−Tin−Oxide)等の透明導電材料からなる共通電極CTが形成されている。該透明電極CTは、そのコモン線CL側の辺部において該コモン線CLに重畳されて形成され、コンタクトホールCH2を介してコモン線CLと電気的に接続されている。なお、透明導電膜としてITOを用いた場合について説明するが、ITOに限定されることはなく、公知のZnO系透明導電膜を用いてもよい。
そして、図3に示すように、第1基板SUB1の表面には、第1基板SUB1から薄膜トランジスタTFTへのNa(ナトリウム)やK(カリウム)などのイオンの混入をブロックするために、下地層となる絶縁膜IN1が形成されている。絶縁膜IN1としては、例えば第1基板SUB1側から順に窒化シリコンなどからなる層と酸化シリコンなどからなる層を積層した構造の薄膜を用いることができるが、これに限定されるものではない。
絶縁膜IN1の上層には、ゲート線GL、ゲート電極GT、及びコモン線CLが形成され、その上層にこれらをも被うようにして絶縁膜GIが形成されている。この絶縁膜GIは、後述の薄膜トランジスタTFTの形成領域において該薄膜トランジスタTFTのゲート絶縁膜として機能するもので、それに応じて膜厚等が設定されるようになっている。
該絶縁膜GIの上面であって、ゲート線GLの一部と重畳する個所において、低温ポリシリコンからなる半導体層PSが形成されている。この半導体層PSは薄膜トランジスタTFTの半導体層となるものである。
なお、ポリシリコン化する前の半導体層は薄膜トランジスタTFTの形成領域の他に、アモルファスシリコン層としてドレイン線DLの下層、該ドレイン線DLと薄膜トランジスタTFTのドレイン電極DTとを電気的に接続する延在部の下層、および、薄膜トランジスタTFTのソース電極STの該薄膜トランジスタTFTの形成領域を超えて延在する部分(パッド部PDを含む)の下層にも形成され、例えばドレイン線DLにおいて段差を少なく構成できるようにしている。
そして、図2中の上下方向に伸張してドレイン線DLが形成され、このドレイン線DLはその一部において薄膜トランジスタTFT側に延在する延在部を有し、この延在部は半導体層PS上に形成された薄膜トランジスタTFTのドレイン電極DTに接続されている。また、図2中の上下方向に伸張して形成されるドレイン線DLは薄膜トランジスタTFTの近傍の領域において、絶縁膜IN1及び図示しないアモルファスシリコン層を介してゲート線GLと交差する構成となっている。
また、ドレイン線DLおよびドレイン電極DTの形成の際に同時に形成されるソース電極STが、半導体層PS上にてドレイン電極DTと対向し、かつ、半導体層PS上から画素領域側に若干延在された延在部を有して形成されている。この延在部は後に説明する画素電極PXと接続されるパッド部PDに至るようにして構成されている。
また、本実施形態の薄膜トランジスタTFTは、いわゆる逆スタガ構造のMIS(Metal Insulator Semiconductor)構造のトランジスタ構成である。なお、MIS構造のトランジスタは、そのバイアスの印加によってドレイン電極DTとソース電極STが入れ替わるように駆動するが、この明細書の説明にあっては、便宜上、ドレイン線DLと接続される側をドレイン電極DT、画素電極PXと接続される側をソース電極STと称している。
ドレイン電極DT及びソース電極STの上層すなわち薄膜トランジスタTFTの上層には、当該薄膜トランジスタTFTを覆う無機化合物からなる保護膜PASiと、平坦化膜としての機能を有する有機絶縁膜からなる平坦化膜PASoが形成されている。保護膜PASiは液晶や平坦化膜PASoのアルカリ成分から薄膜トランジスタTFTを保護する役割を持っており、例えば無機質材料である窒化シリコン(SiN)膜等からなり、薄膜トランジスタTFTの上層の全面に当該保護膜PASiが形成されている。平坦化膜PASoは保護膜PASiの上層(基板の液晶側)に公知のスピンコート法等により形成され、例えば感光性のポリイミドやアクリル系樹脂などの有機物材料からなり、薄膜トランジスタTFTをはじめとしたゲート線GL、ドレイン線DL、コモン線CL等の形成に伴う第1基板SUB1上面の凹凸を平坦化する。なお、実施形態1の液晶表示装置の第1基板SUB1では保護膜PASiと平坦化膜PASoとで保護膜を構成している。
この平坦化膜PASoの上層には共通電極CTが形成され、その上層に容量絶縁膜CIが形成される構成となっている。容量絶縁膜CI、平坦化膜PASo、保護膜PASiにはソース電極から延在したパッド部に至るスルーホール(コンタクトホール)TH1が形成されており、容量絶縁膜CIの上層に形成される画素電極PXとソース電極STとが電気的に接続される構成となっている。
このように、実施形態1の液晶表示装置では、共通電極CTの上層に形成した容量絶縁膜CIを介して画素電極PXが配置される構成となっている。このように形成される液晶表示装置(横電界方式の液晶表示装置)では、保持容量を構成するための一対の電極を画素電極PXと共通電極CTとで兼ねる構成とすることが一般的に行われている。すなわち、画素電極PXと共通電極CTとの間に形成する層間絶縁膜として容量絶縁膜CIを用いることにより、画素電極PXと共通電極CTとの絶縁を実現しつつ画素電極PXと共通電極CIとにより、画素電荷の保持に必要な保持容量を実現する構成となっている。
〈駆動回路の構成〉
図4は本発明の実施形態1の表示装置における駆動回路の概略構成を説明するための図であり、図5は従来の表示装置における駆動回路の概略構成を説明するための図である。ただし、図4に示す駆動回路パターンは本願発明の特徴であるゲート配線の切断を行う切断工程前の回路パターンを示すものである。また、実施形態1の駆動回路の説明においては、表示領域ARにおけるソース線SL、ドレイン線DL、及びゲート線GLとの区別を明確にするために、各薄膜トランジスタTFTのソース電極ST、ドレイン電極DT、及びゲート電極GTから延在される信号線も含んでソース電極ST、ドレイン電極DT、及びゲート電極GTと記す場合がある。
図5に示すように、従来の駆動回路では薄膜トランジスタTFT1〜6のゲート電極は一端が図中左側に形成される薄膜トランジスタのドレイン電極に接続される構成となっている。一方、該薄膜トランジスタ1〜6のゲート電極の他端は他のトランジスタのいずれにも接続されない構成となっている。例えば、薄膜トランジスタTFT1、TFT2に共通なゲート電極GTの一端がTFT1の図中左側の薄膜トランジスタのドレイン電極に接続されるのみで、他端はいずれの薄膜トランジスタにも接続されない構成となっている。
一方、本願発明を適用した駆動回路では、図4から明らかなように、各薄膜トランジスタ1〜8のゲート電極GTは該ゲート電極GTと同一の工程で形成される導電膜で接続される構成となっている。すなわち、実施形態1の駆動回路では、各薄膜トランジスタTFT1〜8のゲート電極GTとなるゲート電極及びその配線パターンを形成する際に、隣接する薄膜トランジスタTFT1〜8の各ゲート電極GTを接続する配線パターンも形成することによって、新たな工程を追加することなく各薄膜トランジスタ1〜8のゲート電極GTを接続する構成となっている。
このとき、本実施形態の駆動回路では、ゲート電極GTが接続されている全ての薄膜トランジスタTFT1〜8の内で、本来の回路動作上分離されていなければならないゲート電極GTは、端子領域TRMの電極端子を露出させる工程において、その配線パターンの一部を切断することにより、分離させる構成となっている。本実施形態の駆動回路では、図4中に点線の四角で示す切断個所に、第1基板SUB1の液晶側から少なくとも絶縁膜IN1の上面が露出し配線パターンが切断されるスルーホール(コンタクトホール)THを形成することにより、本来は電気的に接続されないゲート電極GTを分離させる構成としている。このスルーホールTHの形成により、図5に示す回路パターンと同じ回路構成としている。
図6は本発明の実施形態1の駆動回路における分離されたゲート電極の概略構成を説明するための断面図であり、図7は本発明の実施形態1の駆動回路を形成するための製造方法の一実施形態を示す工程図である。ただし、図6は図4に示す薄膜トランジスタTFT4のゲート電極GTの延在方向に沿った断面図である。
図6に示すように、本実施形態の駆動回路は液晶表示パネルを構成する第1基板SUB1上に形成される構成となっているので、駆動回路を構成する各薄膜トランジスタは表示領域に形成される薄膜トランジスタと同様に、逆スタガ構造である。従って、ゲート絶縁膜IN1の上層すなわち液晶面側に形成されるゲート電極GT及び該ゲート電極GTに接続される配線パターンは、薄膜トランジスタを形成するプロセスでも初期の段階で形成される。その結果、本実施形態の駆動回路においては、プロセスの初期の段階から薄膜トランジスタの静電破壊を防止できるという格別の効果を得ることができる。
また、図6から明らかなように、本実施形態の駆動回路は第1基板SUB1上に形成される構成となっているので、端子領域TRMと同様に、薄膜トランジスタを保護するための保護膜PASi及び平坦化膜PASoの上層に容量絶縁膜CIも形成される構成である。従って、画素電極PXの形成後の工程である端子領域TRMの穴開け工程によりゲート電極GTを接続するパターンを切断する場合には、容量絶縁膜CIから絶縁膜IN1に至るスルーホールTHが形成されることとなる。なお、この切断工程で切断するのはゲート電極と同層に形成され、本来は接続されないゲート電極を接続する配線パターンのみとなるので、図6に示すように、切断個所のパターン配線の上層に他の信号用のパターンが形成されていない領域で切断する。
〈薄膜トランジスタの製造工程〉
次に、図6及び図7に基づいて本実施形態の駆動回路を構成する薄膜トランジスタの製造方法を工程順に説明する。なお、各工程における電極の形成を含む薄膜の形成は公知のフォトリソグラフィ技術により可能であるため、その詳細な説明は省略する。また、表示領域AR内の画素の製造方法については省略する。
工程1.(図7(a))
第1基板SUB1の上面側(液晶側)の面に、下地膜IN1及びゲート電極GTを例えばモリブデンタングステン(MoW)薄膜で形成する。該工程1で形成されるゲート電極GTパターンは、前述するように、本来接続される薄膜トランジスタのゲート電極GTの他に、駆動回路の形成領域内で隣接する薄膜トランジスタのゲート電極GTも電気的及び物理的に接続される。
該工程1においては、表示領域AR内においては、ゲート線GL、画素に接続されるスイッチング用の薄膜トランジスタのゲート電極GT、及びコモン線CLが形成される。特に、ゲート線GLにおいては、表示領域ARから走査信号駆動回路まで延在して形成される。
さらには、この工程1において、端子領域TRMに電極端子を形成すると共に、該電極端子と駆動回路の薄膜トランジスタTFTとを接続する配線も形成される。
工程2.(図7(b))
ゲート電極GTの上層であって、ゲート線GTの一部と重畳する個所において、低温ポリシリコンからなる半導体層PSを形成する。この半導体層PSは薄膜トランジスタTFTの半導体層となるものである。半導体層PSの形成の後に、該ゲート電極GTの上層に図示しないドレイン電極DTとソース電極STとが、半導体層AS上にてドレイン電極DTとソース電極STとが対向して形成され、ポリシリコンTFTの薄膜トランジスタTFTが形成される。
工程3.(図7(c))
薄膜トランジスタTFTを保護する無機質材料である窒化シリコン膜(SiN膜)からなる保護膜PASiを第1基板SUB1の上面側の全面に形成し、表示領域ARを含む薄膜トランジスタTFTの保護膜とする。該保護膜PASiの上層(基板の液晶側)に公知のスピンコート法等により、アクリル膜からなる平坦化膜PASoを第1基板SUB1の上面側に形成し、駆動回路の薄膜トランジスタTFTと共に表示領域AR内に形成される薄膜トランジスタTFTやゲート線GL、ドレイン線DL、コモン線CL等の形成に伴う第1基板SUB1上面の凹凸を平坦化する。なお、実施形態1の表示装置の第1基板SUB1では保護膜PASiと平坦化膜PASoとで保護絶縁膜を構成している。
工程4.(図7(d))
塗布型絶縁膜を成膜し200度程度の熱処理により焼成処理を行うことにより、第1基板SUB1の上面に容量絶縁膜CIを形成する。該容量絶縁膜CIは各画素の共通電極CTと画素電極PXとの間に形成される絶縁膜であり、駆動回路領域に伸延されるものである。なお、工程4では、容量絶縁膜CIの形成と共に、共通電極CT及び画素電極PXの形成と、コモン線CLと共通電極CTとの電気的な接続及び薄膜トランジスタTFTのソース電極STと画素電極PXとの電気的な接続も行われる。
工程5.(図6)
この工程5は端子領域PRMに形成される電極の上層領域にスルーホールを形成し電極端子を露出させる工程すなわち端子領域TRMの穴開け工程であり、本実施形態では駆動回路動作に必要とならないゲート電極GT同士の接続を切断することにより、本来接続される薄膜トランジスタのゲート電極GTの接続のみを残すことにより、所望の動作が達成される駆動回路DR(映像信号駆動回路DDR、走査信号駆動回路GDR)が形成される。
以上説明したように、本発明の実施形態1の表示装置では、駆動回路DRを形成する複数の薄膜トランジスタTFTを形成する際に、表示領域ARの外側領域に、本来接続される薄膜トランジスタのゲート電極GTを接続する配線である第1の配線の他に、駆動回路の形成領域内で隣接する薄膜トランジスタのゲート電極GTを電気的及び物理的に接続する第2の配線を工程1で形成し、当該薄膜トランジスタTFTの形成後の工程である工程5において、表示領域ARの外側領域である駆動回路DRの形成領域内において、駆動回路の形成領域内で隣接する薄膜トランジスタのゲート電極GTを接続する第2の配線の切断を行う構成となっているので、工程2〜4における薄膜の形成工程において電気的に独立した領域を減らすことができ、その結果、静電気による薄膜トランジスタTFTの破壊を防止することができる。従って、製品である表示装置の製造歩留まりを向上させることができる。
さらには、液晶表示装置の製造段階における切り離し工程前の端子領域TRMの穴開けを行う工程5において、隣接する薄膜トランジスタのゲート電極GTを接続する第2の配線を切断するので、切り離し工程前に回路動作テストを行うことができる。
なお、図4中において、図中一番左側に上下方向に配置される各薄膜トランジスタのゲート電極GTは他の薄膜トランジスタのゲート電極GTに接続されない構成となっているが、薄膜トランジスタTFT1〜6と同様に、上下方向の各薄膜トランジスタのゲート電極GTを接続してもよく、さらには各薄膜トランジスタを接続したゲート電極GTと薄膜トランジスタTFT1のゲート電極GTとを接続する構成としてもよい。ただし、各薄膜トランジスタのゲート電極GTを接続した場合は、薄膜トランジスタ1〜8同様に、接続したゲート電極GTを分離するため、後の工程で接続に要した配線を切断する必要がある。
〈実施形態2〉
〈駆動回路の構成〉
図8は本発明の実施形態2の表示装置における駆動回路の概略構成を説明するための図である。ただし、図8に示す駆動回路パターンは本願発明の実施形態2の特徴であるドレイン配線、ソース配線の切断を行う切断工程前の回路パターンを示すものである。また、実施形態2の駆動回路の説明においても、実施形態1と同様に、表示領域ARにおけるソース線SL、ドレイン線DL、及びゲート線GLとの区別を明確にするために、各薄膜トランジスタTFTのソース電極ST、ドレイン電極DT、及びゲート電極GTから延在される信号線も含んでソース電極ST、ドレイン電極DT、及びゲート電極GTと記す場合がある。さらには、隣接するドレイン電極DT及び/又はソース電極STを相互に接続する配線等のパターンを除く薄膜トランジスタの形成手順は実施形態1と同じ手順となるので、詳細な説明は省略する。
図8から明らかなように、本実施形態の駆動回路では、各薄膜トランジスタ1〜12において同層に形成されるドレイン電極DT及びソース電極STは、該ドレイン電極DT及びソース電極STと同一の工程で形成される導電膜で接続される構成となっている。すなわち、実施形態2の駆動回路では、各薄膜トランジスタTFT1〜12のドレイン電極DT又はソース電極STとなる電極パターン及びその配線パターンを形成する際に、隣接する薄膜トランジスタTFT1〜12のドレイン電極DT又はソース電極STに接続する配線パターンも形成することによって、新たな工程を追加することなく各薄膜トランジスタ1〜12のドレイン電極DTとソース電極STとの両電極又は一方の電極を接続する構成となっている。
このとき、本実施形態の駆動回路では、薄膜トランジスタTFT1〜3のドレイン電極DTと薄膜トランジスタTFT4〜6のソース電極STとが接続されると共に、薄膜トランジスタTFT4〜6のドレイン電極DTと薄膜トランジスタTFT7〜9のドレイン電極DTと薄膜トランジスタ10〜12のソース電極ST及びドレイン電極DTとが接続される構成となっている。ただし、前述する実施形態1と同様に、ドレイン電極DT又は/及びソース電極STが接続されている全ての薄膜トランジスタTFT1〜12の内で、本来の回路動作上分離されていなければならないドレイン電極DT及びソース電極STは、端子領域TRMの電極を露出させる工程において、その配線パターンの一部を切断することにより、分離させる構成となっている。すなわち、本実施形態の駆動回路では、図8中に点線の四角で示す切断個所に、第1基板SUB1の液晶側から少なくとも絶縁膜IN1の上面が露出し配線パターンが切断されるスルーホール(コンタクトホール)THを形成することにより、本来は電気的に接続されないドレイン電極DT及びソース電極STをそれぞれ分離させる構成としている。このスルーホールTHの形成により、図5に示す回路パターンと同じ回路構成としている。
図9は本発明の実施形態2の駆動回路における分離されたドレイン電極の概略構成を説明するための断面図である。ただし、図9は図8に示す薄膜トランジスタTFT4のドレイン電極DTの延在方向に沿った断面図である。
図9に示すように、本実施形態の駆動回路は液晶表示パネルを構成する第1基板上に形成される構成となっているので、駆動回路を構成する各薄膜トランジスタは表示領域に形成される薄膜トランジスタと同様に、逆スタガ構造である。
また、図9から明らかなように、本実施形態の駆動回路は第1基板上に形成される構成となっているので、端子領域TRMと同様に、薄膜トランジスタを保護するための保護膜PASi及び平坦化膜PASoの上層に容量絶縁膜CIも形成される構成である。従って、画素電極PXの形成後の工程である端子領域TRMの穴開け工程によりドレイン電極DT(ソース電極STを含む)を接続するパターンを切断する場合には、容量絶縁膜CIから絶縁膜IN1に至るスルーホールが形成されることとなる。なお、この切断工程で切断するのは、本来の回路動作上分離されていなければならないドレイン電極DT及びソース電極STのみとなる。従って、図9に示すように、切断個所のパターン配線の上層に他の信号用のパターンが形成されていない領域にスルーホールTHを形成し、本来の回路動作上分離されていなければならないドレイン電極DT及びソース電極STのみを切断する。
この時の隣接する薄膜トランジスタTFT1〜12のドレイン電極DT及びソース電極STを接続する配線の形成は、前述する実施形態1に説明した工程2において形成される。さらには、本来の回路動作上分離されていなければならないドレイン電極DT及びソース電極STのみを切断するスルーホールHLの形成は、実施形態1と同様に、工程5で行う。ただし、図9中における半導体層PS2は、半導体層PSと金属薄膜であるドレイン電極DT及びソース電極STとを接続するための高濃度層である。
以上説明したように、本発明の実施形態2の表示装置では、駆動回路DRを形成する複数の薄膜トランジスタTFTを形成する際に、表示領域ARの外側領域に、本来接続される薄膜トランジスタのドレイン電極DT及びソース電極STを接続する配線である第1の配線の他に、駆動回路の形成領域内で隣接する薄膜トランジスタのドレイン電極DT又は/及びソース電極STを電気的及び物理的に接続する第2の配線を工程2で形成し、当該薄膜トランジスタTFTの形成後の工程である工程5において、表示領域ARの外側領域である駆動回路DRの形成領域内において、駆動回路の形成領域内で隣接する薄膜トランジスタのドレイン電極DT又は/及びソース電極STを接続する第2の配線の切断を行う構成となっているので、工程3〜4における薄膜の形成工程において電気的に独立した領域を減らすことができ、その結果、静電気による薄膜トランジスタTFTの破壊を防止することができる。従って、製品である表示装置の製造歩留まりを向上させることができる。
さらには、液晶表示装置の製造段階における切り離し工程前の端子領域TRMの穴開けを行う工程5において、隣接する薄膜トランジスタのゲート電極GTを接続する第2の配線を切断するので、切り離し工程前に回路動作テストを行うことができる。
なお、前述する実施形態1、2の表示装置では、駆動回路の形成領域内で隣接する薄膜トランジスタのゲート電極又はドレイン電極及びソース電極を接続するパターンを形成し、当該ゲート電極又はドレイン電極及びソース電極を接続する構成としたが、駆動回路の形成領域外に引き出しための配線パターンを形成し、駆動回路の形成領域外でゲート電極GT又はドレイン電極及びソース電極を接続する構成でもよい。
また、実施形態1の表示装置では、ゲート電極を接続する配線パターンの内で、1個のスルーホールTHでより多くの薄膜トランジスタの分離を可能とするために、配線パターンの交点個所にスルーホールTHを形成する構成としている。しかしながら、スルーホールTHの形成個所は交点個所に限定されることはなく、配線パターン途中の交点以外の領域にスルーホールTHを形成してもよい。
さらには、実施形態1、2の液晶表示装置では、駆動回路を構成する薄膜トランジスタのゲート電極又はドレイン電極及びソース電極を接続するのみとしたが、走査信号駆動回路には各画素に形成されるスイッチング用の薄膜トランジスタのゲート電極に接続されるゲート線GLが配線される構成となっているので、例えば走査線駆動回路の形成領域内で当該走査信号駆動回路を構成する薄膜トランジスタのゲート電極とゲート線GLとを接続するのみで、表示領域AR内の薄膜トランジスタのゲート電極と走査線駆動回路のゲート電極とを接続できるという格別の効果を得ることができ、静電気による薄膜トランジスタの破壊をさらに防止できる。同様にして、例えば映像信号駆動回路の形成領域内で、各ドレイン線DLに接続される薄膜トランジスタのドレイン電極同士を接続するのみで、表示領域AR内の薄膜トランジスタのドレイン電極を相互に接続できるという格別の効果を得ることができ、静電気による薄膜トランジスタの破壊をさらに防止できる。
さらには、本願発明は液晶表示装置に限定されることはなく、第1基板上にマトリクス状に画素が形成される有機EL表示装置や無機EL表示装置等の他の表示装置にも適用可能である。
PNL・・・液晶表示パネル、AR・・・表示領域、SUB1・・・第1基板
SUB2・・・第2基板、DL・・・ドレイン線、GL・・・ゲート線
CL・・・コモン線、GI・・・絶縁膜、GT・・・ゲート電極
DT・・・ドレイン電極、ST・・・ソース電極、TFT・・・薄膜トランジスタ
PX・・・画素電極、CT・・・共通電極、TH、TH1・・・スルーホール
PS・・・ポリシリコン層、IN1・・・絶縁膜、TRM・・・端子領域
DDR・・・映像信号駆動回路、GDR・・・走査信号駆動回路、SL・・・シール材
PASi・・・保護膜、PASo・・・平坦化膜、CI・・・容量絶縁膜

Claims (5)

  1. 複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線と、複数の薄膜トランジスタを有し、前記ドレイン線及び前記ゲート線に駆動信号を供給する駆動部と、該駆動部に外部から制御信号を入力する電極端子とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする表示装置の製造方法であって、
    前記駆動部の複数の薄膜トランジスタを形成する際に、
    前記画素の集合体である表示領域の外側領域に、前記複数の薄膜トランジスタを相互に接続し前記駆動信号の生成動作をさせる第1の配線と同一層の配線であり、かつ前記第1の配線とは異なる第2の配線を形成し、少なくとも一対の薄膜トランジスタを接続する工程と、
    前記薄膜トランジスタの形成後に、
    前記表示領域の外側領域において、前記第2の配線切断する工程とを有することを特徴とする表示装置の製造方法。
  2. 請求項1に記載の表示装置の製造方法において、
    前記電極端子の上層に形成される絶縁膜に当該電極に至るスルーホールを形成する工程で前記第2の配線を切断することを特徴とする表示装置の製造方法。
  3. 請求項1又は2に記載の表示装置の製造方法において、
    前記薄膜トランジスタはゲート電極の上層に半導体層が形成されるボトムゲート構造であり、
    前記第2の配線が前記ゲート電極を接続する配線からなることを特徴とする表示装置の製造方法。
  4. 請求項1又は2に記載の表示装置の製造方法において、
    前記第2の配線が前記薄膜トランジスタのドレイン電極又はソース電極に接続される配線からなることを特徴とする表示装置の製造方法。
  5. 複数本のドレイン線と、前記ドレイン線と交差する複数本のゲート線と、複数の薄膜トランジスタを有し、前記ドレイン線及び前記ゲート線に駆動信号を供給する駆動部と、該駆動部に外部から制御信号を入力する電極端子とを備え、前記ドレイン線と前記ゲート線とに囲まれた領域を画素の領域とする表示装置であって、
    前記画素の集合体である表示領域の外側領域に、前記複数の薄膜トランジスタを相互に接続し前記駆動信号の生成動作をさせる第1の配線と同一層の配線であり、かつ前記第1の配線とは異なる少なくとも一対の薄膜トランジスタを接続するための第2の配線と、
    前記第2の配線の上層に形成される絶縁膜から少なくとも当該第2の配線に至るスルーホールとを有し、
    該第2の配線が前記スルーホールで切断されていることを特徴とする表示装置。
JP2009025943A 2009-02-06 2009-02-06 表示装置及びその製造方法 Active JP5221408B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009025943A JP5221408B2 (ja) 2009-02-06 2009-02-06 表示装置及びその製造方法
US12/700,815 US8648976B2 (en) 2009-02-06 2010-02-05 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025943A JP5221408B2 (ja) 2009-02-06 2009-02-06 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010181698A JP2010181698A (ja) 2010-08-19
JP5221408B2 true JP5221408B2 (ja) 2013-06-26

Family

ID=42540011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025943A Active JP5221408B2 (ja) 2009-02-06 2009-02-06 表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US8648976B2 (ja)
JP (1) JP5221408B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236069A (ja) * 2012-04-13 2013-11-21 Semiconductor Energy Lab Co Ltd 表示装置及び該表示装置の作製方法
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
CN107589606A (zh) * 2017-09-05 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0389818A (ja) 1989-08-31 1991-04-15 Nec Eng Ltd 室内制御システム
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JP3395598B2 (ja) * 1997-09-25 2003-04-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法および液晶表示パネル
JP3524759B2 (ja) * 1998-03-26 2004-05-10 三洋電機株式会社 表示装置のドライバ回路
JP3844613B2 (ja) * 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8274621B2 (en) * 2007-06-15 2012-09-25 Sharp Kabushiki Kaisha Display device and manufacturing method of display device

Also Published As

Publication number Publication date
JP2010181698A (ja) 2010-08-19
US20100201608A1 (en) 2010-08-12
US8648976B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
US11237421B2 (en) Display device
CN1992291B (zh) 薄膜晶体管基板及其制造方法
KR100719423B1 (ko) 액티브 매트릭스 기판 및 표시 장치
US7855767B2 (en) Transflective liquid crystal display
JP5351498B2 (ja) 液晶表示装置、及びその駆動方法
JP6655417B2 (ja) 表示装置
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
JP5392670B2 (ja) 液晶表示装置及びその製造方法
JP6621284B2 (ja) 表示装置
US7371624B2 (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
KR20150078248A (ko) 표시소자
KR102078807B1 (ko) 액정 표시 장치
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
KR102191648B1 (ko) 표시장치 및 그 제조방법
JP2010008444A (ja) 液晶表示装置
JP5221408B2 (ja) 表示装置及びその製造方法
JP2007128094A (ja) 表示基板、これを具備する液晶表示パネル及び表示装置
JP2003279944A (ja) 液晶表示装置
JP7274627B2 (ja) 表示装置
JP2011013450A (ja) 液晶表示装置及びその製造方法
US11287707B2 (en) Array substrate, array substrate body component, and display device
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
US10613396B2 (en) Display device
JP5207947B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250