JP5392670B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP5392670B2
JP5392670B2 JP2008306043A JP2008306043A JP5392670B2 JP 5392670 B2 JP5392670 B2 JP 5392670B2 JP 2008306043 A JP2008306043 A JP 2008306043A JP 2008306043 A JP2008306043 A JP 2008306043A JP 5392670 B2 JP5392670 B2 JP 5392670B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
display device
crystal display
interlayer resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008306043A
Other languages
English (en)
Other versions
JP2010128418A (ja
Inventor
元 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2008306043A priority Critical patent/JP5392670B2/ja
Priority to US12/607,705 priority patent/US8115882B2/en
Priority to CN2009102466787A priority patent/CN101750781B/zh
Publication of JP2010128418A publication Critical patent/JP2010128418A/ja
Application granted granted Critical
Publication of JP5392670B2 publication Critical patent/JP5392670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、ＦＦＳモードの液晶表示装置及びその製造方法に関し、特に、基板上に形成
される表示領域及び周辺回路の成膜構造を簡略化でき、従来例のものと同等の耐湿性を備
えながらも安価に製造することができ、しかも、周辺回路のＴＦＴの特性のバラツキが少
なく、信頼性が高いＦＦＳモードの液晶表示装置及びその製造方法に関する。
液晶表示装置は、表面に電極等が形成された一対の透明基板と、この一対の基板間に挟
持された液晶層とを有し、両基板上の電極に電圧を印加することによって液晶を再配列さ
せて種々の情報を表示する縦電界方式のものが多く使用されている。このような縦電界方
式の液晶表示装置は、ＴＮ（Twisted Nematic）モードのものが一般的であるが、視野角
が狭いという問題点が存在するため、ＶＡ（Vertical Alignment）モードやＭＶＡ（Mult
idomain Vertical Alignment）モード等、種々の改良された縦電界方式の液晶表示装置が
開発されている。
一方、上述の縦電界方式の液晶表示装置とは異なり、一方の基板にのみ画素電極及び共
通電極からなる一対の電極を備えたＩＰＳ（In-Plane Switching）モードないしＦＦＳ（
Fringe Field Switching）モードの液晶表示装置も知られている。
このうちＩＰＳモードの液晶表示装置は、一対の電極を同一層に配置し、液晶に印加す
る電界の方向を基板にほぼ平行な方向として液晶分子を基板に平行な方向に再配列するも
のである。そのため、このＩＰＳモードの液晶表示装置は、横電界方式の液晶表示装置と
もいわれ、前述の縦電界方式の液晶表示装置と比すると非常に広視野角であるという利点
を有している。しかしながら、ＩＰＳモードの液晶表示装置は、液晶に電界を印加するた
めの一対の電極が同一層に設けられているため、画素電極の上側に位置する液晶分子は十
分に駆動されず、透過率等の低下を招いてしまうといった問題点が存在している。
このようなＩＰＳモードの液晶表示装置の問題点を解決するために、いわゆる斜め電界
方式ともいうべきＦＦＳモードの液晶表示装置が開発されている（下記特許文献１及び２
参照）。このＦＦＳモードの液晶表示装置は液晶層に電界を印加するための画素電極と共
通電極をそれぞれ絶縁膜（以下、「電極間絶縁膜」という）を介して異なる層に配置した
ものである。
このＦＦＳモードの液晶表示装置は、ＩＰＳモードの液晶表示装置よりも広視野角かつ
高コントラストであり、更に低電圧駆動ができると共により高透過率であるため明るい表
示が可能となるという特徴を備えている。加えて、ＦＦＳモードの液晶表示装置は、ＩＰ
Ｓモードの液晶表示装置よりも平面視で画素電極と共通電極との重複面積が大きいために
、より大きな補助容量が副次的に生じ、別途補助容量線を設ける必要が無いのでＩＰＳモ
ードの液晶表示装置よりも高い開口率が得られる。
しかしながら、下記特許文献１及び２に開示されたＦＦＳモードの液晶表示装置では、
信号線と画素電極の電位差により配向異常を生じるため、信号線近傍は表示に寄与しない
領域となり、開口率が低下してしまう問題がある。加えて、信号線と画素電極でカップリ
ング容量を生じ、クロストーク等の表示品位の低下を招くという問題点もある。このよう
な問題点に対して、信号線の電位の影響を少なくするため、上述の縦電界方式の液晶表示
装置で使用されているような層間樹脂膜を用い、この層間樹脂膜上に画素電極や共通電極
を配置することも行われている（下記特許文献３及び４参照）。
特開２００１−２３５７６３号公報 特開２００２−１８２２３０号公報 特開２００１−０８３５４０号公報 特開２００７−２２６１７５号公報
一方、従来の液晶表示装置においては、表示領域の周縁部には静電気保護回路、ドライ
バ回路、ロジック回路等からなる薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を
含む周辺回路が形成されており、表示領域のスイッチング素子としてのＴＦＴのチャネル
領域だけでなく周辺回路のＴＦＴのチャネル領域をも被覆するように窒化ケイ素等からな
るパッシベーション膜が形成されている。このパッシベーション膜は、表示領域のＴＦＴ
のチャネル領域だけでなく周辺回路のＴＦＴのチャネル領域の耐湿性を保証するため等に
より形成されるものである。そして、上記特許文献３及び４に開示された液晶表示装置の
ように層間樹脂膜を形成することで開口率を向上させる場合、この層間樹脂膜は、上記特
許文献１及び２に示す縦電界方式の液晶表示装置に設けられる層間樹脂膜と同様に、パッ
シベーション膜の表面に形成されている。
すなわち、上記特許文献１及び２に開示されているような縦電界方式の液晶表示装置で
は、表示領域のスイッチング素子としてのＴＦＴのチャネル領域だけでなく周辺回路のＴ
ＦＴのチャネル領域はパッシベーション膜及び層間樹脂膜からなる２層の絶縁膜によって
被覆されている。それに対し、上記特許文献３及び４に開示されているような横電界方式
の液晶表示装置の場合、表示領域のスイッチング素子としてのＴＦＴのチャネル領域だけ
でなく周辺回路のＴＦＴのチャネル領域は、縦電界方式の場合と同様にパッシベーション
膜と層間樹脂膜の２層の絶縁膜で被覆されている他、更に画素電極と共通電極との間に設
けられた電極間絶縁膜によっても被覆され、少なくとも３層の絶縁膜によって被覆されて
いることになる。そのため、上記特許文献３及び４に開示された液晶表示装置においては
、開口率は確かに向上するものの、一方の透明基板上に多くの成膜構造を形成する必要が
あるため、製造工程が多く、コスト高となってしまうという課題が存在している。
一方、本発明者らは、上記特許文献３及び４に示されている横電界方式の液晶表示装置
の構成について種々検討を重ねた結果、通常は電極間絶縁膜とパッシベーション膜は同じ
窒化ケイ素により形成されているため、パッシベーション膜を省略して層間樹脂膜及び電
極間樹脂膜によって表示領域のスイッチング素子としてのＴＦＴのチャネル領域を被覆す
るのみでも十分耐湿性を確保することができることを見出し、既に特許出願（特願２００
７−３０９９７８号。以下、「先願」という。）している。この先願発明の液晶表示装置
においては、表示領域のＴＦＴのパッシベーション膜を省略したため、表示領域の周縁部
に形成される周辺回路のＴＦＴについてもパッシベーション膜を省略して電極間絶縁膜で
チャネル領域を直接被覆している。
この先願発明の液晶表示装置における周辺回路のＴＦＴのチャネル領域は次のような（
１）〜（４）の工程を経て電極間絶縁膜によって被覆されている。
（１）表示領域のＴＦＴの場合と同様に、表示領域の周縁部に形成される周辺回路のＴ
ＦＴ形成領域に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極を
形成し、チャネル領域が露出されたＴＦＴを形成する工程、
（２）次いで、前記（１）の工程で得られた基板の表面全体を層間樹脂膜によって被覆
し、更に前記表示領域のＴＦＴのドレイン電極が露出するように層間樹脂膜にコンタクト
ホールを形成すると共に、表示領域の周縁部の層間樹脂膜を除去する工程、
（３）前記（２）の工程で得られた基板の表面全体をＩＴＯ（Indium Tin Oxide）又は
ＩＺＯ（Indium Zinc Oxide）等の透明導電性材料で被覆した後、エッチングすることに
より表示領域の層間樹脂膜の表面に下電極を構成する工程、
（４）前記（３）の工程で得られた基板の表面全体を窒化ケイ素ないし酸化ケイ素から
なる電極間絶縁膜で被覆する工程。
上記（２）の工程ではフォトレジスト材料を用いてフォトリソグラフィ法によって表示
領域に層間樹脂膜を形成するが、このとき、現像処理、ブリーチング処理、焼成処理が行
われる。また、上記（３）の工程では、透明導電性材料を被覆した後、フォトリソグラフ
ィ法及びエッチング法によって透明導電性材料のパターニングが行われる。また、上記（
４）の工程では例えばＣＶＤ法によって電極間絶縁膜が形成される。
従って、先願発明の液晶表示装置における周辺回路のＴＦＴのチャネル領域は、上記（
２）の工程においては、層間樹脂膜のフォトリソグラフィ工程時に現像液に暴露されると
共に、ブリーチング時及び焼成時に大気に暴露され、また、上記（３）の工程においては
成膜前の洗浄時に洗浄液に暴露されると共に成膜後にレジスト剥離液に暴露され、更に上
記（４）の工程においては、成膜前の洗浄時に洗浄液に暴露されると共に電極間絶縁膜の
成膜が終了するまでは常に大気に暴露される。
そのため、先願発明の液晶表示装置においては、表示領域の周辺回路におけるＴＦＴの
チャネル領域が電極間絶縁膜で被覆されるまでに各種の薬液や大気への暴露を回避するこ
とができないため、チャネル部のダメージが大きくなり、周辺回路のＴＦＴの特性のバラ
ツキが大きくなって信頼性が損なわれるという問題点が生じていた。
本願発明は、上述のような先願発明の問題点を解決するためになされたものである。本発明の目的は、基板上に形成される表示領域及び周辺回路の成膜構造を簡略化でき、従来例のものと同等の耐湿性を備えながらも安価に製造することができ、しかも、周辺回路のＴＦＴの特性のバラツキが少なく、信頼性が高いＦＦＳモードの液晶表示装置及びその製造方法を提供することにある。
上記目的を達成するために、本発明の液晶表示装置は、液晶層を挟持した一対の基板を備え、前記一対の基板のうちの一方の前記液晶層側に表示領域と前記表示領域の周縁部に形成された周辺回路とを有した液晶表示装置において、
前記表示領域には、第１絶縁膜を挟んでマトリクス状に配置された複数の走査線及び信号線と、前記複数の走査線及び信号線の交差部近傍に設けられたチャネル領域が露出している第１薄膜トランジスタと、前記第１薄膜トランジスタの表面を含む前記表示領域及び前記周縁部の全体を１．５〜３．０μｍの厚さで被覆すると共に前記第１薄膜トランジスタの一方の電極を露出するコンタクトホールが形成されたケイ素樹脂からなる層間樹脂膜と、前記複数の走査線及び信号線で区画された領域毎に前記層間樹脂膜の表面及び前記コンタクトホール内の一部に形成されていると共に前記第１薄膜トランジスタの電極に電気的に接続された透明導電性材料からなる第１電極と、前記第１電極上を含む前記層間樹脂膜の表面全体に形成された第２絶縁膜と、前記第２絶縁膜上に形成され前記走査線及び信号線で区画された領域に対応する位置毎に複数のスリットが形成された透明導電性材料からなる第２電極と、を備え、
前記周辺回路には、チャネル領域が露出している第２薄膜トランジスタを備え、
前記層間樹脂膜は、前記表示領域の前記第１薄膜トランジスタのチャネル領域を直接被覆していると共に前記周辺回路の薄膜トランジスタのチャネル領域も直接被覆しており、
前記表示領域の前記第１薄膜トランジスタ上を被覆する前記層間樹脂膜の表面は前記第２絶縁膜、前記第１電極及び第２電極で被覆され、かつ前記周辺回路の前記第２薄膜トランジスタ上を被覆する前記層間樹脂膜の表面は前記第２絶縁膜で被覆されている。
本発明の液晶表示装置においては、表示領域には、第１絶縁膜を挟んでマトリクス状に
配置された複数の走査線及び信号線と、層間樹脂膜上に形成され、複数の走査線及び信号
線で囲まれた領域毎に第２絶縁膜を介して対向配置されたそれぞれ透明導電性材料からな
る下側の第１電極と複数のスリットを有する上側の第２電極とを備えている。かかる構成
によって、本発明の液晶表示装置をＦＦＳモードの液晶表示装置として作動させることが
できる。なお、透明導電性材料としては、ＩＴＯ又はＩＺＯを使用することができる。し
かも、本発明の液晶表示装置においては、第２絶縁膜を介して対向配置されたそれぞれ透
明導電性材料からなる第１電極と複数のスリットを有する第２電極とが層間樹脂膜上に形
成されているので、層間樹脂膜によって信号線と画素電極の容量が小さくできるため、画
素電極を信号線上にまで広げることができ、高開口率な液晶表示装置が得られる。
本発明の液晶表示装置においては、第１電極はコンタクトホール内の一部に形成されて、ＴＦＴの電極、例えばドレイン電極に電気的に接続されているため、画素電極として作動する。また、第２電極は、共通電極として作動するが、適宜表示領域の周縁部でコモン配線に電気的に接続すればよい。
なお、第１絶縁膜及び第２絶縁膜としては、それぞれ酸化ケイ素又は窒化ケイ素からな
るものを使用することができ、単層であっても複層であってもよい。しかしながら、絶縁
性及び耐湿性の観点からは窒化ケイ素からなるものを使用した方がよい。また、本発明の
液晶表示装置に使用し得るスイッチング素子としては、例えばＬＴＰＳ（Low Temperatur
e Poly Silicon）型のＴＦＴ（Thin Film Transistor）素子やアモルファスシリコン（ａ
−Ｓｉ）型のＴＦＴ素子などを使用することができる。
また、本発明の液晶表示装置においては、表示領域のＴＦＴ及び周辺回路のＴＦＴはチャネル領域が露出しているが、このチャネル領域は、層間樹脂膜により直接被覆されており、従来例のようにパッシベーション膜により覆われていない。しかしながら、表示領域のＴＦＴのチャネル領域の表面は、層間樹脂膜で直接被覆されているだけでなく第２絶縁膜、第１電極及び第２電極によっても被覆されているため、耐湿性は十分に保証される。従って、本発明の液晶表示装置によれば、パッシベーション膜が存在しないため、従来例の液晶表示装置に比べ、簡略された構成でしかも安価に製造し得る液晶表示装置となる。
なお、層間樹脂膜としては、ケイ素樹脂を使用する。層間樹脂膜としてケイ素樹脂を使用すると、第２絶縁膜の成膜温度を上げることができるため、第２絶縁膜を緻密に形成することができるので、より耐湿性が向上する。
また、本発明の液晶表示装置においては、前記周辺回路は、静電気保護回路、ドライバ
回路、ロジック回路から選択された少なくとも一つとすることができる。
液晶表示装置の表示領域の周縁部には、適宜静電気保護回路、ドライバ回路、ロジック
回路等からなる周辺回路が形成される。これらの周辺回路には、スイッチング素子ないし
増幅素子としてＴＦＴ（ダイオード接続されたものも含む）が含まれており、これらの周
辺回路を備えている液晶表示装置は有効に上記本発明の効果を奏することができる。なお
、これらの周辺回路のうち、ドライバ回路としては走査線駆動回路、信号線駆動回路、デ
マルチプレクサ、レベルシフタ等が含まれ、ロジック回路としてはインバータ回路、ＮＡ
ＮＤ回路、ＮＯＲ回路、リングオシレータ等が含まれる。
また、本発明の液晶表示装置においては、前記層間樹脂膜の厚さは１．５〜３．０μｍとする。
層間樹脂膜の厚さが１．５μｍ未満であると、第１電極や第２電極に表示領域のＴＦＴ
による段差が生じ、しかも、信号線と画素電極間の寄生容量が大きくなり、表示品位が劣
化するので好ましくない。また、層間樹脂膜の厚さが３．０μｍを超えると、層間樹脂膜
による光吸収率が大きくなって表示領域の明るさが低下するので好ましくない。
また、本発明の液晶表示装置においては、前記第２絶縁膜の厚さは２０００〜６０００
Åであることが好ましい。
この第２絶縁膜の厚さが２０００Å未満であると、スイッチング素子としてのＴＦＴの
チャネル領域に対して必要な絶縁性及び耐湿性を確保することが困難となるので好ましく
ない。また、第２絶縁膜の厚さが６０００Åを超えると、補助容量として機能する第１電
極及び第２電極との間に生じる容量が小さくなるのでフリッカが目立つようになると共に
、液晶分子を駆動するために必要な電圧が高くなるので好ましくない。
また、本発明の液晶表示装置においては、前記表示領域のＴＦＴは、平面視で前記第１電極及び第２電極の両方で被覆されている。
本発明の液晶表示装置では、第１電極及び第２電極の両方をスイッチング素子の被覆膜として追加したので、保護膜としての機能が更に向上するため、外部要因（水分、液晶不純物）によるスイッチング素子の特性変化（劣化）をより抑制でき、スイッチング素子の長期間の信頼性を向上させることができる。更に、本発明の液晶表示装置によれば、第１電極と第２電極の面積が共に広くなることでより大きな補助容量を得ることができ、フリッカが減少して表示画質が向上する。
更に、本発明の液晶表示装置の製造方法は、以下の（１）〜（６）の工程を有する。
（１）表示領域に、第１絶縁膜を挟んでマトリクス状に配置された複数の走査線及び信号線と、前記走査線及び信号線の交差部近傍に設けられたチャネル領域が露出している第１薄膜トランジスタとを備え、前記表示領域の周縁部に、チャネル領域が露出している第２薄膜トランジスタを含む周辺回路を備える第１の基板を作製する工程、
（２）前記（１）の工程で得られた前記第１の基板の前記表示領域及び前記表示領域の周縁部を１．５〜３．０μｍの厚さで被覆すると共に前記表示領域の前記第１薄膜トランジスタの電極の１つが露出するようにコンタクトホールが形成された層間樹脂膜をケイ素樹脂により形成する工程、
（３）前記表示領域の前記層間樹脂膜の表面及び前記コンタクトホール内の一部に前記走査線及び信号線で区画された領域毎に、透明導電性材料からなり、前記第１薄膜トランジスタの電極の１つに電気的に接続された第１電極を形成することにより前記表示領域の前記第１薄膜トランジスタ上を被覆する工程、
（４）前記第１電極上を含む前記層間樹脂膜の表面全体に亘って第２絶縁膜を成膜することにより前記表示領域の前記第１薄膜トランジスタ及び前記周辺回路の前記第２薄膜トランジスタ上をさらに被覆する工程、
（５）前記表示領域の前記第２絶縁膜上に前記走査線及び信号線で区画された領域に対応する位置毎に複数のスリットが設けられた透明導電性材料からなる第２電極を形成する工程、
（６）前記（５）の工程で得られた前記第１の基板の表面に第２の基板を所定距離隔てて対向配置させて貼り合わせ、前記第１及び第２の基板間に液晶を封入する工程。
なお、本来、周辺回路は、特に層間樹脂膜を形成しなくても、第２絶縁膜によって従来
例のパッシベーション膜としての機能を奏させることができる。しかしながら、チャネル
領域がパッシベーション膜で被覆されていないＴＦＴを備える周辺回路を形成した後に直
ちに周辺回路の表面に層間樹脂膜を形成しないと、上記（２）の工程で層間樹脂膜のフォ
トリソグラフィ時に現像液に露出されると共に、ブリーチング時及び焼成時に大気に暴露
され、また、上記（３）の工程においては成膜前の洗浄時に洗浄液に暴露されると共に層
間樹脂膜の除去ないしコンタクトホール形成後にレジスト剥離液に暴露され、更に上記（
４）の工程においては、成膜前の洗浄時に純水に暴露されると共に電極間絶縁膜の成膜が
終了するまでは常に大気に暴露されてしまう。そのため、周辺回路のＴＦＴがダメージを
受け易くなるので、ＴＦＴの特性のバラツキが大きくなると共に、たとえば周辺回路とし
て静電気保護回路を形成しても湿式洗浄プロセスの間に静電気保護回路が機能しなくなり
、液晶表示装置の製造歩留まりが低下してしまう。
それに対し、本発明の液晶表示装置の製造方法によれば、チャネル領域がパッシベーシ
ョン膜で被覆されていないＴＦＴを備える周辺回路は直ちに層間樹脂膜で被覆される。そ
のため、周辺回路のＴＦＴがダメージを受けることが抑制され、ＴＦＴの特性のバラツキ
が小さくなるので高信頼性の液晶表示装置が得られ、しかも、液晶表示装置の製造歩留ま
りが低下することがなくなる。なお、表示領域のＴＦＴ及び周辺回路のＴＦＴのチャネル
領域及び電極は層間樹脂膜及び第２絶縁膜により覆われているので、絶縁性及び耐湿性共
に十分に確保できる。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するための液晶表示装置及び液晶表示装置の製造方法を例
示するものとして、ＦＦＳモードの液晶表示装置を例にとり説明したものであって、本発
明をこのＦＦＳモードの液晶表示装置に特定することを意図するものではなく、特許請求
の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。
図１は本発明の実施形態１〜４に共通する液晶表示装置の平面図である。図２は実施形
態１の液晶表示装置のカラーフィルタ基板を透視して示す３サブ画素分の拡大平面図であ
る。図３は図２のIII−III線で切断した断面図である。図４は実施形態１の液晶表示装置
の等価回路図である。図５Ａは静電保護素子の等価回路図であり、図５Ｂは静電保護素子
の具体的接続例であり、図５Ｃは静電保護素子の平面図であり、図５Ｄは図５ＣのVD−VD
線で切断した断面図であり、図５Ｅは図５ＣのVE−VE線で切断した断面図である。図６は
実施形態の液晶表示装置の製造工程を示す要部断面図である。図７は図６に引き続く実施
形態の液晶表示装置の製造工程を示す要部断面図である。図８Ａは第２実施形態の液晶表
示装置のカラーフィルタ基板を透視して示す１サブ画素分の拡大平面図であり、図８Ｂは
第３実施形態の液晶表示装置のカラーフィルタ基板を透視して示す１サブ画素分の拡大平
面図であり、図８Ｃは第４実施形態の液晶表示装置のカラーフィルタ基板を透視して示す
１サブ画素分の拡大平面図である。図９は図８ＡのIX−IX線で切断した断面図である。図
１０は図８ＢのＸ−Ｘ線で切断した断面図である。図１１は図８ＣのXI−XI線で切断した
断面図である。図１２Ａは実施形態６の液晶表示装置における静電保護素子の平面図であ
り、図１２Ｂは図１２ＡのXIIB−XIIB線で切断した断面図である。
なお、ここで述べるアレイ基板及びカラーフィルタ基板の「表面」とは各種配線が形成
された面ないしは液晶と対向する側の面を示すものとする。また、この明細書における説
明のために用いられた各図面においては、各層や各部材を図面上で認識可能な程度の大き
さとするため、各層や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に
比例して表示されているものではない。
［実施形態1］
本実施形態にかかる液晶表示装置１は、図１に示すように、アレイ基板ＡＲ及びカラー
フィルタ基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるシール材２と、アレイ基板ＡＲ、
カラーフィルタ基板ＣＦ及びシール材２により囲まれた領域に封入された液晶３０（図３
参照）と、から構成されたいわゆるＣＯＧ（Chip On Glass）型の液晶表示装置である。
この液晶表示装置１においては、シール材２により囲まれた領域が表示領域ＤＡを形成し
ており、この表示領域ＤＡの周縁部は額縁領域となっている。また、シール材２の一部に
は液晶３０を注入するための注入口２ａが形成されている。なお、図１には表示領域ＤＡ
に当たる領域に格子状のハッチングが施されている。
アレイ基板ＡＲは、ガラス等からなる透明基板１１上に各種配線が設けられている。こ
のアレイ基板ＡＲはカラーフィルタ基板ＣＦよりもその長手方向の長さが長く、両基板Ａ
Ｒ、ＣＦを貼り合わせた際に外部に延在する延在部１１ａが形成されるようになっており
、この延在部１１ａには駆動信号を出力するＩＣチップあるいはＬＳＩ等からなるドライ
バＤｒが設けられている。そして、このアレイ基板ＡＲの額縁領域には、ドライバＤｒか
らの各種信号を後述する走査線１２及び信号線１６に送るために各種引回し線（図示省略
）が形成されており、更には、後述する共通電極２１に接続されるコモン配線Ｃｏｍも形
成されている。なお、ドライバＤｒには、走査線駆動回路、信号線駆動回路、デマルチプ
レクサ、レベルシフタ等のドライバ回路や、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路
、リングオシレータ等のロジック回路が含まれている。このドライバＤＲは、表示領域Ｄ
Ａのスイッチング素子としてのＴＦＴがＬＴＰＳ型のＴＦＴである場合、透明基板１１上
に同時に形成する場合もある。
次に各基板の構成について、図２〜図５を参照して説明を行う。先ず、アレイ基板ＡＲ
には、図２及び図３に示すように、透明基板１１の表面に例えばＭｏ／Ａｌの２層配線か
らなる複数の走査線１２が互いに平行になるように形成されている。この走査線１２等の
形成時には、表示領域の周縁部にドライバＤＲに向かって伸びる複数のゲート配線（図示
省略）が形成される。走査線１２及びゲート配線が形成された透明基板１１の表面全体に
亘って窒化ケイ素ないしは酸化ケイ素等の透明絶縁材料からなるゲート絶縁膜（第１絶縁
膜）１３が被覆されている。更に、このゲート絶縁膜１３の表面のスイッチング素子（例
えばＴＦＴ）が形成される領域には例えばアモルファスシリコン（以下「ａ−Ｓｉ」とい
う。）層からなる半導体層１５が形成されている。この半導体層１５が形成されている位
置の走査線１２の領域がＴＦＴのゲート電極Ｇを形成する。
また、ゲート絶縁膜１３の表面には、例えばＭｏ／Ａｌ／Ｍｏの３層構造の導電性層か
らなるソース電極Ｓを含む信号線１６及びドレイン電極Ｄが形成されている。この信号線
１６及びドレイン電極Ｄの形成時には、表示領域の周縁部にドライバＤＲに向かって伸び
る複数のソース配線（図示省略）が形成される。この信号線１６のソース電極Ｓ部分及び
ドレイン電極Ｄ部分は、いずれも半導体層１５の表面に部分的に重なっている。更に、こ
のアレイ基板ＡＲの表面全体に例えば感光性材料からなる層間樹脂膜１４が被覆されてお
り、ドレイン電極Ｄに対応する位置の層間樹脂膜１４にはコンタクトホール１９が形成さ
れている。このようにして、第１実施形態の液晶表示装置１は、従来例のようにパッシベ
ーション膜を備えておらず、ＴＦＴのチャネル領域ＣＲは直接層間樹脂膜１４によって被
覆された状態となっている。
そして、図２に示したパターンとなるように、走査線１２及び信号線１６で囲まれた領
域の層間樹脂膜１４上に透明導電性材料、例えばＩＴＯないしＩＺＯからなる下電極（第
１電極）１７が形成されている。この下電極１７はコンタクトホール１９を介してドレイ
ン電極Ｄと電気的に接続されている。そのため、この下電極１７は画素電極として作用す
る。更に、この下電極１７上には電極間絶縁膜（第２絶縁膜）１８が形成されている。こ
の電極間絶縁膜１８には、例えば窒化ケイ素等の絶縁性が良好な透明絶縁材料が使用され
る。そして、この電極間絶縁膜１８上には走査線１２及び信号線１６で囲まれた領域に複
数のスリット２０を有する透明導電性材料、例えばＩＴＯないしＩＺＯからなる上電極（
第２電極）２１が形成されている。なお、この上電極２１は、各画素領域に形成されてい
るとともに、それぞれが連結部２１Ｂで互いに連結され、液晶表示装置１の額縁領域に配
線されたコモン配線Ｃｏｍ（図４参照）に電気的に接続されている。なお、このコモン配
線Ｃｏｍと上電極２１とは例えば図１のＺ部分で接続され、コモン配線Ｃｏｍの他端部は
ドライバＤｒに接続されている。そして、この基板の表面全体に亘り所定の配向膜（図示
せず）が形成されている。
スリット２０を有する上電極２１は、走査線１２及び信号線１６で囲まれた領域毎に平
面視で例えばくし歯状となるよう、スリット２０の信号線１６側の一端の幅が大きい開放
端２０ａとなっているとともに他端が閉鎖端２０ｂとなっている。これにより、開放端２
０ａ側の開口度が向上し、より明るい表示を行うことができるようになっている。
また、表示領域ＤＡの周辺部では、外部から侵入した静電気によって表示領域ＤＡのス
イッチング素子としてのＴＦＴが破壊されないようにするため、図４に示したように、走
査線１２及び信号線１６の全てが静電保護素子ＳＲを介してコモン配線Ｃｏｍに接続され
ている。この静電保護素子ＳＲは、等価的には図５Ａに示したように２つのダイオーを互
いに逆方向に並列に接続した回路からなり、図５Ｂに示したように２つのダイオード接続
されたＴＦＴから形成されている。すなわち、静電保護素子ＳＲは、第１のＴＦＴのゲー
ト電極Ｇ１及びソース電極Ｓ１と第２のＴＦＴのソース電極Ｓ２とを電気的に接続され一
方側の端子とされ、第２のＴＦＴのゲート電極Ｇ２及びドレイン電極Ｄ２と第１のＴＦＴ
のドレイン電極Ｄ１とを電気的に接続して他方側の端子とされている。
ここで、この信号線１６とコモン配線Ｃｏｍとの間に接続された静電保護素子ＳＲの具体的構成を、図５Ｃ〜図５Ｅを用いて説明する。ダイオードを形成するＴＦＴ部分は、例えば走査線１２と同時に形成された第１のＴＦＴのゲート電極Ｇ１及び第２のＴＦＴのゲート電極Ｇ２の表面がゲート絶縁膜１３で被覆され、このゲート電極Ｇ１及びＧ２上のゲート絶縁膜１３の表面にはそれぞれ半導体層１５が形成されている。そして、この半導体層１５の表面に部分的に重なるように信号線１６と同時に形成された第１のＴＦＴのドレイン電極Ｄ１及びソース電極Ｓ１、第２のＴＦＴのドレイン電極Ｄ２及びソース電極Ｓ２が形成されている。そして、信号線１６はゲート絶縁膜１３に形成されたコンタクトホールＣＨ１を介して第１のＴＦＴのゲート電極Ｇ１に電気的に接続されており、コモン配線Ｃｏｍは同じくゲート絶縁膜１３に形成されたコンタクトホールＣＨ２を介して第２のＴＦＴのゲート電極Ｇ２に電気的に接続されている。
また、静電保護素子ＳＲの表面全体は、第１及び第２のＴＦＴのチャネル領域ＣＲも含めて感光性材料からなる層間樹脂膜１４が被覆され、この層間樹脂膜１４の表面は電極間絶縁膜１８で被覆されている。このようにして、第１実施形態の液晶表示装置１では、静電保護素子ＳＲも従来例のようにパッシベーション膜を備えておらず、静電保護素子ＳＲの第１及び第２のＴＦＴのチャネル領域ＣＲは直接層間樹脂膜１４によって被覆され、更にこの層間樹脂膜１４の表面は電極間絶縁膜１８で被覆された状態となっている。
また、カラーフィルタ基板ＣＦは、図３に示すように、ガラス基板等からなる透明基板
２５の表面にアレイ基板ＡＲの走査線１２、信号線１６及びＴＦＴに対応する位置を被覆
するようにブラックマトリクス２６が形成されている。更に、ブラックマトリクス２６で
囲まれた透明基板２５の表面には、複数色、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の３色
からなるカラーフィルタ層２７が形成され、更にブラックマトリクス２６及びカラーフィ
ルタ層２７の表面を被覆するように樹脂等からなる保護膜２８が形成されている。そして
、この基板の表面全体に亘り所定の配向膜（図示せず）が形成されている。なお、このよ
うな構成を有するアレイ基板ＡＲ及びカラーフィルタ基板ＣＦの外面にはそれぞれ偏光板
３１及び３２が設けられている。
次に、主に図６及び図７を参照して、アレイ基板ＡＲの製造工程について説明する。な
お、図６及び図７においては、理解を容易にするために、表示領域ＤＡのＴＦＴ部分、静
電保護素子ＳＲのＴＦＴ部分及びコンタクトホール部分を並べて図示してある。ただし、
静電保護素子ＳＲの２つのＴＦＴ及び２つのコンタクトホール部分はそれぞれ実質的に同
一の構成を備えているので、それぞれ一方のＴＦＴ及びコンタクトホール部分を代表させ
て図示した。
先ず、透明基板１１上に公知のフォトリソグラフィ法等を用いて複数本の走査線１２を
パターニングすると共に、静電保護素子ＳＲのゲート電極Ｇ１及びＧ２をパターニングす
る（図６（ａ）参照）。次いで、走査線１２を含む透明基板１１の表面全体に亘って公知
のプラズマＣＶＤ法あるいはスパッタリング法等を用いてゲート絶縁膜１３を塗布形成す
る（図６（ｂ）参照）。次に、公知のフォトリソグラフィ法等を用いて走査線１２の一部
分及び静電保護素子ＳＲのゲート電極Ｇ１及びＧ２を覆うように半導体層１５をパターニ
ングし、その後、静電保護素子ＳＲのゲート電極Ｇ１及びＧ２の表面が露出するようにコ
ンタクトホールＣＨ１（及びＣＨ２）を形成する（図６（ｃ）参照）。
次いで、同じく公知のフォトリソグラフィ法等を用いて複数本の走査線１２に交差する
ように複数本の信号線１６をパターニングすると共に、半導体層１５にその一端部が重畳
したソース電極Ｓ及びドレイン電極Ｄをパターニングし、同時に静電保護素子ＳＲのソー
ス電極Ｓ１及びＳ２とドレイン電極Ｄ１及びＤ２をパターニングする（図６（ｄ）参照）
。このとき、静電保護素子ＳＲのドレイン電極Ｄ１及びＤ２は、それぞれコンタクトホー
ルＣＨ１及びＣＨ２を介してゲート電極Ｇ１及びＧ２に接続されると共に、一方が信号線
１６に、他方がコモン配線Ｃｏｍと一体に形成される。
なお、本実施形態１においては、表示領域ＤＡ及び静電保護素子ＳＲともに、ソース電
極Ｓ及びドレイン電極Ｄを半導体層１５に直接重畳させてパターニングしてＴＦＴを形成
する、いわゆるチャネルエッチ法を用いてＴＦＴを形成している。そして、ソース電極Ｓ
の半導体層１５に重畳した端部とドレイン電極Ｄの半導体層１５に重畳した端部との間が
チャネル領域ＣＲ（及びＣＲ１、ＣＲ２）を形成しており、ここではチャネル領域ＣＲ（
及びＣＲ１、ＣＲ２）は共に露出した状態となっている。ここまでの工程が、本発明の液
晶表示装置の製造方法における上記（１）の工程に対応する。
従来の液晶表示装置においては、上述したＴＦＴが形成された透明基板１１の表面全体
を覆うように、公知のプラズマＣＶＤ法あるいはスパッタリング法等を用いて窒化ケイ素
ないし酸化ケイ素からなるパッシベーション膜を形成する。しかしながら、本発明におい
ては、ＴＦＴが形成された透明基板１１の表面には、表示領域ＤＡ及び静電保護素子ＳＲ
の表面にパッシベーション膜を形成することなく、直ちに層間樹脂膜１４を形成する。す
なわち、ＴＦＴが形成された透明基板１１の表面にフォトレジスト等の感光性材料からな
る層間樹脂膜１４を形成し（図６（ｅ）参照）、プリベークした後、公知の露光装置を用
いて露光すると共に現像処理及びベーキング処理を行なう。従って、層間樹脂膜１４は表
示領域ＤＡ及び静電保護素子ＳＲのＴＦＴのチャネル領域ＣＲ（及びＣＲ１、ＣＲ２）、
ソース電極Ｓ（及びＳ１、Ｓ２）、ドレイン電極Ｄ（及びＤ１、Ｄ２）の表面を直接被覆
するように形成される。
光反応処理は、感光性樹脂膜の透明性を向上させる目的でＵＶ光を照射して感光性官能
基を光反応させる処理である。また、ベーキング処理は、加熱処理を行うことにより、パ
ターン形成された感光性樹脂を焼成し、樹脂内の化学反応（主には架橋反応）によって化
学的、物理的に安定な絶縁膜として基板上に形成する処理である。なお、ここで形成され
た層間樹脂膜１４の厚さは１．５〜３．０μｍとすることが好ましい。層間樹脂膜１４の
厚さが１．５μｍ未満であると、ＴＦＴ等の存在箇所で段差が生じるようになるので、以
下の工程で形成される下電極１７や上電極２１に段差が生じるようになるので、好ましく
ない。また、層間樹脂膜１４の厚さが３．０μｍを超えると、層間樹脂膜１４による光吸
収率が大きくなって表示領域ＤＡの明るさが低下するので好ましくない。
このように層間樹脂膜１４の形成時に、表示領域ＤＡのドレイン電極Ｄ上の層間樹脂膜
１４にはコンタクトホール１９が形成される（図７（ａ）参照）。このコンタクトホール
１９は、パッシベーション膜を形成せずに層間樹脂膜１４を形成し、層間樹脂膜１４の露
光及び現像処理時に直接形成される。従来は、コンタクトホール１９の底面に成膜されて
いるパッシベーション膜をエッチング除去しなければドレイン電極Ｄを外部に露出させる
ことができなかったが、このエッチング工程を行うことなくドレイン電極Ｄを外部に露出
させることが可能となる。なお、層間樹脂膜１４の現像処理時には、静電保護素子ＳＲの
表面も層間樹脂膜１４によって被覆されているため、静電保護素子１４の表面は露出して
いない。そのため、層間樹脂膜１４の現像処理時に静電保護素子ＳＲが静電気によってダ
メージを受ける可能性は大きく減少する。これらの工程が、本発明の液晶表示装置の製造
方法における上記（２）の工程に対応する。
次に、表示領域ＤＡにおいて、走査線１２及び信号線１６によって区画された画素領域
のそれぞれに下電極１７を形成する（図７（ｂ）参照）。この際、下電極１７の一部がコ
ンタクトホール１９内に成膜され、下電極１７とドレイン電極Ｄが電気的に接続される。
そのため、下電極１７は画素電極として作動することになる。この工程が、本発明の液晶
表示装置の製造方法における上記（３）の工程に対応する。
そして、この下電極１７が形成された基板全体を覆うように電極間絶縁膜（第２絶縁膜
）１８が成膜される（図７（ｃ）参照）。なお、この電極間絶縁膜１８は、例えば絶縁性
が良好な窒化ケイ素を用いると、コンタクトホール１９の開口径が大きくなることがない
。加えて、この電極間絶縁膜１８の厚さは、ＴＦＴのチャネル領域ＣＲ（及びＣＲ１、Ｃ
Ｒ２）、ソース電極Ｓ（及びＳ１、Ｓ２）、ドレイン電極Ｄ（及びＤ１、Ｄ２）の耐湿性
及び絶縁性を確保するため、２０００Å以上にするとよい。なお、電極間絶縁膜１８の厚
さが６０００Åを超えると、下電極１７及び上電極２１間に生じる容量が小さくなるので
、フリッカが目立つようになると共に、液晶分子を駆動するために必要な電圧が高くなる
ので好ましくない。この工程が、本発明の液晶表示装置の製造方法における上記（４）の
工程に対応する。
そして、このように電極間絶縁膜１８を形成した後、この電極間絶縁膜１８の表面全体
を覆うようにＩＴＯないしＩＺＯからなる透明導電性材料を被覆し、公知のフォトリソグ
ラフィ法及びエッチング法によって、画素領域に対応する位置毎に複数のスリット２０が
形成された上電極２１を形成する（図７（ｄ）参照）。なお、この上電極２１は、図２及
び図３に示したように、ＴＦＴに対応する位置には形成されないようにすると共に、画素
領域間においてそれぞれが連結部２１Ｂを介して互いにに連結されているように形成され
、更に、液晶表示装置１の額縁領域に配線されたコモン配線Ｃｏｍに電気的に接続される
。従って、この上電極２１は共通電極として作動することになる。そしてこの上電極２１
が形成された透明基板１１の表面全体を覆うように配向膜（図示省略）を形成することに
よってアレイ基板ＡＲが完成される。この工程が、本発明の液晶表示装置の製造方法にお
ける上記（５）の工程に対応する。
次いで、従来のＦＦＳモードの液晶表示装置用のカラーフィルタ基板と実質的に同様の
カラーフィルタ基板を用意し、上述のアレイ基板及びカラーフィルタ基板をそれぞれ対向
させて貼り合わせ、内部に液晶を封入することにより実施形態１の液晶表示装置１が得ら
れる。この工程が、本発明の液晶表示装置の製造方法における上記（６）の工程に対応す
る。
以上のように、本発明の液晶表示装置１においては、パッシベーション膜を形成することなく直ちに層間樹脂膜１４を形成したため、表示領域ＤＡ及び静電保護素子ＳＲのＴＦＴのチャネル領域ＣＲは直接層間樹脂膜１４によって被覆されている状態となる。そのため、静電保護素子ＳＲのＴＦＴのチャネル領域ＣＨ１及びＣＨ２は、電極間絶縁膜１８が形成されるまで周囲雰囲気に暴露されることがないから、周辺回路のＴＦＴがダメージを受けることがなくなり、ＴＦＴの特性のバラツキが小さくなって信頼性が向上し、しかも、液晶表示装置１の製造歩留まりが低下することがなくなる。
加えて、この層間樹脂膜１４の上面は、図３及び図５Ｄに示すように、所定の厚さを有
する電極間絶縁膜１８によって更に被覆されているので、耐湿性の点は十分に保証される
。また、本発明の液晶表示装置１の製造方法によれば、従来のアレイ基板の製造方法に比
して、パッシベーション膜の成膜プロセスと、ドレイン電極Ｄを外部に露出するためのパ
ッシベーション膜の一部のエッチングプロセスとを行う必要がなくなる。そのため、本発
明の液晶表示装置１の製造方法によれば、製造工程を簡略化することが可能となり、安価
に液晶表示装置を作成することが可能となる。
なお、上記実施形態１の液晶表示装置１では、表示領域ＤＡの周縁部に形成する周辺回
路として静電保護素子ＳＲを形成した例を示したが、走査線駆動回路、信号線駆動回路、
デマルチプレクサ、レベルシフタ等のドライバ回路や、インバータ回路、ＮＡＮＤ回路、
ＮＯＲ回路、リングオシレータ等のロジック回路等、ＴＦＴを含む周辺回路を形成する場
合においても等しく適用可能である。更に、上記実施形態１の液晶表示装置１では、上電
極２１に形成するスリットとして、スリット２０の信号線１６側の一端の幅が大きい開放
端２０ａとなり、他端が閉鎖端２０ｂとなるようにして平面視でくし歯状となるようにし
た例を示したが、両端共に閉鎖端となるようにしてもよい。また、上電極２１は、ＴＦＴ
上の樹脂層間膜１４上には存在しないようにした例を示したが、必ずしもこのような構成
とする必要はなく、スリット２０の形成位置を除いてベタ状に形成してもかまわない。
次に、実施形態２〜６の液晶表示装置を図８〜図１２を用いて説明する。なお、以下に
おいては、実施形態１の液晶表示装置と同一の構成のものについては同一の符号を付し、
詳細な説明は省略する。
［実施形態２］
実施形態２にかかる液晶表示装置１Ａは、図８Ａ及び図９に示すように、表示領域ＤＡ
の第１電極１７が平面視でスイッチング素子としてのＴＦＴを被覆するように延在された
ものであるが、それ以外の構成は実施形態１の液晶表示装置の場合と同様である。
このように第１電極１７を平面視でＴＦＴを被覆するように形成することにより、ＴＦ
Ｔ上は、層間樹脂膜１４、第２絶縁膜１８に加え、第１電極１７でも被覆されていること
になる。そのため、実施形態２の液晶表示装置１Ａによれば、第１電極１７が十分に保護
膜として機能するので、外部要因によるスイッチング素子の特性変化をより抑制すること
ができ、長期間の信頼性が確保される。
［実施形態３］
実施形態３にかかる液晶表示装置１Ｂは、図８Ｂ及び図１０に示すように、表示領域Ｄ
Ａの第２電極２１が平面視でスイッチング素子としてのＴＦＴを被覆するように延在され
たものであるが、それ以外の構成は、実施形態１の液晶表示装置の場合と同様である。
このように第２電極２１を平面視でＴＦＴを被覆するように形成することにより、ＴＦ
Ｔ上は、層間樹脂膜１４、第２絶縁膜１８に加え、第２電極２１でも被覆されていること
になる。そのため、実施形態３の液晶表示装置１Ｂによれば、第２電極２１が十分に保護
膜として機能するので、外部要因によるスイッチング素子の特性変化を抑制することがで
き、長期間の信頼性が確保される。
［実施形態４］
実施形態４にかかる液晶表示装置１Ｃは、図８Ｃ及び図１１に示すように、第１電極１
７及び第２電極２１の両方がスイッチング素子としてのＴＦＴを被覆するように延在され
たものであるが、それ以外は、実施形態１の液晶表示装置の場合と同様である。
このように第１電極１７及び第２電極２１を平面視でＴＦＴを被覆するように形成する
ことにより、ＴＦＴ上は、層間樹脂膜１４、第２絶縁膜１８に加え、第１電極１７及び第
２電極２１でも被覆されていることになり、保護膜としての機能が更に向上し、スイッチ
ング素子の特性変化を抑制でき、スイッチング素子の長期間の信頼性を向上させることが
できる。加えて、第１電極１７及び第２電極２１の対向している部分の面積がともに広く
なるために、より大きな補助容量を得ることができるので、フリッカが減少して表示画質
が向上するという効果も奏するようになる。
なお、実施形態２〜４の液晶表示装置の製造工程は、それぞれ実施形態１の液晶表示装
置１の製造工程に対して第１電極１７及び第２電極２１の少なくとも一方を平面視でＴＦ
Ｔ上まで延在させた点が相違するのみであるので、その詳細な説明は省略する。
［実施形態５］
実施形態５では、実施形態１の液晶表示装置１の層間樹脂膜１４で使用されているフォ
トレジスト等の感光性樹脂に換えてケイ素樹脂を使用した。この実施形態５の液晶表示装
置は、層間樹脂膜１４の材料が異なる以外は実施形態１の液晶表示装置１と同様の構成を
備えているとともに製造方法も実質的に同一であるので、図示省略する。ケイ素樹脂は、
オルガノポリシロキサン鎖を主鎖としており、シリコン樹脂とも称されるものである。層
間樹脂膜１４としてケイ素樹脂を使用すると、層間樹脂膜１４の焼成温度を感光性樹脂の
場合よりも高くすることができるので、第２絶縁膜の成膜温度を上げることができ、層間
樹脂膜１４として感光性樹脂を使用した場合よりも第２絶縁膜を緻密に形成することがで
きる。そのため、実施形態５の液晶表示装置によれば、実施形態１の液晶表示装置１より
も耐湿性が向上する。
［実施形態６］
上記実施形態１の液晶表示装置１における静電保護素子ＳＲは、信号線１６と第１のＴＦＴのゲート電極Ｇ１との間及びコモン配線Ｃｏｍと第２のＴＦＴのゲート電極Ｇ２との間をそれぞれコンタクトホールＣＨ１及びＣＨ２を介して信号線１６と同時に形成されるソース配線部分で直接電気的に接続した例を示した。しかしながら、本発明は、表示領域ＤＡの電極間絶縁膜１８が形成されるまで、周辺回路のＴＦＴのチャネル領域ＣＲ１及びＣＲ２が少なくとも層間樹脂膜１４で被覆されていれば所定の効果が奏されるものである。しかも、表示領域ＤＡの走査線１２及び信号線１６は、配線に必要な面積を減らすため、表示領域ＤＡの周辺部で透明導電性材料によってゲート配線及びソース配線の間でブリッジ接続することにより適宜切り替え配線してドライバＤｒ等に電気的に接続することが慣用的に行われている。
そこで、実施形態６の液晶表示装置では、静電保護素子ＳＲの信号線１６と第１のＴＦＴのゲート電極Ｇ１との間及びコモン配線Ｃｏｍと第２のＴＦＴのゲート電極Ｇ２との間の電気的接続を上電極２１の形成時に透明導電性電極によってブリッジ接続することにより形成した。この実施形態６の液晶表示装置は、静電保護素子ＳＲの構成が異なる以外は実施形態１の液晶表示装置１と同様の構成を備えていると共に、製造方法も実質的に同一であるので、図示省略する。なお、実施形態６の静電保護素子ＳＲにおける第１及び第２のＴＦＴのチャネル領域ＣＲの構成は、図５Ｄに示した第１実施形態の静電保護素子ＳＲの場合と差異はないので、図１２と共に適宜図５Ｄを援用して説明する。
この実施形態６の静電保護素子ＳＲは、例えば走査線１２と同時に形成された第１のＴＦＴのゲート電極Ｇ１及び第２のＴＦＴのゲート電極Ｇ２の表面がゲート絶縁膜１３で被覆され、このゲート電極Ｇ１及びＧ２上のゲート絶縁膜１３の表面にはそれぞれ半導体層１５が形成されている。そして、この半導体層１５の表面に部分的に重なるように信号線１６と同時に形成された第１のＴＦＴのドレイン電極Ｄ１及びソース電極Ｓ１、第２のＴＦＴのドレイン電極Ｄ２及びソース電極Ｓ２が形成されている。そして、静電保護素子ＳＲの表面全体は、第１及び第２のＴＦＴのチャネル領域ＣＲも含めて感光性材料からなる層間樹脂膜１４によって被覆され、この層間樹脂膜１４の表面は電極間絶縁膜１８で被覆されている。
また、第１のＴＦＴのゲート電極Ｇ１上のゲート絶縁膜１３、層間樹脂膜１４及び電極
間絶縁膜１８にはコンタクトホールＣＨ１が形成され、信号線１６の表面の層間樹脂膜１
４及び電極間絶縁膜１８にはコンタクトホールＣＨ３が形成されている。また、第２のＴ
ＦＴのゲート電極Ｇ２上のゲート絶縁膜１３、層間樹脂膜１４及び電極間絶縁膜１８には
コンタクトホールＣＨ２が形成され、コモン配線Ｃｏｍの表面の層間樹脂膜１４及び電極
間絶縁膜１８にはコンタクトホールＣＨ４が形成されている。そして、上電極２１（図２
及び図３参照）の形成時に、コンタクトホールＣＨ１とＣＨ３との間及びコンタクトホー
ルＣＨ２とＣＨ４との間をそれぞれブリッジ状に電気的に接続するように、上電極２１と
同一の材料からなる導電性膜３３がそれぞれ形成されている。
このように、実施形態６にかかる液晶表示装置における静電保護素子ＳＲのチャネル領
域ＣＲは、直接層間樹脂膜１４及び電極間樹脂膜１８によって被覆されている（図５Ｄ参
照）ので、ゲート絶縁膜１３、層間樹脂膜１４及び電極間絶縁膜１８にコンタクトホール
ＣＨ１〜ＣＨ４を形成する際にも露出することがない。そのため、実施形態６の液晶表示
装置においても、周辺回路のＴＦＴがダメージを受けることがなくなり、ＴＦＴの特性の
バラツキが小さくなって信頼性が向上し、しかも、液晶表示装置の製造歩留まりが低下す
ることがなくなる。加えて、実施形態６にかかる液晶表示装置においては、静電保護素子
ＳＲの製造に際し、コンタクトホールＣＨ１〜ＣＨ４の製造工程を表示領域ＤＡの上電極
２１をＴＦＴのドレイン電極Ｄに接続するためのコンタクトホール１９（図２及び図３参
照）の形成工程と同時に、また、導電性膜３３の形成を上電極２１の形成と同時に行うこ
とができるので、製造工数が増加することがないという利点も有している。
以上、本発明の実施形態１〜６としてＦＦＳモードの液晶表示装置を説明した。このよ
うな本発明の液晶表示装置は、パーソナルコンピュータ、携帯電話機、携帯情報端末、ナ
ビゲーション装置、携帯音楽再生機、携帯テレビ等の各種電子機器に使用することができ
る。
本発明の実施形態１〜４に共通する液晶表示装置の平面図である。 実施形態１の液晶表示装置のカラーフィルタ基板を透視して示す３サブ画素分の拡大平面図である。 図２のIII−III線で切断した断面図である。 実施形態１の液晶表示装置の等価回路図である。 図５Ａは静電保護素子の等価回路図であり、図５Ｂは静電保護素子の具体的接続例であり、図５Ｃは静電保護素子の平面図であり、図５Ｄは図５ＣのVD−VD線で切断した断面図であり、図５Ｅは図５ＣのVE−VE線で切断した断面図である。 実施形態の液晶表示装置の製造工程を示す要部断面図である。 図６に引き続く実施形態の液晶表示装置の製造工程を示す要部断面図である。 図８Ａは第２実施形態の液晶表示装置のカラーフィルタ基板を透視して示す１サブ画素分の拡大平面図であり、図８Ｂは第３実施形態の液晶表示装置のカラーフィルタ基板を透視して示す１サブ画素分の拡大平面図であり、図８Ｃは第４実施形態の液晶表示装置のカラーフィルタ基板を透視して示す１サブ画素分の拡大平面図である。 図８ＡのIX−IX線で切断した断面図である。 図８ＢのＸ−Ｘ線で切断した断面図である。 図８ＣのXI−XI線で切断した断面図である。 図１２Ａは実施形態６の液晶表示装置における静電保護素子の平面図であり、図１２Ｂは図１２ＡのXIIB−XIIB線で切断した断面図である。
符号の説明
１、１Ａ〜１Ｃ…液晶表示装置 ２…シール材 １１、２５…透明基板 １２…走査線
１３…ゲート絶縁膜（第１絶縁膜） １４…層間樹脂膜 １５…半導体層 １６…信号線
１７…下電極（第１電極） １８…電極間絶縁膜（第２絶縁膜） １９…コンタクトホ
ール ２０…スリット ２１…上電極（第２電極） ２６…ブラックマトリクス ２７…
カラーフィルタ層 ２８…保護膜 ３０…液晶 ３１、３２…偏光板 ３３…導電性膜
ＡＲ…アレイ基板 ＣＦ…カラーフィルタ基板 ＳＲ…静電保護素子 ＣＲ、ＣＲ１、Ｃ
Ｒ２…チャネル領域 ＣＨ１、ＣＨ２…コンタクトホール ＤＡ…表示領域 Ｄｒ…ドラ
イバ Ｃｏｍ…コモン配線

Claims (4)

  1. 液晶層を挟持した一対の基板を備え、前記一対の基板のうちの一方の前記液晶層側に表示領域と前記表示領域の周縁部に形成された周辺回路とを有した液晶表示装置において、
    前記表示領域には、第１絶縁膜を挟んでマトリクス状に配置された複数の走査線及び信号線と、前記複数の走査線及び信号線の交差部近傍に設けられたチャネル領域が露出している第１薄膜トランジスタと、前記第１薄膜トランジスタの表面を含む前記表示領域及び前記周縁部の全体を１．５〜３．０μｍの厚さで被覆すると共に前記第１薄膜トランジスタの一方の電極を露出するコンタクトホールが形成されたケイ素樹脂からなる層間樹脂膜と、前記複数の走査線及び信号線で区画された領域毎に前記層間樹脂膜の表面及び前記コンタクトホール内の一部に形成されていると共に前記第１薄膜トランジスタの電極に電気的に接続された透明導電性材料からなる第１電極と、前記第１電極上を含む前記層間樹脂膜の表面全体に形成された第２絶縁膜と、前記第２絶縁膜上に形成され前記走査線及び信号線で区画された領域に対応する位置毎に複数のスリットが形成された透明導電性材料からなる第２電極と、を備え、
    前記周辺回路には、チャネル領域が露出している第２薄膜トランジスタを備え、
    前記層間樹脂膜は、前記表示領域の前記第１薄膜トランジスタのチャネル領域を直接被覆していると共に前記周辺回路の薄膜トランジスタのチャネル領域も直接被覆しており、
    前記表示領域の前記第１薄膜トランジスタ上を被覆する前記層間樹脂膜の表面は前記第２絶縁膜、前記第１電極及び第２電極で被覆され、かつ前記周辺回路の前記第２薄膜トランジスタ上を被覆する前記層間樹脂膜の表面は前記第２絶縁膜で被覆されている液晶表示装置。
  2. 前記周辺回路は、静電気保護回路、ドライバ回路、ロジック回路から選択された少なくとも一つである請求項１に記載の液晶表示装置。
  3. 前記第２絶縁膜の厚さは２０００〜６０００Åである請求項１に記載の液晶表示装置。
  4. 以下の（１）〜（６）の工程を有する液晶表示装置の製造方法。
    （１）表示領域に、第１絶縁膜を挟んでマトリクス状に配置された複数の走査線及び信号線と、前記走査線及び信号線の交差部近傍に設けられたチャネル領域が露出している第１薄膜トランジスタとを備え、前記表示領域の周縁部に、チャネル領域が露出している第２薄膜トランジスタを含む周辺回路を備える第１の基板を作製する工程、
    （２）前記（１）の工程で得られた前記第１の基板の前記表示領域及び前記表示領域の周縁部を１．５〜３．０μｍの厚さで被覆すると共に前記表示領域の前記第１薄膜トランジスタの電極の１つが露出するようにコンタクトホールが形成された層間樹脂膜をケイ素樹脂により形成する工程、
    （３）前記表示領域の前記層間樹脂膜の表面及び前記コンタクトホール内の一部に前記走査線及び信号線で区画された領域毎に、透明導電性材料からなり、前記第１薄膜トランジスタの電極の１つに電気的に接続された第１電極を形成することにより前記表示領域の前記第１薄膜トランジスタ上を被覆する工程、
    （４）前記第１電極上を含む前記層間樹脂膜の表面全体に亘って第２絶縁膜を成膜することにより前記表示領域の前記第１薄膜トランジスタ及び前記周辺回路の前記第２薄膜トランジスタ上をさらに被覆する工程、
    （５）前記表示領域の前記第２絶縁膜上に前記走査線及び信号線で区画された領域に対応する位置毎に複数のスリットが設けられた透明導電性材料からなる第２電極を形成する工程、
    （６）前記（５）の工程で得られた前記第１の基板の表面に第２の基板を所定距離隔てて対向配置させて貼り合わせ、前記第１及び第２の基板間に液晶を封入する工程。
JP2008306043A 2008-12-01 2008-12-01 液晶表示装置及びその製造方法 Expired - Fee Related JP5392670B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008306043A JP5392670B2 (ja) 2008-12-01 2008-12-01 液晶表示装置及びその製造方法
US12/607,705 US8115882B2 (en) 2008-12-01 2009-10-28 Liquid crystal display device and manufacturing method thereof
CN2009102466787A CN101750781B (zh) 2008-12-01 2009-12-01 液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306043A JP5392670B2 (ja) 2008-12-01 2008-12-01 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010128418A JP2010128418A (ja) 2010-06-10
JP5392670B2 true JP5392670B2 (ja) 2014-01-22

Family

ID=42222520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306043A Expired - Fee Related JP5392670B2 (ja) 2008-12-01 2008-12-01 液晶表示装置及びその製造方法

Country Status (3)

Country Link
US (1) US8115882B2 (ja)
JP (1) JP5392670B2 (ja)
CN (1) CN101750781B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
JP5527650B2 (ja) * 2009-08-31 2014-06-18 Ｎｌｔテクノロジー株式会社 表示装置
US8804081B2 (en) * 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
US9377644B2 (en) 2011-03-25 2016-06-28 Sharp Kabushiki Kaisha Display device
JP5961876B2 (ja) * 2011-08-04 2016-08-02 株式会社ジャパンディスプレイ 液晶表示装置
US8760595B2 (en) * 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN103019429A (zh) * 2011-09-23 2013-04-03 宸鸿科技(厦门)有限公司 触控面板及其制作方法
CN102368499B (zh) * 2011-10-27 2014-04-16 深圳市华星光电技术有限公司 Tft阵列基板及液晶面板
EP2905769A4 (en) * 2012-10-02 2015-10-07 Sharp Kk SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103558719A (zh) 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN104749835A (zh) * 2015-04-21 2015-07-01 深圳市华星光电技术有限公司 用于ffs模式的液晶显示面板及其制作方法
JP2017219615A (ja) * 2016-06-06 2017-12-14 株式会社ジャパンディスプレイ 液晶表示装置
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
CN107887336B (zh) * 2016-09-29 2019-10-11 元太科技工业股份有限公司 显示装置及其像素结构
JP6761180B2 (ja) * 2016-12-28 2020-09-23 株式会社バッファロー 半導体装置
CN109427817B (zh) * 2017-08-30 2020-09-15 瀚宇彩晶股份有限公司 薄膜晶体管基板以及显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100325079B1 (ko) 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2007328085A (ja) * 2006-06-07 2007-12-20 Epson Imaging Devices Corp 液晶装置および電子機器
US7903220B2 (en) * 2007-10-01 2011-03-08 Sony Corporation Liquid crystal display device and electronic apparatus
JP2009151285A (ja) * 2007-11-30 2009-07-09 Epson Imaging Devices Corp 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
JP2010128418A (ja) 2010-06-10
CN101750781A (zh) 2010-06-23
US20100134740A1 (en) 2010-06-03
US8115882B2 (en) 2012-02-14
CN101750781B (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
JP5392670B2 (ja) 液晶表示装置及びその製造方法
JP5285280B2 (ja) 液晶表示装置及び液晶表示装置の製造方法
US9368524B2 (en) Thin film transistor array substrate and method for fabricating the same
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
JP4619997B2 (ja) 液晶表示装置とその製造方法
JP4477552B2 (ja) 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
JP4442684B2 (ja) 液晶表示装置及びその製造方法
JP2005222067A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
WO2016021318A1 (ja) アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
KR20090130938A (ko) 표시 기판 및 이를 포함하는 표시 장치
KR101323477B1 (ko) 액정표시장치 및 그 제조 방법
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP2009251417A (ja) 液晶表示装置
JP2007093859A (ja) 液晶装置および電子機器
KR20120015162A (ko) 액정표시장치 및 그 제조방법
JP2011013450A (ja) 液晶表示装置及びその製造方法
JP5100418B2 (ja) 液晶表示装置
JP5207947B2 (ja) 液晶表示装置及びその製造方法
JP2009169162A (ja) 液晶表示装置
JP5275650B2 (ja) 液晶表示装置
KR101222537B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees