CN103558719A - 像素结构及其制作方法 - Google Patents

像素结构及其制作方法 Download PDF

Info

Publication number
CN103558719A
CN103558719A CN201310562065.0A CN201310562065A CN103558719A CN 103558719 A CN103558719 A CN 103558719A CN 201310562065 A CN201310562065 A CN 201310562065A CN 103558719 A CN103558719 A CN 103558719A
Authority
CN
China
Prior art keywords
passivation layer
pixel electrode
transparency carrier
data line
dot structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310562065.0A
Other languages
English (en)
Inventor
郝思坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201310562065.0A priority Critical patent/CN103558719A/zh
Priority to KR1020167009428A priority patent/KR101823803B1/ko
Priority to JP2016552653A priority patent/JP6370003B2/ja
Priority to GB1604505.6A priority patent/GB2533512B/en
Priority to US14/349,281 priority patent/US9685470B2/en
Priority to PCT/CN2013/087347 priority patent/WO2015070461A1/zh
Publication of CN103558719A publication Critical patent/CN103558719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种像素结构及其制作方法，该像素结构包括：一透明基板（60）、形成于透明基板（60）上的栅极线、形成于透明基板（60）上的薄膜晶体管、形成于透明基板（60）上的数据线（68）、形成于透明基板（60）及薄膜晶体管上的像素电极（62）、形成于像素电极（62）、透明基板（60）及数据线（68）上的钝化层（64）、以及形成钝化层（64）上的公共电极（66），该钝化层（64）包括：位于数据线（68）上的第一部分（72）、位于像素电极（62）上的第二部分（74）、及位于透明基板（60）上且位于数据线（68）的两侧的第三部分（76），钝化层（64）第一部分（72）的厚度大于第二部分（74）的厚度。

Description

像素结构及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种像素结构及其制作方法。
背景技术
近年来显示技术发展很快，平板显示器以其完全不同的显示和制造技术使之与传统的视频图像显示器有很大的差别。传统的视频图像显示器主要为阴极射线管CRT(Cathode ray tubes)；而平板显示器与之的主要区别在于重量和体积(厚度)方面的变化，通常平板显示器的厚度不超过10cm，当然还有其它的不同，如显示原理、制造材料、工艺以及视频图像显示驱动方面的各项技术等。
液晶显示器是目前使用最广泛的具有高分辨率彩色屏幕的一种平板显示器，已经广泛被各种电子设备所应用，如移动电话、个人数字助理(PDA)、数码相机、计算机屏幕或笔记本电脑屏幕等。
目前普遍采用的液晶显示器，通常由上下衬底和中间液晶层组成，而衬底由玻璃和电极等组成。如果上下衬底上都设有电极，可以形成纵向电场模式的液晶显示器，如TN（Twist Nematic，扭曲向列）模式液晶显示器、VA（Vertical Alignment，垂直配向）模式液晶显示器、以及为了解决视角过窄问题而开发的MVA（Multidomain Vertical Alignment，多域垂直配向）模式液晶显示器。另外一类与上述液晶显示器不同，电极只位于衬底的一侧，形成横向电场模式的液晶显示器，如IPS（In-plane switching，平面切换）模式液晶显示器、FFS（Fringe Field Switching，边缘切换）模式液晶显示器等。FFS模式液晶显示器以其高开口、高分辨率、广视角等特点为众多移动通讯设备采用。
目前移动通讯设备的显示屏向高分辨率（Pixels per inch，PPI）、高色域值、高对比度、低功耗方向发展。随着分辨率的提高，屏幕内部的寄生电容变得越来越严重。为了减小屏幕内部的寄生电容，通常增加电极间由氮硅化合物（SiNx）或二氧化硅（SiO2）形成的绝缘层的厚度，或者使用厚度更大的有机绝缘层。上述方法在减小有害寄生电容的同时，也导致有益电容的减小，如存储电容Cst。
具体的，请参阅图1及图2，图1为现有技术中手机屏使用的像素结构，图2为图1中A-A线的剖面图，为了方便说明，图1及图2中均省略了薄膜晶体管（Thin Film Transistor，TFT）部分的结构。在该FFS模式液晶显示器像素结构中，公共电极的透明导电层电极100与数据线（Date line）200间的寄生电容①会增加数据线200上的RC delay（即数据线上信号传递的快慢受到电阻（R）与电容（C）的乘积所左右），这就会使液晶面板中部分像素充电不足，而显示错误的灰阶，影响画面品质。为了减小寄生电容①，通常会增加公共电极的透明导电层电极100与数据线200间绝缘层的厚度，但是这样也减小了公共电极的透明导电层电极100与像素电极的透明导电层电极300间的存储电容②。根据公式
Figure BDA0000412281780000021
（Clc为液晶盒产生的电容，Cst为存储电容，Cgs为薄膜晶体管的栅极与漏极间存在的耦合电容的容值，Vgh-Vgl为栅极上改变的电压），存储电容②的减小会增加馈通电压（Feedthrough），使液晶面板的亮度下降，降低穿透。
请参阅图3，其为现有技术中FFS模式液晶显示器中像素结构的制作流程图，第一种方法是：在玻璃基板依次沉积形成第一金属层（GE）、栅极绝缘层（GI）、非晶硅层（a-Si）、像素电极（Pixel ITO）、第二金属层（S/D）、钝化层（PV）及公共电极（Com ITO）。第二种方法是：在玻璃基板依次沉积形成第一金属层（GE）、栅极绝缘层（GI）、非晶硅层（a-si）、第二金属层（S/D）、像素电极（Pixel ITO）、钝化层（PV）及公共电极（Com ITO）。
发明内容
本发明的目的在于提供一种像素结构，通过减小像素电极与公共电极的距离来增大像素结构的存储电容，减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响。
本发明的另一目的在于提供一种像素结构的制作方法，制作方法简单，通过第二次蚀刻来增大像素结构的存储电容，减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响。
本发明的又一目的在于提供一种像素结构的制作方法，制作方法简单，通过两层结构的钝化层来增大像素结构的存储电容，减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响。
为实现上述目的，本发明提供一种像素结构，包括：一透明基板、形成于透明基板上的栅极线、形成于透明基板上的薄膜晶体管、形成于透明基板上的数据线、形成于透明基板及薄膜晶体管上的像素电极、形成于像素电极、透明基板及数据线上的钝化层、以及形成钝化层上的公共电极，所述钝化层包括：位于数据线上的第一部分、位于像素电极上的第二部分、以及位于透明基板上且位于数据线的两侧的第三部分，所述钝化层第一部分的厚度大于第二部分的厚度，所述像素电极与所述公共电极部分重叠以形成存储电容。
所述钝化层第一部分的厚度大于第三部分的厚度，所述钝化层第二部分的顶端与第三部分的顶端平齐；所述像素结构还包括一形成于薄膜晶体管及像素电极之间的保护层。
所述薄膜晶体管具有一栅极、一漏极及一源极，所述栅极与栅极线电性连接，所述源极与数据线电性连接，所述漏极与像素电极电性连接，所述像素电极为一透明导电层，所述公共电极为一透明导电层。
本发明还提供一种像素结构的制作方法，包括以下步骤：
步骤11、提供一透明基板；
步骤12、在所述透明基板上沉积形成栅极线、薄膜晶体管、数据线及像素电极；
步骤13、在所述透明基板、数据线及像素电极上沉积形成钝化层，所述钝化层包括：位于所述数据线上的第一部分、位于像素电极上的第二部分以及位于透明基板上且位于数据线两侧的第三部分；
步骤14、对外围线路上的钝化层进行蚀刻，以完成第一次蚀刻，之后对钝化层的第二部分进行蚀刻，以完成第二次蚀刻，以减小钝化层第二部分的厚度，使得钝化层第一部分的厚度大于第二部分的厚度；
步骤15、在所述钝化层上沉积形成公共电极。
所述步骤12还包括在所述透明基板上形成一保护层，所述保护层形成于所述薄膜晶体管与所述像素电极之间。
所述步骤14中的第二次蚀刻还包括对钝化层的第三部分进行蚀刻，第二次蚀刻完成后，所述钝化层第一部分的厚度大于第三部分的厚度，所述钝化层第二部分的顶端与第三部分的顶端平齐。
所述像素电极为一透明导电层，所述公共电极为一透明导电层。
本发明还提供一种像素结构的制作方法，包括以下步骤：
步骤21、提供一透明基板；
步骤22、在所述透明基板上沉积形成栅极线、薄膜晶体管、数据线及像素电极；
步骤23、在所述透明基板、数据线及像素电极上沉积形成一第一钝化层，对所述第一钝化层进行蚀刻，仅保留数据线上方的第一钝化层，其它部分蚀刻掉；
步骤24、在所述透明基板、像素电极及第一钝化层上沉积形成一第二钝化层，对所述第二钝化层进行蚀刻，将外围线路上的第二钝化层蚀刻掉，其它部分保留；
步骤25、在所述第二钝化层上沉积形成公共电极。
所述第一钝化层的厚度大于所述第二钝化层的厚度。
所述步骤22还包括在透明基板上形成一保护层，所述保护层形成于所述薄膜晶体管与所述像素电极之间；所述像素电极为一透明导电层，所述公共电极为一透明导电层。
本发明的有益效果：本发明提供一种像素结构及其制作方法，通过第二次蚀刻或两层结构的钝化层来减小公共电极与像素电极之间的距离，以增大像素结构的存储电容；同时也增大了数据线与公共电极的距离，以减小有害寄生电容，进而减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响，并且，该像素结构的制作方法较为简单。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有技术中像素结构示意图；
图2为图1中A-A线的剖面图；
图3为现有技术中像素结构的制作流程图;
图4本发明像素结构的结构示意图；
图5为本发明像素结构的制作方法一实施例的步骤流程图；
图6为图5中制作流程的结构示意图；
图7为本发明像素结构的制作方法的另一实施例的步骤流程图；
图8为图7中制作流程的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图4，本发明提供一种像素结构，包括：
一透明基板60、形成于透明基板60上的栅极线（为了便于观察，未图示）、形成于透明基板60上的薄膜晶体管（为了便于观察，未图示）、形成于透明基板60上的数据线68、形成于透明基板60及薄膜晶体管上的像素电极62、形成于像素电极62、透明基板60及数据线68上的钝化层64、以及形成钝化层64上的公共电极66。
所述钝化层64包括：位于数据线68上的第一部分72、位于像素电极62上的第二部分74、以及位于透明基板60上且位于数据线68的两侧的第三部分76，所述钝化层64第一部分72的厚度大于第二部分74的厚度，所述像素电极62与所述公共电极66部分重叠以形成存储电容Cst。本发明通过增加数据线68与公共电极66之间的距离来减小寄生电容C寄生的同时，通过减小像素电极62与公共电极66之间的距离来增大存储电容Cst，以减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响。
所述透明基板为玻璃基板。所述像素结构还包括一形成于薄膜晶体管及像素电极62之间的保护层（未图示）。
所述钝化层64第一部分72的厚度也同样大于第三部分76的厚度，优选的，所述钝化层64第二部分74的顶端与第三部分76的顶端平齐。
所述薄膜晶体管用于根据栅极线上的扫描信号将数据线68上的数据信号充至所述像素电极62与所述公共电极66部分重叠形成的存储电容Cst中，其具有一栅极、一漏极及一源极，所述栅极与栅极线电性连接，所述源极与数据线68电性连接，所述漏极与像素电极62电性连接。
所述公共电极66包括位于数据线68上方的一部分82及位于像素电极62上的另一部分84。在本实施例中，所述像素电极62为一透明导电层，所述公共电极66同样也为一透明导电层。
请参阅图4至图6，本发明还提供一种像素结构的制作方法，包括以下步骤：
步骤11、提供一透明基板60。
所述透明基板60为玻璃基板。
步骤12、在所述透明基板60上沉积形成栅极线、薄膜晶体管、数据线68及像素电极62。
所述栅极线、薄膜晶体管、数据线68及像素电极62的形成工艺均按照现有技术形成。
该步骤还包括在透明基板60上形成一保护层，所述保护层形成于所述薄膜晶体管与所述像素电极62之间。所述保护层的形成工艺与现有技术中的工艺相同。
所述薄膜晶体管具有一栅极、一漏极及一源极，所述栅极与栅极线电性连接，所述源极与数据线68电性连接。所述薄膜晶体管的漏极与像素电极62电性连接，以将数据线68上的数据信号充至存储电容Cst。所述像素电极62为一透明导电层。
步骤13、在所述透明基板60上沉积形成钝化层64，所述钝化层64包括：位于所述数据线68上的第一部分72、位于像素电极62上的第二部分74以及位于透明基板60上且位于数据线68两侧的第三部分76。
步骤14、对外围线路上的钝化层64进行蚀刻，以完成第一次蚀刻，之后对钝化层64的第二部分74进行蚀刻，以完成第二次蚀刻，以减小钝化层64第二部分74的厚度，使得钝化层64第一部分72的厚度大于第二部分74的厚度。
所述步骤14中的第二次蚀刻还包括对钝化层64的第三部分76进行蚀刻，第二次蚀刻完成后，所述钝化层64第一部分72的厚度大于第三部分76的厚度，优选的，所述钝化层64第二部分74的顶端与第三部分76的顶端平齐。
步骤15、在所述钝化层64上沉积形成公共电极66。
所述公共电极66为一透明导电层，其包括位于数据线68上方的一部分82及位于像素电极62上的另一部分84。本发明中所述钝化层64第一部分72的厚度大于第二部分74的厚度，即通过增加数据线68与公共电极66之间的距离来减小寄生电容C寄生的同时，通过减小像素电极62与公共电极66之间的距离来增大存储电容Cst，以减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响。
请参阅图7及图8，同时参考图4，本发明还提供一种像素结构的制作方法，包括以下步骤：
步骤21、提供一透明基板60。
所述透明基板60为玻璃基板。
步骤22、在所述透明基板60上沉积形成栅极线、薄膜晶体管、数据线68及像素电极62。
所述栅极线、薄膜晶体管、数据线68及像素电极62的形成工艺均按照现有技术形成。
该步骤还包括在透明基板60上形成一保护层，所述保护层形成于所述薄膜晶体管与所述像素电极62之间。所述保护层的形成工艺与现有技术中的工艺相同。
所述薄膜晶体管具有一栅极、一漏极及一源极，所述栅极与栅极线电性连接，所述源极与数据线68电性连接。所述薄膜晶体管的漏极与像素电极62电性连接，以将数据线68上的数据信号充至存储电容Cst。
所述像素电极62为一透明导电层。
步骤23、在所述透明基板60、数据线68及像素电极62上沉积形成一第一钝化层92，对所述第一钝化层92进行蚀刻，仅保留数据线68上方的第一钝化层92，其它部分蚀刻掉。
步骤24、在所述透明基板60、像素电极62及第一钝化层92上沉积形成一第二钝化层94，对所述第二钝化层94进行蚀刻，将外围线路上的第二钝化层94蚀刻掉，其它部分保留。
在本实施例中，所述第一钝化层92的厚度大于所述第二钝化层94的厚度。
步骤25、在所述第二钝化层94上沉积形成公共电极66。
所述公共电极66为一透明导电层，其包括位于数据线68上方的一部分82及位于像素电极62上的另一部分84。
所述数据线68与公共电极66之间包括第一、第二钝化层92、94，而像素电极62与公共电极66之间只有第二钝化层94，所述数据线68与公共电极66之间的距离大于像素电极62与公共电极66之间的距离，通过增加数据线68与公共电极66之间的距离来减小寄生电容C寄生的同时，通过减小像素电极62与公共电极66之间的距离来增大存储电容Cst，以减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响。
综上所述，本发明提供一种像素结构及其制作方法，通过第二次蚀刻或两层结构的钝化层来减小公共电极与像素电极之间的距离，以增大像素结构的存储电容；同时也增大了数据线与公共电极的距离，以减小有害寄生电容，进而减小馈通电压及漏电对应用该像素结构的FFS模式液晶显示器的画面品质的影响，并且，该像素结构的制作方法较为简单。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种像素结构，其特征在于，包括：一透明基板（60）、形成于透明基板（60）上的栅极线、形成于透明基板（60）上的薄膜晶体管、形成于透明基板（60）上的数据线（68）、形成于透明基板（60）及薄膜晶体管上的像素电极（62）、形成于像素电极（62）、透明基板（60）及数据线（68）上的钝化层（64）、以及形成钝化层（64）上的公共电极（66），所述钝化层（64）包括：位于数据线（68）上的第一部分（72）、位于像素电极（62）上的第二部分（74）、以及位于透明基板（60）上且位于数据线（68）的两侧的第三部分（76），所述钝化层（64）第一部分（72）的厚度大于第二部分（74）的厚度，所述像素电极（62）与所述公共电极（66）部分重叠以形成存储电容。
2.如权利要求1所述的像素结构，其特征在于，所述钝化层（64）第一部分（72）的厚度大于第三部分（76）的厚度，所述钝化层（64）第二部分（74）的顶端与第三部分（76）的顶端平齐；所述像素结构还包括一形成于薄膜晶体管及像素电极（62）之间的保护层。
3.如权利要求1所述的像素结构，其特征在于，所述薄膜晶体管具有一栅极、一漏极及一源极，所述栅极与栅极线电性连接，所述源极与数据线（68）电性连接，所述漏极与像素电极（62）电性连接，所述像素电极（62）为一透明导电层，所述公共电极（66）为一透明导电层。
4.一种像素结构的制作方法，其特征在于，包括以下步骤：
步骤11、提供一透明基板（60）；
步骤12、在所述透明基板（60）上沉积形成栅极线、薄膜晶体管、数据线（68）及像素电极（62）；
步骤13、在所述透明基板（60）、数据线（68）及像素电极（62）上沉积形成钝化层（64），所述钝化层（64）包括：位于所述数据线（68）上的第一部分（72）、位于像素电极（62）上的第二部分（74）以及位于透明基板（60）上且位于数据线（68）两侧的第三部分（76）；
步骤14、对外围线路上的钝化层（64）进行蚀刻，以完成第一次蚀刻，之后对钝化层（64）的第二部分（74）进行蚀刻，以完成第二次蚀刻，以减小钝化层（64）第二部分（74）的厚度，使得钝化层（64）第一部分（72）的厚度大于第二部分（74）的厚度；
步骤15、在所述钝化层（64）上沉积形成公共电极（66）。
5.如权利要求4所述的像素结构的制作方法，其特征在于，所述步骤12还包括在所述透明基板（60）上形成一保护层，所述保护层形成于所述薄膜晶体管与所述像素电极（62）之间。
6.如权利要求4所述的像素结构的制作方法，其特征在于，所述步骤14中的第二次蚀刻还包括对钝化层（64）的第三部分（76）进行蚀刻，第二次蚀刻完成后，所述钝化层（64）第一部分（72）的厚度大于第三部分（76）的厚度，所述钝化层（64）第二部分（74）的顶端与第三部分（76）的顶端平齐。
7.如权利要求4所述的像素结构的制作方法，其特征在于，所述像素电极（62）为一透明导电层，所述公共电极（66）为一透明导电层。
8.一种像素结构的制作方法，其特征在于，包括以下步骤：
步骤21、提供一透明基板（60）；
步骤22、在所述透明基板（60）上沉积形成栅极线、薄膜晶体管、数据线（68）及像素电极（62）；
步骤23、在所述透明基板（60）、数据线（68）及像素电极（62）上沉积形成一第一钝化层（92），对所述第一钝化层（92）进行蚀刻，仅保留数据线（68）上方的第一钝化层（92），其它部分蚀刻掉；
步骤24、在所述透明基板（60）、像素电极（62）及第一钝化层（92）上沉积形成一第二钝化层（94），对所述第二钝化层（94）进行蚀刻，将外围线路上的第二钝化层（94）蚀刻掉，其它部分保留；
步骤25、在所述第二钝化层（94）上沉积形成公共电极（66）。
9.如权利要求8所述的像素结构的制作方法，其特征在于，所述第一钝化层（92）的厚度大于所述第二钝化层（94）的厚度。
10.如权利要求8所述的像素结构的制作方法，其特征在于，所述步骤22还包括在透明基板（60）上形成一保护层，所述保护层形成于所述薄膜晶体管与所述像素电极（62）之间；所述像素电极（62）为一透明导电层，所述公共电极（66）为一透明导电层。
CN201310562065.0A 2013-11-12 2013-11-12 像素结构及其制作方法 Pending CN103558719A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310562065.0A CN103558719A (zh) 2013-11-12 2013-11-12 像素结构及其制作方法
KR1020167009428A KR101823803B1 (ko) 2013-11-12 2013-11-18 픽셀 구조 및 그 제조 방법
JP2016552653A JP6370003B2 (ja) 2013-11-12 2013-11-18 画素構造及びその製造方法
GB1604505.6A GB2533512B (en) 2013-11-12 2013-11-18 Pixel structure and manufacturing method thereof
US14/349,281 US9685470B2 (en) 2013-11-12 2013-11-18 Manufacturing method of a pixel structure
PCT/CN2013/087347 WO2015070461A1 (zh) 2013-11-12 2013-11-18 像素结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310562065.0A CN103558719A (zh) 2013-11-12 2013-11-12 像素结构及其制作方法

Publications (1)

Publication Number Publication Date
CN103558719A true CN103558719A (zh) 2014-02-05

Family

ID=50013013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310562065.0A Pending CN103558719A (zh) 2013-11-12 2013-11-12 像素结构及其制作方法

Country Status (6)

Country Link
US (1) US9685470B2 (zh)
JP (1) JP6370003B2 (zh)
KR (1) KR101823803B1 (zh)
CN (1) CN103558719A (zh)
GB (1) GB2533512B (zh)
WO (1) WO2015070461A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392920A (zh) * 2014-10-24 2015-03-04 合肥京东方光电科技有限公司 Tft阵列基板及其制作方法、显示装置
WO2016015383A1 (zh) * 2014-07-28 2016-02-04 京东方科技集团股份有限公司 阵列基板及制作方法、显示装置
CN105425494A (zh) * 2016-01-18 2016-03-23 深圳市华星光电技术有限公司 Tft阵列基板及显示器
CN106920474A (zh) * 2017-05-11 2017-07-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN107219675A (zh) * 2017-08-02 2017-09-29 豪威半导体（上海）有限责任公司 Lcos显示器
CN108336098A (zh) * 2018-03-08 2018-07-27 云谷（固安）科技有限公司 防静电电极结构及显示面板
CN109473447A (zh) * 2018-10-18 2019-03-15 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
CN111176034A (zh) * 2020-01-06 2020-05-19 京东方科技集团股份有限公司 阵列基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113835259B (zh) * 2021-11-09 2023-10-13 京东方科技集团股份有限公司 显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180901A1 (en) * 2001-06-05 2002-12-05 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
JP2007017829A (ja) * 2005-07-11 2007-01-25 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
CN101017291A (zh) * 2006-02-09 2007-08-15 胜华科技股份有限公司 薄膜晶体管液晶显示器的像素结构
CN102375277A (zh) * 2010-08-10 2012-03-14 乐金显示有限公司 液晶显示装置及其制造方法
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4929432B2 (ja) * 2005-07-29 2012-05-09 Ｎｌｔテクノロジー株式会社 液晶表示装置及びその製造方法
CN101442056B (zh) * 2007-11-23 2010-07-07 胜华科技股份有限公司 像素阵列基板
JP5392670B2 (ja) * 2008-12-01 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180901A1 (en) * 2001-06-05 2002-12-05 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display and fabricating method thereof
JP2007017829A (ja) * 2005-07-11 2007-01-25 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
CN101017291A (zh) * 2006-02-09 2007-08-15 胜华科技股份有限公司 薄膜晶体管液晶显示器的像素结构
CN102375277A (zh) * 2010-08-10 2012-03-14 乐金显示有限公司 液晶显示装置及其制造方法
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016015383A1 (zh) * 2014-07-28 2016-02-04 京东方科技集团股份有限公司 阵列基板及制作方法、显示装置
US10180610B2 (en) 2014-07-28 2019-01-15 Boe Technology Group Co., Ltd. Thin film transistor array substrate and manufacturing method thereof, and display device
CN104392920A (zh) * 2014-10-24 2015-03-04 合肥京东方光电科技有限公司 Tft阵列基板及其制作方法、显示装置
CN105425494A (zh) * 2016-01-18 2016-03-23 深圳市华星光电技术有限公司 Tft阵列基板及显示器
CN106920474A (zh) * 2017-05-11 2017-07-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN106920474B (zh) * 2017-05-11 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN107219675A (zh) * 2017-08-02 2017-09-29 豪威半导体（上海）有限责任公司 Lcos显示器
CN108336098A (zh) * 2018-03-08 2018-07-27 云谷（固安）科技有限公司 防静电电极结构及显示面板
CN109473447A (zh) * 2018-10-18 2019-03-15 武汉华星光电半导体显示技术有限公司 阵列基板及采用该阵列基板的显示装置
CN111176034A (zh) * 2020-01-06 2020-05-19 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
KR20160054005A (ko) 2016-05-13
JP6370003B2 (ja) 2018-08-08
GB2533512B (en) 2020-11-25
US9685470B2 (en) 2017-06-20
WO2015070461A1 (zh) 2015-05-21
KR101823803B1 (ko) 2018-03-14
US20160013219A1 (en) 2016-01-14
GB2533512A (en) 2016-06-22
GB201604505D0 (en) 2016-05-04
JP2017501452A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
CN103558719A (zh) 像素结构及其制作方法
US8497968B2 (en) Liquid crystal display having capacitance-coupled floating electrode
CN106527005B (zh) 像素结构的制造方法
CN103309100B (zh) 液晶显示装置及其制造方法
CN106444172B (zh) 液晶显示设备
EP2759875A1 (en) Array substrate and display device
EP3614201A1 (en) Array substrate structure and method for manufacturing array substrate
CN103605244B (zh) 像素结构
CN204406006U (zh) 显示设备
CN101814511B (zh) Tft-lcd阵列基板及其制造方法
CN102608816B (zh) 液晶显示面板以及其制造方法
US20150009441A1 (en) Lcd panel and a method of manufacturing the same
CN103558721A (zh) 阵列基板、显示装置及其驱动方法
US10192909B2 (en) Array substrate structure and manufacturing method of array substrate
KR100430086B1 (ko) 액정패널 및 그 제조방법
CN102540594B (zh) 像素阵列、显示面板、液晶显示器和像素阵列的驱动方法
CN105511183A (zh) 薄膜晶体管阵列基板及其制造方法和液晶面板
CN104142591A (zh) 一种阵列基板及制作方法、一种显示装置
KR20080107149A (ko) 액정표시패널 및 이의 제조방법
US20190086751A1 (en) Liquid Crystal Display Panel and Array Substrate
CN202677033U (zh) 一种阵列基板及显示装置
CN113724595B (zh) 显示面板
CN106647079A (zh) 阵列基板、阵列基板的驱动方法、制备方法和显示装置
KR101232149B1 (ko) 액정표시소자 및 그 제조방법
CN106782383A (zh) 液晶显示装置驱动方法及液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140205