CN202677033U - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN202677033U CN202677033U CN 201220278644 CN201220278644U CN202677033U CN 202677033 U CN202677033 U CN 202677033U CN 201220278644 CN201220278644 CN 201220278644 CN 201220278644 U CN201220278644 U CN 201220278644U CN 202677033 U CN202677033 U CN 202677033U
- Authority
- CN
- China
- Prior art keywords
- metal layer
- array base
- base palte
- conductive metal
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型提供一种阵列基板及显示装置,其中阵列基板,包括:基板,所述基板上设有栅线和数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接;在所述栅线和所述数据线上方设有第一导电金属层;在所述第一导电金属层的第一位置处设有与所述第一导电金属层相接触的新金属层,所述新金属层与所述第一导电金属层共同作为所述阵列基板的公共电极;其中,所述第一位置处是所述栅线和/或所述数据线对应的位置处。本实用新型的方案可有效降低显示面板的耦合噪音,减少绿屏和串扰现象。
Description
技术领域
本实用新型涉及液晶显示技术领域,特别是指一种阵列基板及显示装置。
背景技术
ADSDS(简称ADS)技术,即高级超维场转换技术(ADvanced SuperDimension Switch),其核心技术特性为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
如图1所示,为传统的ADS型的阵列基板的俯视图,传统的ADS型阵列基板包括:基板10,所述基板10上设有栅线11,垂直于所述栅线11设有数据线12,所述栅线11和所述数据线12之间限定有像素区域,所述像素区域内设有薄膜晶体管(TFT)和像素电极,所述薄膜晶体管的栅极与所述栅线连接,源极与所述数据线连接,漏极与所述像素电极连接;在所述栅线11和所述数据线12所在层之上还设有第一导电金属层(1stITO)(氧化铟锡,IndiumTin Oxide,简称ITO)13,且在所述薄膜晶体管的漏极对应的介电-钝化层过孔处,形成有钝化层过孔14。在该种结构的阵列基板中,公共(Common)电极是由第一导电金属层(1stITO)13构成,经常由于Common电极与数据线的耦合电容影响而使显示面板出现绿屏(greenish)、crosstalk(串扰)以及Coupling Noise(耦合噪声)等问题。
实用新型内容
本实用新型要解决的技术问题是提供一种阵列基板及显示装置,可以降低显示面板的耦合噪声,减少绿屏以及串扰现象发生,进而提高液晶显示面板的稳定性。
为解决上述技术问题,本实用新型的实施例提供一种阵列基板,包括:基板,所述基板上设有栅线和数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接;在所述栅线和所述数据线上方设有第一导电金属层;在所述第一导电金属层的第一位置处设有与所述第一导电金属层相接触的新金属层,所述新金属层与所述第一导电金属层共同作为所述阵列基板的公共电极;其中,所述第一位置处是所述栅线和/或所述数据线对应的位置处。
其中,所述第一位置处是所述栅线和/或所述数据线的正上方对应的位置处。
其中,所述新金属层的金属线的宽度小于或者等于所述栅线或者所述数据线的宽度。
其中,所述新金属层的电阻系数小于第一导电金属层的电阻系数。
其中,在所述数据线所在层与设有所述新金属层的所述第一导电金属层之间,设有树脂层。
其中,在所述薄膜晶体管的漏极对应的介电-钝化层过孔处,形成有钝化层过孔。
其中,在设有所述新金属层的所述第一导电金属层之上,还设有第二导电金属层;所述第二导电金属层作为所述阵列基板的像素电极,通过所述钝化层过孔与所述薄膜晶体管的漏极连接。
其中,所述第一导电金属层和所述第二导电金属层均为一透明导电薄膜。
其中,所述透明导电薄膜为氧化铟锡ITO。
本实用新型的实施例还提供一种显示装置,包括如上所述的阵列基板。
本实用新型的上述技术方案的有益效果如下:
上述方案中,通过在第一导电金属层(一般为1stITO)上的特定位置(栅线和/或数据线对应的位置处)沉积上一层导电的新金属层,和该第一导电金属层直接接触,该新金属层和该第一导电金属层共同作为该阵列基板的公共(Common)电极,使耦合噪声也得到有效降低,减小了绿屏和串扰现象的发生。
附图说明
图1为现有技术中阵列基板的结构俯视图;
图2为本实用新型的阵列基板,在基板上设置栅线后的俯视图;
图3为在图2所示结构的基础上,设置数据线后的俯视图;
图4为在图3所示结构的基础上,设置第一导电金属层及树脂层的俯视图;
图5为在图4所示结构的第一导电金属层上对应于栅线和数据线上方的位置处,设置新金属层的俯视图;
图6为图5所示结构中,在薄膜晶体管的漏极对应的介电-钝化层过孔处,形成有钝化层过孔的俯视图;
图7为图6所示结构的基础上,设置第二导电金属层的俯视图;
图8为图7所示结构的B-B所示位置处的剖示图;
图9为图7所示结构的C-C所示位置处的剖示图;
图10为本实用新型的阵列基板,仅在第一导电金属层的数据线上方对应的位置处设置新金属层的示意图;
图11为本实用新型的阵列基板,仅在第一导电金属层的栅线上方对应的位置处设置新金属层的示意图。
[主要元件符号说明]
20:基板
21:栅线
22:数据线
23:源极
24:第一导电金属层(即1stITO)
25:树脂层
26:新金属层
27:钝化层过孔
28:2nd PVX(第二绝缘层)
29:1stPVX(第一绝缘层)
30:G-SiNx层(栅绝缘层)
31:第二导电金属层(即2ndITO)
具体实施方式
为使本实用新型要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本实用新型的实施例提供一种阵列基板,包括:基板20,所述基板20上设有栅线21(如图2所示),垂直于所述栅线21设有数据线22(如图3所示),所述栅线21和所述数据线22之间限定有像素区域,所述像素区域内设有薄膜晶体管(TFT),所述薄膜晶体管的栅极与所述栅线21连接、源极23与所述数据线22连接;在所述栅线21和所述数据线22上方设有第一导电金属层24(如图4所示,该第一导电金属层24优选为透明导电薄膜,该透明导电薄膜优选为氧化铟锡ITO,简称1stITO);在所述第一导电金属层24的第一位置处设有与所述第一导电金属层24相接触的新金属层26(如图5所示),所述新金属层26与所述第一导电金属层24共同作为所述阵列基板的公共电极(Common电极);其中,所述第一位置处是所述栅线21和/或所述数据线22对应的位置处。
在本实施例中,栅线21与数据线22也可以不垂直,比如数据线可以设置为折线结构。
本实用新型的该实施例通过在1stITO上的特定位置(栅线和/或数据线对应的位置处)沉积上一层导电的新金属层,和该1stITO直接接触,该新金属层和该1stITO共同作为该阵列基板的公共(Common)电极,相当于增大了R=ρL/S中的S,其中,ρ为电阻系数,L为金属线长度,S为横截面积,因此R会减小;
由于通过电阻R减小,可以使公共电极的信号更好的进行传输,从而减小了绿屏(Greenish)现象,其中,绿屏指的是TFT基板由于公共电极的均一性比较差而引起的不良;
另外,一般而言,导体的电阻越大,其产生的耦合噪声(Coupling Noise)也越大,而本实用新型刚好通过减小公共电极的电阻,使耦合噪声也得到有效降低;耦合噪声指的是由于阵列基板中的导电层(栅线层Gate、数据线S/D、公共电极Common、ITO等)中由于信号流过而引起的干扰现象;
串扰(Crosstalk)指的是相邻两个像素的图案,由于其中一个的变化,另一个也受到相应的影响而产生畸变。比方说在第一时刻,A像素和B像素均显示的是白色,在第二时刻,A像素显示黑色,此时B像素会受一定的影响,不再能完全保持白色,而显示的是灰色,减小串扰需要增加像素与像素之间的距离或是增强像素间的阻断,本实用新型的该实施例由于新金属层26设置的位置是栅线21及数据线22在1stITO的相应位置处,起到增强像素间阻隔的作用,因此减小了串扰的发生。
此外,上述新金属层26的电阻系数小于所述第一导电金属层的电阻系数,即新金属层26的导电性相比ITO更好,这样便进一步减小了电阻R;相对现有技术中,公共电极仅由1stITO构成,电阻率大的情况;本实用新型的该实施例进一步减小了电阻R,使显示面板的耦合噪声也得到进一步有效降低,进一步减小了绿屏现象,也减小了串扰的发生。
再如图5所示、图10和图11所示,所述第一位置处是所述栅线21和/或所述数据线22的正上方对应的位置处;其中,图5是新金属层26设置于1stITO的所述栅线和所述数据线的正上方对应的位置处;图10是新金属层26设置于1stITO的所述数据线22的正上方对应的位置处;图11是新金属层26设置于1stITO的所述栅线21的正上方对应的位置处;
从俯视图上看,新金属层26覆盖了数据线22和/或栅线21;而本实施例中,新金属层26设置于1stITO的所述栅线21和/或所述数据线22的正上方对应的位置处,正好起到增强像素间阻隔的作用,因此减小了串扰的发生。
其中,在本实用新型的另一实施例中,所述新金属层26的金属线的宽度小于或者等于所述栅线21或者所述数据线22的宽度。这样可以保证像素的开口率,且最大限度的发挥新金属层26的作用。
其中,在本实用新型的另一实施例中,在所述数据线22所在层与设有所述新金属层26的所述第一导电金属层24之间设有树脂层25,如图6所示,以使和常规的阵列基板的结构保持一致;
其中,在本实用新型的另一实施例中,在所述薄膜晶体管的漏极对应的介电-钝化层过孔处,形成有钝化层过孔27,如图6所示,以使和常规的阵列基板的结构保持一致,这里的钝化层可以采用氧化物、氮化物或者氮氧化合物形成,对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。
其中,在本实用新型的另一实施例中,在设有所述新金属层26的所述第一导电金属层24之上,还设有第二导电金属层31(该第二导电金属层31优选为导电薄膜,进一步优选为透明导电薄膜,再进一步优选为氧化铟锡ITO,即2nd ITO,如图7所示),所述第二导电金属层31作为所述阵列基板的像素电极,通过所述钝化层过孔27与所述薄膜晶体管的漏极连接,以使和常规的阵列基板的结构保持一致。且,上述1stITO和2nd ITO均可以通过溅射或者热蒸发的方法沉积。
在本实用新型的上述所有实施例中,基板20如可以是玻璃基板或石英基板;栅线21可以是使用Cr、W(钨)、Ti、Ta、Mo、Al、Cu等金属及其合金制成。
当然,本实用新型的实施例中,栅线之上会有G-SiNx(栅绝缘层),G-SiNx层之上会有1stPVX层(第一绝缘层),1stITO与2nd ITO之间会有2ndPVX层(第二绝缘层),其中,图8所示的是图7中的阵列基板的B-B方向的剖视图,包括:基板20,位于所述基板20之上的栅线21所在层,位于所述栅线21所在层之上的G-SiNx层30(栅绝缘层),位于所述G-SiNx层30之上的1stPVX层29(第一绝缘层),位于所述1stPVX层29之上的树脂层25,位于所述树脂层25之上的1stITO 24,位于所述1stITO 24之上的新金属层26,位于所述新金属层26之上的2ndPVX层(第二绝缘层)28以及位于该2ndPVX层之上的2nd ITO 31;
图9所示的是图7中的阵列基板的C-C方向的剖视图,包括:基板20,位于所述基板20之上的G-SiNx层30,位于所述G-SiNx层30之上的数据线22所在层,位于所述数据线22所在层之上的1stPVX层29,位于所述1stPVX层29之上的树脂层25,位于所述树脂层25之上的1stITO 24,位于所述1stITO24之上的新金属层26,位于所述新金属层26之上的2ndPVX层(第二绝缘层)28以及位于该2ndPVX层之上的2nd ITO 31。
另外,本实用新型实施例还提供了一种显示装置,其包括上述任意一种阵列基板。所述显示装置可以为:液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。比如,当所述显示装置为液晶显示面板时,其可以包括:彩膜基板,以及如上述任一实施例所述的阵列基板,所述阵列基板与所述彩膜基板相对设置,且所述阵列基板与所述彩膜基板之间填充有液晶。
该显示装置的实施例,同样使显示装置的耦合噪声也得到有效降低,减小了绿屏现象,也减小了串扰的发生。
以上所述是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种阵列基板,包括:基板,所述基板上设有栅线和数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接;在所述栅线和所述数据线上方设有第一导电金属层;其特征在于,
在所述第一导电金属层的第一位置处设有与所述第一导电金属层相接触的新金属层,所述新金属层与所述第一导电金属层共同作为所述阵列基板的公共电极;其中,所述第一位置处是所述栅线和/或所述数据线对应的位置处。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一位置处是所述栅线和/或所述数据线的正上方对应的位置处。
3.根据权利要求1所述的阵列基板,其特征在于,所述新金属层的金属线的宽度小于或者等于所述栅线或者所述数据线的宽度。
4.根据权利要求1所述的阵列基板,其特征在于,所述新金属层的电阻系数小于第一导电金属层的电阻系数。
5.根据权利要求1所述的阵列基板,其特征在于,在所述数据线所在层与设有所述新金属层的所述第一导电金属层之间,设有树脂层。
6.根据权利要求1所述的阵列基板,其特征在于,在所述薄膜晶体管的漏极对应的介电-钝化层过孔处,形成有钝化层过孔。
7.根据权利要求6所述的阵列基板,其特征在于,在设有所述新金属层的所述第一导电金属层之上,还设有第二导电金属层;
所述第二导电金属层作为所述阵列基板的像素电极,通过所述钝化层过孔与所述薄膜晶体管的漏极连接。
8.根据权利要求7所述的阵列基板,其特征在于,所述第一导电金属层和所述第二导电金属层均为一透明导电薄膜。
9.根据权利要求8所述的阵列基板,其特征在于,所述透明导电薄膜为氧化铟锡ITO。
10.一种显示装置,其特征在于,包括如权利要求1-9任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220278644 CN202677033U (zh) | 2012-06-13 | 2012-06-13 | 一种阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220278644 CN202677033U (zh) | 2012-06-13 | 2012-06-13 | 一种阵列基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202677033U true CN202677033U (zh) | 2013-01-16 |
Family
ID=47497929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220278644 Expired - Lifetime CN202677033U (zh) | 2012-06-13 | 2012-06-13 | 一种阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202677033U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103488007A (zh) * | 2013-09-30 | 2014-01-01 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
-
2012
- 2012-06-13 CN CN 201220278644 patent/CN202677033U/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103488007A (zh) * | 2013-09-30 | 2014-01-01 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
CN103488007B (zh) * | 2013-09-30 | 2015-12-09 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
CN105527767B (zh) | 一种阵列基板以及液晶显示器 | |
CN102629606B (zh) | 阵列基板及其制备方法和显示装置 | |
CN102629055B (zh) | 显示器件的阵列基板、彩膜基板及其制备方法 | |
CN202404339U (zh) | 阵列基板及包括该阵列基板的显示装置 | |
CN103474436B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105487315A (zh) | Tft阵列基板 | |
WO2017054394A1 (zh) | 阵列基板及其制作方法、显示装置 | |
CN103353695B (zh) | 一种阵列基板及显示装置 | |
CN103309100B (zh) | 液晶显示装置及其制造方法 | |
CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN103278986B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
CN102487041B (zh) | 阵列基板及其制造方法和电子纸显示器 | |
CN103021940A (zh) | 阵列基板及其制造方法、显示装置 | |
WO2015070461A1 (zh) | 像素结构及其制作方法 | |
CN102723308B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
CN104730781A (zh) | Ads阵列基板及其制作方法、显示装置 | |
CN202975549U (zh) | 一种阵列基板及显示装置 | |
CN105093756A (zh) | 液晶显示像素结构及其制作方法 | |
CN201438464U (zh) | 一种顶栅结构薄膜晶体管 | |
CN202421684U (zh) | 一种阵列基板及显示装置 | |
CN206741462U (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20130116 |
|
CX01 | Expiry of patent term |