CN202975549U - 一种阵列基板及显示装置 - Google Patents

一种阵列基板及显示装置 Download PDF

Info

Publication number
CN202975549U
CN202975549U CN 201220721419 CN201220721419U CN202975549U CN 202975549 U CN202975549 U CN 202975549U CN 201220721419 CN201220721419 CN 201220721419 CN 201220721419 U CN201220721419 U CN 201220721419U CN 202975549 U CN202975549 U CN 202975549U
Authority
CN
China
Prior art keywords
electrode
via hole
array base
tft
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220721419
Other languages
English (en)
Inventor
徐超
金熙哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN 201220721419 priority Critical patent/CN202975549U/zh
Application granted granted Critical
Publication of CN202975549U publication Critical patent/CN202975549U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型实施例提供一种阵列基板及显示装置,涉及显示技术领域,可以减小GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。阵列基板包括:GOA电路区域,显示区域设置有交叉设置的数据线和栅线,GOA电路区域包括用于输出栅极行驱动信号的薄膜晶体管TFT区域和与TFT相连的引线区域,GOA电路区域分别设置有至少一个第一过孔和至少一个第二过孔,第一过孔的底部为数据线金属层,第二过孔的底部为栅线金属层;在GOA电路区域的TFT区域,数据线金属层与第一电极、栅线金属层与第二电极分别通过第一过孔和第二过孔连接,以使得第一电极和第二电极之间形成电容。

Description

一种阵列基板及显示装置
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板及显示装置。
背景技术
为了提高显示装置的显示效果,越来越多的人开始将注意力投向显示装置的窄边框设计,尤其是对于用于大屏幕户外显示的拼接屏,窄边框显示装置可以有效降低拼接屏中拼接缝的宽度,显著提高整体的显示效果。
现有技术对于窄边框显示器的制作通常是将工艺边际量压缩至极限的方法来实现,其中一项非常重要的技术就是阵列基板行驱动(Gate Driver on Array,简称GOA)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动,从而可以省掉栅极驱动集成电路部分,其不仅可以从材料成本和制作工艺两方面降低产品成本,而且显示面板可以做到两边对称和窄边框的美观设计。现有的显示面板的结构可以如图1所示,其中,GOA电路11对称设置于有效显示区域12的两侧。该GOA电路11的部分显微结构可以如图2a所示,可以清楚地看到,GOA电路11区域内又可以分为TFT(Thin Film Transistor,薄膜场效应晶体管)区域111、电容区域112以及用于连接显示区域12以输出行驱动信号的引线区域113,该电容区域112的电路结构可以如图2b所示,其中,TFT器件及引线部分111的一端最靠近电容区域112的晶体管T用于输出栅极行驱动信号,以晶体管T所连接的源漏金属层以及栅极层分别作为电容C的两端,图3为图2a的A-A向剖视图,可以看到,引线区域113具有栅极层31、栅绝缘层32、树脂层33以及钝化层34,位于电容区域112的源漏金属层32以及栅极层31之间形成电容。该电容C的作用是去除GOA电路的噪声,保证GOA电路的稳定。但其不足之处在于,为了达到电容的设计规格,电容部分112的长度通常需要制作的较大(如图2所示),从而限制了GOA电路的尺寸,使得显示装置的边框难以进一步变窄。
实用新型内容
本实用新型的实施例提供一种阵列基板及显示装置,可以减小GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
为达到上述目的,本实用新型的实施例采用如下技术方案:
本实用新型实施例的一方面,提供一种阵列基板,包括:GOA电路区域,显示区域设置有交叉设置的数据线和栅线,所述GOA电路区域包括用于输出栅极行驱动信号的薄膜晶体管TFT区域和与所述TFT相连的引线区域。
所述GOA电路区域分别设置有至少一个第一过孔和至少一个第二过孔,所述第一过孔的底部为所述数据线金属层,所述第二过孔的底部为所述栅线金属层;
在所述GOA电路区域的TFT区域,所述数据线金属层与第一电极、所述栅线金属层与第二电极分别通过所述第一过孔和所述第二过孔连接,以使得所述第一电极和所述第二电极之间形成电容。
进一步地,所述显示区域还设置有第一透明电极和第二透明电极,所述第一透明电极与所述第一电极利用同层同构图工艺形成,所述第二透明电极与所述第二电极利用同层同构图工艺形成。
进一步地,所述引线区域还包括:
与所述GOA电路区域的TFT区域的第一电极一体形成的第三电极、与所述GOA电路区域的TFT区域的第二电极一体形成的第四电极,所述第三电极和所述第四电极之间形成电容。
其中,所述TFT区域还包括:
位于所述TFT区域的栅线金属层与所述数据线金属层之间的栅绝缘层和半导体有源层;
位于所述数据线金属层与所述第一电极之间的树脂层;
位于所述第一电极与所述第二电极之间的钝化层。
具体的,所述第一电极通过所述第一过孔与所述数据线金属层电连接,所述第二电极通过所述第二过孔与所述栅线金属层电连接。
进一步地,所述第一过孔贯穿所述树脂层以露出所述数据线金属层,所述第二过孔分别贯穿所述钝化层、所述树脂层和所述栅绝缘层以露出所述栅线金属层。
所述第一电极通过所述第二过孔与所述栅线金属层电连接,所述第二电极通过所述第一过孔与所述数据线金属层电连接。
所述第一过孔分别贯穿所述钝化层和所述树脂层以露出所述数据线金属层,所述第二过孔分别贯穿所述树脂层和所述栅绝缘层以露出所述栅线金属层。
在本实用新型实施例中,所述第一电极连接像素电极,所述第二电极连接公共电极;或,
所述第一电极连接公共电极,所述第二电极连接像素电极。
本实用新型实施例的另一方面,提供一种显示装置,所述显示装置包括如上所述的阵列基板。
本实用新型实施例提供的阵列基板及显示装置,通过在GOA电路区域分别设置至少一个第一过孔和至少一个第二过孔,该第一过孔的底部为TFT的数据线金属层,该第二过孔的底部则为TFT的栅线金属层;第一电极与第二电极通过过孔分别连接数据线金属层或栅线金属层,从而使得该第一电极和该第二电极之间形成电容。这样一种结构的阵列基板所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的一种具有GOA电路的阵列基板的结构示意图;
图2a为现有的一种阵列基板中GOA电路的显微结构示意图;
图2b为现有的一种阵列基板中GOA电路中电容部分的电路结构示意图;
图3为图2a的A-A向剖视图;
图4为本实用新型实施例提供的一种阵列基板的结构示意图;
图5a为本实用新型实施例提供的一种阵列基板中GOA电路区域的TFT区域的层级结构示意图;
图5b为本实用新型实施例提供的一种阵列基板中GOA电路的引线区域的层级结构示意图;
图6为本实用新型实施例提供的一种阵列基板中GOA电路中电容部分的电路结构示意图;
图7为本实用新型实施例提供的另一阵列基板的层级结构示意图;
图8为本实用新型实施例提供的一种阵列基板制造方法的流程示意图;
图9为本实用新型实施例提供的另一阵列基板制造方法的流程示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提供的阵列基板,如图4所示,包括:GOA电路区域41,显示区域42设置有交叉设置的数据线和栅线(图4中未示出),其中,GOA电路区域41包括用于输出栅极行驱动信号的薄膜晶体管TFT区域411和与TFT相连的引线区域412。
需要说明的是,在本实用新型实施例中,GOA电路区域具有至少一个移位寄存器单元,每一级移位寄存器单元均具有用于输出一行所对应的行扫描信号的输出TFT,该输出TFT与引线区域412相连接,该行扫描信号由该TFT输出,并通过引线区域输出至阵列基板的显示区域42,用于驱动显示区域42中一行像素的开启或关闭,每一级移位寄存器单元的输出信号又分别作为其上下级移位寄存器单元的复位信号或预充电信号,从而实现显示装置的逐行扫描。
用于输出栅极行驱动信号的TFT区域411处的层级结构可以如图5a所示,GOA电路区域41分别设置有至少一个第一过孔A和至少一个第二过孔B,该第一过孔A的底部为数据线金属层51,该第二过孔B的底部为栅线金属层52。
在GOA电路区域41的TFT区域411,数据线金属层51与第一电极53、栅线金属层52与第二电极54分别通过第一过孔A和第二过孔B连接,以使得第一电极53和第二电极54之间形成电容。
本实用新型实施例提供的阵列基板,通过在GOA电路区域分别设置至少一个第一过孔和至少一个第二过孔,该第一过孔的底部为TFT的数据线金属层,该第二过孔的底部则为TFT的栅线金属层;第一电极与第二电极通过过孔分别连接数据线金属层或栅线金属层,从而使得该第一电极和该第二电极之间形成电容。这样一种结构的阵列基板所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
其中,第一电极和第二电极均可以采用呈半导体特性的透明金属氧化物材料制成,例如,可以包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
本实用新型实施例提供的阵列基板可以适用于ADS(Advanced-Super Dimensional Switching,简称为ADS,高级超维场开关)型或SADS(高分辨率ADS)型等类型的液晶显示装置的生产。ADS技术通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。针对不同应用,ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
无论采用上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。其中,公共电极和像素电极均形成在阵列基板的表面。
在ADS型或SADS型显示装置的阵列基板中,公共电极和像素电极可以异层设置。其中,异层设置是针对至少两种图案而言的,至少两种图案异层设置是指,分别将至少两层透明电极薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指,通过构图工艺,由两层透明电极薄膜各形成一种图案。例如,公共电极和像素电极异层设置是指:由第一层透明电极薄膜通过构图工艺形成下层电极,由第二层透明电极薄膜通过构图工艺形成上层电极,其中,下层电极为公共电极(或像素电极),上层电极为像素电极(或公共电极)。
进一步地,显示区域42还可以设置有第一透明电极和第二透明电极,该第一透明电极可以与第一电极利用同层同构图工艺形成,第二透明电极可以与第二电极利用同层同构图工艺形成。其中,同层设置同样是针对至少两种图案而言的,至少两种图案的同层设置是指将同一薄膜通过构图工艺形成至少两种图案。在本实用新型实施例中,第一透明电极可以为像素电极,第二透明电极可以为公共电极,或者第一透明电极可以为公共电极,第二透明电极可以为像素电极。
进一步地,如图5b所示,引线区域412还可以包括:
与GOA电路区域41的TFT区域411的第一电极53一体形成的第三电极531、与GOA电路区域41的TFT区域411的第二电极54一体形成的第四电极541,第三电极531和第四电极541之间形成电容。
与现有技术相比,引线区域412中,第三电极531与第一电极53一体形成,第四电极541与第二电极54一体形成,该第三电极531和第四电极541可以作为GOA电路的电容以去除电路的噪声。这样一来,通过采用现有的引线区域作为电容区域有效保证了电容部分的长度,从而确保了在去除专门设置的电容部分后,GOA电路中电容的参数能够得到设计的要求。
进一步地,如图5a所示,TFT区域411还可以包括:
位于TFT区域411的栅线金属层52与数据线金属层51之间的栅绝缘层55和半导体有源层58。
位于数据线金属层51与第一电极53之间的树脂层56。
以及位于第一电极53与第二电极54之间的钝化层57。
进一步地,在图5所示的阵列基板中,第一电极53可以通过第一过孔A与数据线金属层51电连接,第二电极54可以通过第二过孔B与栅线金属层52电连接,以使得第一电极53和第二电极54之间形成电容。
第一过孔A贯穿树脂层56以露出数据线金属层51,第二过孔B分别贯穿钝化层57、树脂层56和栅绝缘层55以露出栅线金属层52。
这样一种GOA电路中电容的电路结构可以如图6所示,其中,晶体管T用于输出栅极行驱动信号,第一电极53和第二电极54分别连接晶体管T的源极和栅极,第一透明电极53和第二透明电极54之间形成电容,由于无需额外设置电容部分,从而有效减小了GOA电路中电容部分的长度,进一步降低显示装置边框的宽度。
需要说明的是,在如图5a所示的阵列基板中,是以第一电极53连接像素电极,第二透明电极54连接公共电极为例进行的说明,本实用新型实施例并不限于此。可以想到,在本实用新型实施例所提供的阵列基板中,同样可以采用第一电极53连接公共电极,第二电极54连接像素电极的结构。
在如图7所示的阵列基板中,第一电极53可以通过第二过孔B与栅线金属层52电连接,第二电极54可以通过第一过孔A与数据线金属层51电连接,以使得第一电极53和第二电极54之间形成电容。
其中,第一过孔A分别贯穿钝化层57和树脂层56以露出数据线金属层51,第二过孔B分别贯穿树脂层56和栅绝缘层55以露出栅线金属层52。
采用这样一种结构的阵列基板,与前述实施例类似的,其所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
本实用新型实施例提供的显示装置,包括如上所述的阵列基板。
该阵列基板具体包括GOA电路区域,显示区域设置有交叉设置的数据线和栅线,该GOA电路区域包括用于输出栅极行驱动信号的薄膜晶体管TFT区域和与该TFT相连的引线区域。
其中,GOA电路区域分别设置有至少一个第一过孔和至少一个第二过孔,该第一过孔的底部为数据线金属层,该第二过孔的底部为栅线金属层。在GOA电路区域的TFT区域,数据线金属层与第一电极、栅线金属层与第二电极分别通过第一过孔和第二过孔连接,以使得该第一电极和第二电极之间形成电容。
需要说明的是本实用新型所提供的显示装置可以为:液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本实用新型实施例提供的显示装置,通过在GOA电路区域分别设置至少一个第一过孔和至少一个第二过孔,该第一过孔的底部为TFT的数据线金属层,该第二过孔的底部则为TFT的栅线金属层;第一电极与第二电极通过过孔分别连接数据线金属层或栅线金属层,从而使得该第一电极和该第二电极之间形成电容。这样一种结构的阵列基板所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
本实用新型实施例提供的阵列基板制造方法,用于制造如上所述的阵列基板,该阵列基板包括GOA电路区域,显示区域设置有交叉设置的数据线和栅线,GOA电路区域包括用于输出栅极行驱动信号的薄膜晶体管TFT区域和与该TFT相连的引线区域,如图8所示,还包括:
S801、在形成有TFT区域的基板上形成具有第一过孔的树脂层,该第一过孔贯穿树脂层以露出TFT区域的数据线金属层。
具体的,可以在形成有TFT的基板的表面涂覆形成树脂层,通过构图工艺形成第一过孔。
S802、在树脂层的表面形成第一电极,该第一电极通过第一过孔与数据线金属层电连接。
S803、在形成有第一电极的基板上形成具有第二过孔的钝化层,该第二过孔分别贯穿钝化层、树脂层和栅绝缘层以露出TFT区域的栅线金属层。
具体的,可以在形成有第一电极的基板上通过化学气相沉积或热蒸发等方法制备绝缘薄膜形成钝化层,该钝化层上通过构图工艺形成有第二过孔。其中,该绝缘薄膜可以采用氮化硅、氧化硅或氮氧化硅的单层薄膜,也可以采用上述材料的多层形成的多层薄膜。
S804、在钝化层的表面形成第二电极,该第二电极通过第二过孔与栅线金属层电连接,以使得第一电极和第二电极之间形成电容。
其中,第一电极和第二电极均可以采用呈半导体特性的透明金属氧化物材料制作而成,例如,可以包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
本实用新型实施例提供的阵列基板制造方法,通过在GOA电路区域分别设置至少一个第一过孔和至少一个第二过孔,该第一过孔的底部为TFT的数据线金属层,该第二过孔的底部则为TFT的栅线金属层;第一电极与第二电极通过过孔分别连接数据线金属层或栅线金属层,从而使得该第一电极和该第二电极之间形成电容。这样一种结构的阵列基板所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
需要说明的是,在本实用新型实施例中,是以第一电极连接像素电极、第二电极连接公共电极为例进行的说明。
进一步地,显示区域还可以设置有第一透明电极和第二透明电极,该第一透明电极可以与第一电极利用同层同构图工艺形成,该第二透明电极可以与第二电极利用同层同构图工艺形成。其中,同层设置同样是针对至少两种图案而言的,至少两种图案的同层设置是指将同一薄膜通过构图工艺形成至少两种图案。在本实用新型实施例中,第一透明电极可以为像素电极,第二透明电极可以为公共电极。
引线区域还可以包括GOA电路区域的TFT区域的第一电极一体形成的第三电极、与该GOA电路区域的TFT区域的第二电极一体形成的第四电极,该第三电极和第四电极之间形成电容。这样一来,通过采用现有的引线区域作为电容区域有效保证了电容部分的长度,从而确保了在去除专门设置的电容部分后,GOA电路中电容的参数能够得到设计的要求。
采用这样一种阵列基板制造方法制得的阵列基板中GOA电路区域的TFT区域的结构可以如图5a所示,其中,第一电极53连接像素电极,第二电极54连接公共电极,本实用新型实施例并不限于此。可以想到,在本实用新型实施例所提供的阵列基板中,同样可以采用第一电极53连接公共电极,第二电极54连接像素电极的结构。
本实用新型实施例还提供一种阵列基板制造方法,用于制造如上所述的阵列基板,该阵列基板包括GOA电路区域,显示区域设置有交叉设置的数据线和栅线,GOA电路区域包括用于输出栅极行驱动信号的薄膜晶体管TFT区域和与该TFT相连的引线区域,如图9所示,还包括:
S901、在形成有TFT区域的基板上形成具有第二过孔的树脂层,该第二过孔分别贯穿树脂层和栅绝缘层以露出TFT区域的栅线金属层。
具体的,可以在形成有TFT区域的基板的表面涂覆形成树脂层,通过构图工艺形成第二过孔。
S902、在树脂层的表面形成第一电极,该第一电极通过第二过孔与栅线金属层电连接。
S903、在形成有第一电极的基板上形成具有第一过孔的钝化层,该第一过孔分别贯穿钝化层和树脂层以露出TFT区域的数据线金属层。
具体的,可以在形成有第一电极的基板上通过化学气相沉积或热蒸发等方法制备绝缘薄膜形成钝化层,该钝化层上通过构图工艺形成有第一过孔。其中,该绝缘薄膜可以采用氮化硅、氧化硅或氮氧化硅的单层薄膜,也可以采用上述材料的多层形成的多层薄膜。
S904、在钝化层的表面形成第二电极,该第二电极通过第一过孔与数据线金属层电连接,以使得第一电极和第二电极之间形成电容。
其中,第一电极和第二电极均可以采用呈半导体特性的透明金属氧化物材料制作而成,例如,可以包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
本实用新型实施例提供的阵列基板制造方法,通过在GOA电路区域分别设置至少一个第一过孔和至少一个第二过孔,该第一过孔的底部为TFT的数据线金属层,该第二过孔的底部则为TFT的栅线金属层;第一电极与第二电极通过过孔分别连接数据线金属层或栅线金属层,从而使得该第一电极和该第二电极之间形成电容。这样一种结构的阵列基板所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
需要说明的是,在本实用新型实施例中,是以第一电极连接公共电极、第二电极连接像素电极为例进行的说明。
进一步地,显示区域还可以设置有第一透明电极和第二透明电极,该第一透明电极可以与第一电极利用同层同构图工艺形成,该第二透明电极可以与第二电极利用同层同构图工艺形成。其中,同层设置同样是针对至少两种图案而言的,至少两种图案的同层设置是指将同一薄膜通过构图工艺形成至少两种图案。在本实用新型实施例中,第一透明电极可以为公共电极,第二透明电极可以为像素电极。
引线区域还可以包括GOA电路区域的TFT区域的第一电极一体形成的第三电极、与该GOA电路区域的TFT区域的第二电极一体形成的第四电极,该第三电极和第四电极之间形成电容。这样一来,通过采用现有的引线区域作为电容区域有效保证了电容部分的长度,从而确保了在去除专门设置的电容部分后,GOA电路中电容的参数能够得到设计的要求。
采用这样一种阵列基板制造方法制得的阵列基板中GOA电路的TFT区域的结构可以如图7所示,其中,第一电极53连接公共电极,第二电极54连接像素电极。这样一种结构的阵列基板所采用的GOA电路设计与现有的GOA电路相比,无需额外设置电容部分,有效减小了GOA电路中电容部分的长度,从而进一步降低显示装置边框的宽度。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板,包括:GOA电路区域,显示区域设置有交叉设置的数据线和栅线,所述GOA电路区域包括用于输出栅极行驱动信号的薄膜晶体管TFT区域和与所述TFT相连的引线区域,其特征在于,
所述GOA电路区域分别设置有至少一个第一过孔和至少一个第二过孔,所述第一过孔的底部为所述数据线金属层,所述第二过孔的底部为所述栅线金属层;
在所述GOA电路区域的TFT区域,所述数据线金属层与第一电极、所述栅线金属层与第二电极分别通过所述第一过孔和所述第二过孔连接,以使得所述第一电极和所述第二电极之间形成电容。
2.根据权利要求1所述的阵列基板,其特征在于,所述显示区域还设置有第一透明电极和第二透明电极,所述第一透明电极与所述第一电极利用同层同构图工艺形成,所述第二透明电极与所述第二电极利用同层同构图工艺形成。
3.根据权利要求1所述的阵列基板,其特征在于,所述引线区域还包括:
与所述GOA电路区域的TFT区域的第一电极一体形成的第三电极、与所述GOA电路区域的TFT区域的第二电极一体形成的第四电极,所述第三电极和所述第四电极之间形成电容。
4.根据权利要求1所述的阵列基板,其特征在于,所述TFT区域还包括:
位于所述TFT区域的栅线金属层与所述数据线金属层之间的栅绝缘层和半导体有源层;
位于所述数据线金属层与所述第一电极之间的树脂层;
位于所述第一电极与所述第二电极之间的钝化层。
5.根据权利要求4所述的阵列基板,其特征在于,
所述第一电极通过所述第一过孔与所述数据线金属层电连接,所述第二电极通过所述第二过孔与所述栅线金属层电连接。
6.根据权利要求5所述的阵列基板,其特征在于,
所述第一过孔贯穿所述树脂层以露出所述数据线金属层,所述第二过孔分别贯穿所述钝化层、所述树脂层和所述栅绝缘层以露出所述栅线金属层。
7.根据权利要求4所述的阵列基板,其特征在于,
所述第一电极通过所述第二过孔与所述栅线金属层电连接,所述第二电极通过所述第一过孔与所述数据线金属层电连接。
8.根据权利要求7所述的阵列基板,其特征在于,
所述第一过孔分别贯穿所述钝化层和所述树脂层以露出所述数据线金属层,所述第二过孔分别贯穿所述树脂层和所述栅绝缘层以露出所述栅线金属层。
9.根据权利要求1至8任一所述的阵列基板,其特征在于,
所述第一电极连接像素电极,所述第二电极连接公共电极;或,
所述第一电极连接公共电极,所述第二电极连接像素电极。
10.一种显示装置,其特征在于,所述显示装置包括如权利要求1至9任一所述的阵列基板。
CN 201220721419 2012-12-24 2012-12-24 一种阵列基板及显示装置 Expired - Lifetime CN202975549U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220721419 CN202975549U (zh) 2012-12-24 2012-12-24 一种阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220721419 CN202975549U (zh) 2012-12-24 2012-12-24 一种阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN202975549U true CN202975549U (zh) 2013-06-05

Family

ID=48516606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220721419 Expired - Lifetime CN202975549U (zh) 2012-12-24 2012-12-24 一种阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN202975549U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715207A (zh) * 2013-12-31 2014-04-09 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
CN104155812A (zh) * 2014-07-29 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
CN105552090A (zh) * 2016-01-04 2016-05-04 友达光电股份有限公司 像素阵列基板
US9496288B2 (en) 2014-04-02 2016-11-15 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display apparatus
US9620531B2 (en) 2014-10-28 2017-04-11 Shanghai Avic Optoelectronics Co., Ltd. TFT array substrate, display panel and display device
CN109637447A (zh) * 2019-02-27 2019-04-16 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715207A (zh) * 2013-12-31 2014-04-09 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
WO2015100948A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 Tft阵列基板的电容及其制造方法和相关设备
US9252166B2 (en) 2013-12-31 2016-02-02 Boe Technology Group Co., Ltd. Capacitor for TFT array substrate and method of manufacturing the same, and devices associated with the same
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
US9496288B2 (en) 2014-04-02 2016-11-15 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display apparatus
CN104155812A (zh) * 2014-07-29 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
US9620531B2 (en) 2014-10-28 2017-04-11 Shanghai Avic Optoelectronics Co., Ltd. TFT array substrate, display panel and display device
CN105552090A (zh) * 2016-01-04 2016-05-04 友达光电股份有限公司 像素阵列基板
CN105552090B (zh) * 2016-01-04 2018-08-10 友达光电股份有限公司 像素阵列基板
CN109637447A (zh) * 2019-02-27 2019-04-16 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板
CN109637447B (zh) * 2019-02-27 2020-09-25 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示面板
US11539023B2 (en) 2019-02-27 2022-12-27 Hefei Boe Joint Technology Co., Ltd. Display substrate and manufacturing method thereof, display panel

Similar Documents

Publication Publication Date Title
CN103018991B (zh) 一种阵列基板及其制造方法、显示装置
CN202975549U (zh) 一种阵列基板及显示装置
CN102629606B (zh) 阵列基板及其制备方法和显示装置
CN102629055B (zh) 显示器件的阵列基板、彩膜基板及其制备方法
TWI829155B (zh) 顯示裝置
CN203444218U (zh) 一种阵列基板及显示装置
CN100593752C (zh) 液晶显示面板、像素结构及其制造方法
CN105159001A (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104714344A (zh) 蓝相液晶显示装置及其制作方法
CN102135691A (zh) 阵列基板及其制造方法和液晶显示器
CN104461161A (zh) 触控基板以及触控装置
US8982023B2 (en) Array substrate and display device having the same
CN103309100B (zh) 液晶显示装置及其制造方法
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN104460157B (zh) 阵列基板及显示装置
CN103309095A (zh) 一种阵列基板及其制作方法、显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN104199220A (zh) 一种显示面板和显示装置
CN103474436A (zh) 一种阵列基板及其制作方法、显示装置
CN103838044B (zh) 基板及其制造方法、显示装置
CN102629052A (zh) 一种液晶显示面板及其驱动方法、液晶显示器件
CN104635392A (zh) 一种阵列基板、阵列基板的制造方法、显示面板
CN105093606A (zh) 阵列基板、液晶显示面板和液晶显示装置
CN104020604A (zh) 一种双面透明显示装置
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20130605

CX01 Expiry of patent term