CN106920474B - 阵列基板及其制造方法、显示面板和显示装置 - Google Patents

阵列基板及其制造方法、显示面板和显示装置 Download PDF

Info

Publication number
CN106920474B
CN106920474B CN201710329034.9A CN201710329034A CN106920474B CN 106920474 B CN106920474 B CN 106920474B CN 201710329034 A CN201710329034 A CN 201710329034A CN 106920474 B CN106920474 B CN 106920474B
Authority
CN
China
Prior art keywords
insulating layer
gate insulating
data line
array substrate
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710329034.9A
Other languages
English (en)
Other versions
CN106920474A (zh
Inventor
许徐飞
沈奇雨
宫奎
王一军
赵娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710329034.9A priority Critical patent/CN106920474B/zh
Publication of CN106920474A publication Critical patent/CN106920474A/zh
Application granted granted Critical
Publication of CN106920474B publication Critical patent/CN106920474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开是关于一种阵列基板及其制造方法、显示面板和显示装置，该阵列基板包括：栅极绝缘层；设于所述栅极绝缘层上的多个像素电极；设于相邻两个所述像素电极之间的数据线；以及设于所述数据线远离所述栅极绝缘层一侧的保护图案；其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域。本公开可以有效地减小数据线与相邻像素电极之间的寄生电容。

Description

阵列基板及其制造方法、显示面板和显示装置
技术领域
本公开涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板制造方法、显示面板和显示装置。
背景技术
随着信息技术的发展，人机交互过程越来越多地应用在不同的场景中。显示装置作为人机交互过程中获取信息的重要部件之一，与其相关的技术得到了快速的发展。
目前，在显示装置中，数据线与相邻像素电极之间通常采用钝化层以起到保护作用。然而，由于钝化层的介电常数较高，可能导致较大的寄生电容，进而可能增加系统功耗，并且可能导致显示出现诸多不良的情况(例如，残像)。为了解决该问题，一方面，一些技术通过采用增大数据线与像素电极之间的距离的方式来减小寄生电容，但这又会造成有效显示区域面积减小以及开口率降低的问题；另一方面，可以研发介电常数较低的材料作为钝化层，然而，目前这方面的研究也无实质性进展。
鉴于此，需要一种新的阵列基板、阵列基板制造方法、显示面板和显示装置。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板、阵列基板制造方法、显示面板和显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
根据本公开的一个方面，提供一种阵列基板，包括：
栅极绝缘层；
设于所述栅极绝缘层上的多个像素电极；
设于相邻两个所述像素电极之间的数据线；以及
设于所述数据线远离所述栅极绝缘层一侧的保护图案；
其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域。
在本公开的一种示例性实施例中，所述阵列基板还包括：
设于所述保护图案远离所述栅极绝缘层一侧的钝化层；
其中，所述钝化层覆盖所述保护图案、所述像素电极和至少部分栅极绝缘层，且所述钝化层与所述数据线不接触。
在本公开的一种示例性实施例中，所述阵列基板还包括：
设于所述钝化层上的公共电极。
在本公开的一种示例性实施例中，所述阵列基板还包括：
设于所述数据线与所述栅极绝缘层之间的有源层。
根据本公开的一个方面，提供一种显示面板，所述显示面板包括上述任意一项所述的阵列基板。
根据本公开的一个方面，提供一种显示装置，所述显示装置包括上述任意一项所述的显示面板。
根据本公开的一个方面，提供一种阵列基板制造方法，包括：
形成栅极绝缘层；
在所述栅极绝缘层上形成多个像素电极；
在相邻两个所述像素电极之间形成数据线；以及
在所述数据线远离所述栅极绝缘层一侧形成保护图案；
其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域。
在本公开的一种示例性实施例中，所述阵列基板制造方法还包括：
在所述保护图案远离所述栅极绝缘层一侧形成钝化层；
其中，所述钝化层覆盖所述保护图案、所述像素电极和至少部分栅极绝缘层，且所述钝化层与所述数据线不接触。
在本公开的一种示例性实施例中，所述阵列基板制造方法还包括：
在所述钝化层上形成公共电极。
在本公开的一种示例性实施例中，所述阵列基板制造方法还包括：
在所述数据线与所述栅极绝缘层之间形成有源层。
在本公开的一些实施例所提供的技术方案中，借助于数据线以及其上保护图案的构造，可以在保护图案与栅极绝缘层之间且数据线周围形成气隙，从而可以有效地减小数据线与相邻像素电极之间的寄生电容，进而可以减少显示不良的情况发生，改善显示效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了一些技术的阵列基板的剖面图；
图2示意性示出了根据本公开的示例性实施方式的阵列基板的剖面图；
图3示意性示出了根据本公开的示例性实施方式的阵列基板的制造方法的流程图；
图4至图7示意性示出了根据本公开的示例性实施方式的阵列基板的制造方法对应的剖面图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组件、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“前”“后”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
图1示意性示出了一些技术的阵列基板的剖面图。参考图1，一些技术的阵列基板可以包括栅极绝缘层110、阵列设置的像素电极121和像素电极122、数据线130、钝化层140以及公共电极150。
由图1可以看出，像素电极121(或像素电极122)与数据线130之间可以由钝化层140填充，此时，像素电极121(或像素电极122)与数据线130之间会产生寄生电容Cpd，且该寄生电容Cpd可以被表示为：
Cpd＝ε0*εr*S/d (1)
在式(1)中，ε0表示真空介电常数，εr表示钝化层140的相对介电常数，S表示像素电极121(或像素电极122)与数据线130之间的正对面积，以及d表示像素电极121(或像素电极122)与数据线130之间的距离。
为了减小像素电极121(或像素电极122)与数据线130之间产生的寄生电容，本公开提供了一种阵列基板。
本公开的示例性实施方式的阵列基板可以包括：栅极绝缘层；设于所述栅极绝缘层上的多个像素电极；设于相邻两个所述像素电极之间的数据线；以及设于所述数据线远离所述栅极绝缘层一侧的保护图案；其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域。
在本公开的示例性实施方式的阵列基板中，借助于数据线以及其上保护图案的构造，可以在保护图案与栅极绝缘层之间且数据线周围形成气隙，从而可以有效地减小数据线与相邻像素电极之间的寄生电容，进而可以减少显示不良的情况发生，改善显示效果。
图2示意性示出了本公开的示例性实施方式的阵列基板的剖面图。参考图2，根据本公开的示例性实施方式的阵列基板可以包括：栅极绝缘层110；设于栅极绝缘层110上的多个像素电极，其中，多个像素电极以阵列方式设置并且可以包括像素电极121和像素电极122；设于像素电极121与像素电极122之间的数据线130；设于数据线130远离栅极绝缘层110一侧的保护图案160。
其中，数据线130在栅极绝缘层110上的正投影小于保护图案160在栅极绝缘层110上的正投影，并且保护图案160在栅极绝缘层110上的正投影与像素电极(像素电极121和像素电极122)在栅极绝缘层上的正投影无重叠区域。
此外，根据本公开的示例性实施方式的阵列基板还可以包括：设于保护图案160远离栅极绝缘层110一侧的钝化层140，其中，钝化层140覆盖保护图案160、像素电极121、像素电极122和至少部分栅极绝缘层110，且钝化层140与数据线130不接触；以及设于钝化层140上的公共电极150。
综上所述，在本公开的示例性实施方式的阵列基板的构造中，在保护图案160与栅极绝缘层110之间且在数据线130周围可以形成有气隙171和气隙172。另外，应当理解的是，图2仅是本公开的阵列基板的剖视图，然而，在以俯视的角度查看本公开的阵列基板的情况下，根据本公开的一些实施例，气隙171与气隙172可以相互连通且围绕数据线130。
此外，应当注意的是，本公开不限于上述结构，还可以包括保护图案160的一侧与数据线130的一侧对齐且保护图案160的另一侧超出数据线130的另一侧的情况。在这种情况下，本公开的阵列基板可能仅包括气隙171或气隙172，本公开对此不做特殊限定。
本领域技术人员容易理解的是，本公开所述的阵列基板还可以包括有源层(未示出)，该有源层可以设于数据线130与栅极绝缘层110之间。
根据本公开的一些实施例，保护图案160的材料可以为苯酚基的聚合物衍生物、基于丙烯的聚合物、基于酰亚胺的聚合物、基于芳基醚的聚合物、基于酰胺的聚合物、基于氟的聚合物、基于乙烯醇的聚合物及它们的组合物中的一种或多种。
根据另外一些实施例，保护图案160的材料还可以为SiO2、SiNx、SiON、Al2O3、Ti2O3、HfO2、ZrO2、BST(钛酸锶钡)、PZT(锆钛酸铅)及它们的组合物中的一种或多种。
接下来，以像素电极121与数据线130为例，对它们之间产生的寄生电容Cpd’进行说明。根据串联电容的公式，可知：
1/Cpd’＝1/Ca+1/Cb (2)
在式(2)中，Ca表示像素电极121与数据线130之间的钝化层产生的寄生电容，Cb表示像素电极121与数据线130之间的气隙171产生的寄生电容。
另外，可以分别将Ca、Cb表示为：
Ca＝ε0*εr*S/da (3)
Cb＝ε0*1*S/db (4)
其中，da表示像素电极121与气隙171之间的距离，db表示气隙171在像素电极121与数据线130之间的宽度。
随后，可以将式(3)和式(4)代入式(2)中，可得：
1/Cpd’＝1/(ε0*εr*S/da)+1/(ε0*1*S/db) (5)
接下来，结合式(1)和式(5)可知：
Cpd/Cpd’＝(da/d)+(εr*db/d) (6)
针对小尺寸及高分辨率的产品，像素电极171与数据线130之间的距离d可以例如为4μm，假设气隙171的宽度db为0.5μm，并且在钝化层140的材料为氮化硅(相对介电常数约为6.4)的情况下，根据式(6)可得：
Cpd/Cpd’＝(3.5/4)+(6.4*0.5/4)＝1.675
因此，相比于一些技术，根据本公开的示例性实施方式的阵列基板的单侧寄生电容的减小比例可以为：
(Cpd-Cpd’)/Cpd＝1-1/1.675≈40％
由此可见，通过本公开的示例性实施方式的阵列基板，可以有效地减小数据线与相邻像素电极之间的寄生电容，进而可以减少显示不良的情况发生，改善显示效果。
图3示意性示出了根据本公开的示例性实施方式的阵列基板的制造方法的流程图。参考图3，所述阵列基板的制造方法可以包括以下步骤：
S10.形成栅极绝缘层；
S20.在所述栅极绝缘层上形成多个像素电极；
S30.在相邻两个所述像素电极之间形成数据线；以及
S40.在所述数据线远离所述栅极绝缘层一侧形成保护图案；
其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域。
下面将参考图4至图7对本公开的阵列基板的制造方法进行说明。参考图4，在阵列基板的整个制造过程中，可以在栅极金属层(未示出)上形成栅极绝缘层110，随后，可以通过构图工艺在栅极绝缘层110上形成多个像素电极，其中，所述多个像素电极以阵列方式设置并且可以包括像素电极121和像素电极122。接下来，可以形成覆盖多个像素电极以及栅极绝缘层110的源漏金属层13。应当注意的是，可以在源漏金属层13与栅极绝缘层110之间形成有源层(未示出)。
接下来，参考图5，可以在源漏金属层13上沉积保护层16。
根据本公开的一些实施例，保护层16的材料可以为苯酚基的聚合物衍生物、基于丙烯的聚合物、基于酰亚胺的聚合物、基于芳基醚的聚合物、基于酰胺的聚合物、基于氟的聚合物、基于乙烯醇的聚合物及它们的组合物中的一种或多种。其中，为了方便保护图案的形成，可以优选基于丙烯的材料。
根据另外一些实施例，保护层16的材料还可以为SiO2、SiNx、SiON、Al2O3、Ti2O3、HfO2、ZrO2、BST、PZT及它们的组合物中的一种或多种。
然后，参考图6，可以通过对保护层16执行构图工艺以形成保护图案160。
接下来，参考图7，可以对源漏金属层13进行刻蚀，以在保护图案160与栅极绝缘层110之间且被刻蚀后的源漏金属层(即数据线130)周围形成气隙。
具体的，气隙的大小可以根据实际的应用场景来确定，就制造工艺而言，可以通过调整刻蚀时间和刻蚀液浓度的方式来控制刻蚀量。另外，本公开对源漏金属层13的材料不做特殊限定，根据材料的不同，刻蚀液成分浓度及刻蚀时间将会不同。以源漏金属层13的材料为纯Mo或Al/Mo叠层结构为例，一种优选地刻蚀液成分及比例(wt％)可以为：H3PO4:CH3COOH:HNO3:Additive(添加剂):H2O＝80:10:5:2:13
另外，根据刻蚀厚度的不同，刻蚀时间可以为20s至100s。
此外，在形成如图7所示的结构后，本公开所述的阵列基板制造方法还可以包括：在保护图案160上远离栅极绝缘层一侧形成钝化层140，其中，钝化层覆盖保护图案160、像素电极121、像素电极122和至少部分栅极绝缘层110，且钝化层140与数据线130不接触；以及在钝化层140上形成公共电极150。
由此，可以形成如图2所示的阵列基板的结构。
应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
进一步的，本示例实施方式中还提供了一种显示面板，该显示面板包括上面描述的阵列基板。
进一步的，本示例性实施方式还提供了一种显示装置，该显示装置可以包括上面描述的显示面板。该显示装置具体可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等具有任何显示功能的产品或者部件。
本公开所提供的阵列基板、显示面板和显示装置可以有效地减小数据线与相邻像素电极之间的寄生电容，进而可以减少显示不良的情况发生，改善显示效果。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方式。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (6)

1.一种阵列基板，其特征在于，包括：
栅极绝缘层；
设于所述栅极绝缘层上的多个像素电极；
设于相邻两个所述像素电极之间的数据线；以及
设于所述数据线远离所述栅极绝缘层一侧的保护图案；
其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域；
所述阵列基板还包括：
设于所述保护图案远离所述栅极绝缘层一侧的钝化层；
其中，所述钝化层覆盖所述保护图案、所述像素电极和至少部分栅极绝缘层，且所述钝化层与所述数据线不接触；
所述阵列基板还包括：设于所述钝化层上的公共电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
设于所述数据线与所述栅极绝缘层之间的有源层。
3.一种显示面板，其特征在于，所述显示面板包括权利要求1至2中任一项所述的阵列基板。
4.一种显示装置，其特征在于，所述显示装置包括权利要求3所述的显示面板。
5.一种阵列基板制造方法，其特征在于，包括：
形成栅极绝缘层；
在所述栅极绝缘层上形成多个像素电极；
在相邻两个所述像素电极之间形成数据线；以及
在所述数据线远离所述栅极绝缘层一侧形成保护图案；
其中，所述数据线在所述栅极绝缘层上的正投影小于所述保护图案在所述栅极绝缘层上的正投影，且所述保护图案在所述栅极绝缘层上的正投影与所述像素电极在所述栅极绝缘层上的正投影无重叠区域；
所述阵列基板制造方法还包括：
在所述保护图案远离所述栅极绝缘层一侧形成钝化层；
其中，所述钝化层覆盖所述保护图案、所述像素电极和至少部分栅极绝缘层，且所述钝化层与所述数据线不接触；
所述阵列基板制造方法还包括：在所述钝化层上形成公共电极。
6.根据权利要求5所述的阵列基板制造方法，其特征在于，所述阵列基板制造方法还包括：
在所述数据线与所述栅极绝缘层之间形成有源层。
CN201710329034.9A 2017-05-11 2017-05-11 阵列基板及其制造方法、显示面板和显示装置 Active CN106920474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710329034.9A CN106920474B (zh) 2017-05-11 2017-05-11 阵列基板及其制造方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710329034.9A CN106920474B (zh) 2017-05-11 2017-05-11 阵列基板及其制造方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN106920474A CN106920474A (zh) 2017-07-04
CN106920474B true CN106920474B (zh) 2020-02-21

Family

ID=59567977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710329034.9A Active CN106920474B (zh) 2017-05-11 2017-05-11 阵列基板及其制造方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN106920474B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097165B1 (ko) * 2003-10-30 2011-12-22 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
CN103558719A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN103824865A (zh) * 2014-02-14 2014-05-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104122713A (zh) * 2013-05-09 2014-10-29 深超光电（深圳）有限公司 一种液晶显示器阵列基板的制造方法
CN104269412A (zh) * 2014-09-19 2015-01-07 昆山龙腾光电有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104516167A (zh) * 2015-01-20 2015-04-15 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097165B1 (ko) * 2003-10-30 2011-12-22 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
CN104122713A (zh) * 2013-05-09 2014-10-29 深超光电（深圳）有限公司 一种液晶显示器阵列基板的制造方法
CN103558719A (zh) * 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN103824865A (zh) * 2014-02-14 2014-05-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104269412A (zh) * 2014-09-19 2015-01-07 昆山龙腾光电有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104516167A (zh) * 2015-01-20 2015-04-15 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
CN106920474A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
EP4057367A1 (en) Display substrate and display apparatus comprising same
US11101339B2 (en) Flexible display panel and manufacturing method thereof, and display device
US20160293632A1 (en) Array substrate, display panel and display device
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
CN105867692B (zh) 阵列基板、制造方法以及显示面板和电子装置
US10886304B2 (en) Array substrate, manufacturing method thereof, display device
WO2022188413A1 (zh) 显示基板及其制造方法、显示装置
JPWO2021088576A5 (zh)
WO2018188417A1 (zh) 阵列基板及其修复方法、显示装置
US20180151591A1 (en) Array substrate, manufacturing method thereof, display panel and display device
KR101690600B1 (ko) 터치 스크린 일체형 표시장치 및 그 제조 방법
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
US8861065B2 (en) Electronic paper active substrate and method of forming the same and electronic paper display panel
WO2016023303A1 (zh) 阵列基板及其制造方法、显示装置
US10784290B1 (en) Method of manufacturing array substrate and array substrate
CN106920474B (zh) 阵列基板及其制造方法、显示面板和显示装置
WO2015143837A1 (zh) 薄膜晶体管及其制备方法、阵列基板及显示装置
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
US9570629B2 (en) Thin film transistor, array substrate and method of fabricating the same, and display device
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
WO2016155189A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105140240B (zh) 柔性基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant