WO2018188417A1 - 阵列基板及其修复方法、显示装置 - Google Patents

阵列基板及其修复方法、显示装置 Download PDF

Info

Publication number
WO2018188417A1
WO2018188417A1 PCT/CN2018/076962 CN2018076962W WO2018188417A1 WO 2018188417 A1 WO2018188417 A1 WO 2018188417A1 CN 2018076962 W CN2018076962 W CN 2018076962W WO 2018188417 A1 WO2018188417 A1 WO 2018188417A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
data line
drain
source
array substrate
Prior art date
Application number
PCT/CN2018/076962
Other languages
English (en)
French (fr)
Inventor
刘萌
唐硕
孙鹏
封宾
Original Assignee
京东方科技集团股份有限公司
北京京东方显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方显示技术有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/097,895 priority Critical patent/US10838273B2/en
Publication of WO2018188417A1 publication Critical patent/WO2018188417A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Definitions

  • the base substrate includes a lead region and a pixel region, the first electrode is located in the lead region, and the second electrode is located in the pixel region.
  • the projection of the source/drain on the substrate substrate falls within the projection of the data line lead extension on the substrate.
  • FIG. 3 is a schematic structural diagram of an array substrate according to another embodiment of the present disclosure.
  • 4a, 4b, 4c, 4d, 4e and 4f are schematic structural views of the array substrate of the embodiment shown in Fig. 3 at various stages of the preparation process.
  • the array substrate of the embodiments of the present disclosure is applicable to all array substrates having data line leads and source/drain electrodes which are alternately disposed and connected in a via connection.
  • data lines and data line leads formed of a metal material are described as an example.
  • the metal forming the data lines and data line leads can be a metal element or alloy.
  • the data lines and data line leads can also be formed from other conductive materials such as conductive oxides.
  • the data lines and data leads may comprise a single layer, a double layer or a multilayer structure.
  • a repair member is provided between the data line lead 3W and the source/drain 7.
  • the repair component includes, for example, a conductive material. The repairing member is electrically connected to the data line lead 3W and overlaps at least a portion of the source/drain 7.
  • the size of the overlap portion can be specifically determined according to actual needs or cost, as long as it can satisfy the electrical connection between the data line lead extension portion 4 and the source/drain 7 by laser welding, and the data line lead 3W and the source/ It is sufficient that the drains 7 are turned on.
  • a gate electrode 2 As shown in FIG. 2a, a gate electrode 2, a data line lead 3W, and a data line lead extension portion 4 are formed on the base substrate 1, so that the data line lead extension portion 4 extends from the lead region of the base substrate 1 to the pixel region.
  • the first via 81 in order to ensure that the first conductive layer 9 can be connected to the data line lead 3W, the first via 81 needs to pass through the first insulating layer 5 and the second insulating layer 8 at the same time. However, when the second insulating layer 8 covers only a portion of the first insulating layer 5, the first via 81 only needs to pass through the first insulating layer 5. In the context of the present disclosure, “deep” and “lighter” are only the relative results obtained after comparing the depth of the first via 81 with the depth of the second via 82.
  • the repairing member may be the conductive portion 11 disposed in the same layer as the second conductive layer 10. Therefore, the material of the repair member is the material of the second conductive layer 10. The conductive portion 11 is directly electrically connected to the source/drain electrodes 7.
  • source/drain electrodes 7 are formed.
  • the source/drain 7 is directly electrically connected to the conductive portion 11.
  • the display device of the embodiment of the present disclosure may be any product or component having a display function such as a liquid crystal panel, an electronic paper, an OLED panel, a mobile phone, a tablet computer, a television, a display, a notebook computer, a digital photo frame, a navigator, and the like.
  • a display function such as a liquid crystal panel, an electronic paper, an OLED panel, a mobile phone, a tablet computer, a television, a display, a notebook computer, a digital photo frame, a navigator, and the like.
  • the display device of the embodiment of the present disclosure when electrostatic discharge occurs in the production process, causing an open circuit between the data line lead and the source/drain, can be repaired by the repair component, so that the data line lead and the source/drain Channels are formed between the poles, thereby increasing the production yield of the array substrate and reducing the production cost.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及其修复方法、显示装置。该阵列基板包括：衬底基板（1），衬底基板（1）包括第一电极和第二电极，第一电极和第二电极位于不同层并且在衬底基板（1）上的投影无交叠；第一导电层（9），第一导电层（9）通过过孔电连接第一电极和第二电极，以及修复部件，修复部件配置成当第一电极和第二电极之间电连接失效时电连接第一电极和第二电极。

Description

阵列基板及其修复方法、显示装置
相关专利申请
本申请主张于2017年4月11日提交的中国专利申请No.201710233921.6的优先权，其全部内容通过引用结合于此。
技术领域
本公开涉及液晶显示技术领域，尤其涉及一种阵列基板及其修复方法、显示装置。
背景技术
高分辨率、高像素密度的液晶显示装置已经成为了目前液晶显示行业的主流。在高分辨率的液晶显示装置的设计需求下，阵列基板外围电路的结构空间往往有限，尤其是小尺寸的液晶显示装置，外围电路的结构空间尺寸更加有限。因此，阵列基板外围电路的引线区的布线方式，只能采取数据线引线、源极/漏极交替布线的方式以满足工艺要求，使得数据线引线和源极/漏极之间只能通过过孔进行连接。
发明内容
在一方面，本公开实施例提供了一种阵列基板，包括：
衬底基板，衬底基板包括第一电极和第二电极，第一电极和第二电极位于不同层并且在衬底基板上的投影无交叠；
第一导电层，第一导电层通过过孔电连接第一电极和第二电极；以及
修复部件，修复部件配置成当第一电极和第二电极之间电连接失效时电连接第一电极和第二电极。
例如，修复部件为从第一电极延伸形成的第一电极延伸部，以及第一电极延伸部与第二电极绝缘并且在衬底基板上的投影有交叠。
例如，修复部件为与第二电极电连接的导电部，以及导电部与第一电极绝缘并且在衬底基板上的投影有交叠。
例如，衬底基板包括引线区和像素区，第一电极位于引线区，并且第二电极位于像素区。
例如，像素区设有多个薄膜晶体管和多条数据线，引线区设有多条数据线引线，多条数据线和多条数据线引线一一电连接，数据线与薄膜晶体管的栅极同层设置，第一电极为所述多条数据线引线，并且第二电极为薄膜晶体管的源极/漏极。修复部件与数据线引线和源极/漏极中任意一个导电连接，并且与数据线引线和源极/漏极中的另一个以绝缘方式至少部分交叠。
例如，修复部件为数据线引线向源极/漏极一侧伸出的数据线引线延伸部，数据线引线延伸部延伸至像素区，并与源极/漏极以绝缘方式至少部分交叠。
例如，源极/漏极在衬底基板上的投影落在数据线引线延伸部在衬底基板上的投影之内。
例如，该阵列基板还包括位于像素区的第二导电层，在垂直于衬底基板方向上，第二导电层设置于薄膜晶体管的源极/漏极所在的层和栅极所在的层之间，并且第二导电层与源极/漏极导电连接且与数据线引线绝缘设置。
例如，修复部件为与第二导电层同层设置的导电部，并且导电部与源极/漏极直接导电连接。
例如，导电部与第二导电层绝缘设置，由像素区延伸至引线区，并与数据线引线以绝缘方式至少部分交叠。
例如，源极/漏极在衬底基板上的投影落在导电部在衬底基板上的投影之内。
例如，该阵列基板还包括第一绝缘层。第一绝缘层设置于数据线引线与源极/漏极之间。第一绝缘层上设置第一过孔。第一导电层通过第一过孔与数据线引线导电连接。
例如，该阵列基板还包括第二绝缘层。第二绝缘层设置于第一导电层与源极/漏极之间。第二绝缘层上设置第二过孔。第一导电层通过第二过孔与源极/漏极导电连接。
例如，第一过孔贯穿第一绝缘层和第二绝缘层。
例如，数据线和数据线引线由金属形成。
在另一方面，本公开实施例提供了一种显示装置，包括上述的阵列基板。
在又一方面，本公开实施例提供了一种修复上述阵列基板的方法。 该方法包括：当第一电极和第二电极电连接失效时，利用修复部件电连接第一电极和第二电极。
例如，该方法包括：利用激光焊接使修复部件与第一电极和第二电极其中之一电连接。
附图说明
图1为本公开一实施例的阵列基板的结构示意图；
图2a、2b、2c、2d和2e为图1所示实施例的阵列基板在制备过程的各个阶段的示意性结构图；
图3为本公开另一实施例的阵列基板的结构示意图；以及
图4a、4b、4c、4d、4e和4f为图3所示实施例的阵列基板在制备过程的各个阶段的示意性结构图。
具体实施方式
通常，阵列基板的过孔连接方式是通过采用第二层氧化铟锡层将数据线引线、源极/漏极连接。由于第二层氧化铟锡层膜厚约600
Figure PCTCN2018076962-appb-000001
，膜厚较薄并且裸露于阵列基板的表面，而数据线引线和源极/漏极之间存在段差，因此，在生产工艺中容易产生静电释放，使得数据线引线和源极/漏极之间发生断路。目前阵列基板的过孔连接方式对此并无相应的补救结构，导致产生此问题后无法维修，降低了阵列基板的生产良率。
下面，结合附图，对本公开实施例的阵列基板及其修复方法、显示装置的结构以及工作原理等作进一步的说明。
附图标记：1、衬底基板；2、栅极；3、数据线；3W、数据线引线；4、数据线引线延伸部；5、第一绝缘层；6、有源层；7、源极/漏极；8、第二绝缘层；81、第一过孔；82、第二过孔；9、第一导电层；10、第二导电层；11、导电部；PA、像素区；WA、引线区。
本公开实施例的阵列基板适用于全部带有交替设置的并以过孔连接方式连接的数据线引线和源极/漏极的阵列基板。
在本公开实施例中，以带有分别在引线区和像素区交替设置的并以过孔连接方式连接的数据线引线和源极/漏极的阵列基板为例进行描述。如图1所示，该阵列基板包括衬底基板1。例如，衬底基板1的材 料为玻璃，并且被划分为引线区WA和像素区PA。衬底基板1的像素区PA设有多个薄膜晶体管和多条数据线3。每个薄膜晶体管包括栅极2、有源层6、源极/漏极7等结构。衬底基板1的引线区WA设有多条与薄膜晶体管的栅极同层设置的数据线引线3W，其分别用于与各个对应的薄膜晶体管的源极/漏极7连接以引出其数据信号。如本领域技术人员所知晓，当数据线延伸到像素区外部的区域，诸如本公开实施例中的引线区的外围区域时，数据线称为数据线引线。也就是说，数据线和数据线引线通常为一体结构，即，利用同一成膜工艺和同一图案化工艺形成。然而，本公开实施例不限于此，数据线引线可以与数据线分开形成，只要数据线引线电连接到数据线即可。
在本公开实施例中，以金属材料形成的数据线和数据线引线为例进行描述。然而本领域普通技术人员将理解，形成数据线和数据线引线的金属可以是金属单质或者合金。数据线和数据线引线还可以由诸如导电氧化物的其它导电材料形成。此外，数据线和数据引线可以包括单层、双层或者多层结构。
应指出，此处的表述“数据线(或数据线引线)和栅极同层设置”是指数据线(或数据线引线)和栅极利用同一成膜工艺和同一图案化工艺形成。从结构上说，数据线(或数据线引线)和栅极在阵列基板的各层中位于同一堆叠层级。应指出，同层设置的数据线(或数据线引线)和栅极与衬底基板的距离不一定相同。
在本实施例中，数据线引线3W位于引线区WA，并且数据线3和源极/漏极7位于像素区PA。第一绝缘层5的材料为非金属，例如氮化硅。第一绝缘层5被设置于数据线引线3W所在的层与源极/漏极7所在的层之间。第一绝缘层5保护数据线引线3W，并且使数据线引线3W和源极/漏极7之间无法直接接触而形成导电连接。由于设有第一绝缘层5，因此源极/漏极7与数据线引线3W之间存在段差。
第一导电层9充当公共电极，其材料为氧化铟锡。第一导电层9的大小可以设置为可覆盖任意一条数据线引线3W和与该数据线引线3W对应的薄膜晶体管的源极/漏极7。
第二绝缘层8的材料为非金属，例如氮化硅。第二绝缘层8设置于第一导电层9所在的层与源极/漏极7所在的层之间，以保护源极/漏极7。在一实施例中，如图1所示，第二绝缘层8完全覆盖第一绝缘 层5。在另一实施例中，第二绝缘层8只覆盖部分第一绝缘层5。
由于第一绝缘层5的设置，导致数据线引线3W所在的层和源极/漏极7所在的层之间绝缘。因此，为了实现数据线引线3W与源极/漏极7之间的导电连接，在第一绝缘层5上设置一个较深的第一过孔81，并且在第二绝缘层8上设置一个较浅的第二过孔82。第一导电层9通过第一过孔81与数据线引线3W导电连接并通过第二过孔82与源极/漏极7导电连接。藉此，第一导电层9通过过孔实现数据线引线3W和源极/漏极7之间的连接，使得数据线引线3W和源极/漏极7之间形成通路。
需要说明的是，在图中所示的结构中，为了保证第一导电层9可以与数据线引线3W连接，第一过孔81同时穿过第一绝缘层5和第二绝缘层8。当第二绝缘层8只覆盖第一绝缘层5的部分时，并且当第一过孔81形成于第一绝缘层5的未被第二绝缘层8覆盖的区域时，第一过孔81仅需穿过第一绝缘层5。在本公开上下文中，“较深”和“较浅”仅为第一过孔81的深度和第二过孔82的深度比较后得到的相对结果。
由于源极/漏极7与数据线引线3W之间存在段差，仅通过第一导电层9使数据线引线3W和源极/漏极7导电连接时，在生产工艺中容易产生静电释放，进而烧断数据线引线3W和源极/漏极7之间的第一导电层9，使得数据线引线3W和源极/漏极7之间发生断路，此时无法进行有效的维修。因此本公开中，在数据线引线3W和源极/漏极7之间设有修复部件。该修复部件例如包括导电材料。该修复部件与数据线引线3W导电连接，并且与源极/漏极7的至少部分交叠。即使在生产工艺中发生了静电释放，使得数据线引线3W和源极/漏极7之间发生断路，修复部件可以用于进行维修，使得数据线引线3W和源极/漏极7之间形成通路。这提高阵列基板的生产良率，并且可以适用于所有采用交替布线方式的阵列基板。
如图1所示，在本实施例中，修复部件例如与数据线引线3W同层设置。例如，修复部件为数据线引线3W向源极/漏极7一侧伸出的数据线引线延伸部4，即，二者为一体结构。因此，修复部件的材料即为数据线引线3W的材料。数据线引线延伸部4从引线区延伸至像素区，并且与源极/漏极7以绝缘方式至少部分交叠。在本公开实施例的 上下文中，“数据线引线延伸部与源极/漏极至少部分交叠”是指“数据线引线延伸部在衬底基板上的正投影与源极/漏极在衬底基板上的正投影至少部分交叠”。在一示例中，数据线引线延伸部在衬底基板上的正投影与源极/漏极在衬底基板上的正投影部分交叠。在另一示例中，源极/漏极在衬底基板上的正投影落在数据线引线延伸部在衬底基板上的正投影之内。交叠部分大小可根据实际需要或者成本具体确定，只要是能够满足可以通过激光焊接使数据线引线延伸部4和源极/漏极7之间导电连接，并且使数据线引线3W和源极/漏极7之间导通即可。
图2a-2e为本实施例的阵列基板在具体制备步骤时的示意性剖面图。例如，该阵列基板的制作方法包括下述步骤。
如图2a所示，在衬底基板1上形成栅极2、数据线引线3W和数据线引线延伸部4，使得数据线引线延伸部4从衬底基板1的引线区延伸到像素区。
如图2b所示，在形成有栅极2、数据线引线3W和数据线引线延伸部4的衬底基板1上形成第一绝缘层5。
如图2c所示，形成有源层6以及源极/漏极7。
如图2d所示，形成第二绝缘层8，并在数据线引线3W上方和源极/漏极7上方分别形成第一过孔81和第二过孔82。在图2d所示实施例中，第一过孔81贯穿第一绝缘层5和第二绝缘层8，并且第二过孔82贯穿第二绝缘层8。在可替换实施例中，第二绝缘层8未完全覆盖数据线引线3W上方的第一绝缘层5。这种情况下，第一过孔81仅贯穿第一绝缘层5。
最后，如图2e所示，在第二绝缘层8上方形成分别与数据线引线3W和源极/漏极7导电连接的第一导电层9。
从上述制作方法可以看出，根据本实施例的阵列基板，在生产工艺中发生了静电释放使得数据线引线和源极/漏极之间发生断路时，可以通过修复部件进行维修，使得数据线引线和源极/漏极之间形成通路。此外，还可以简化生产工艺，节约了生产成本。
以下结合图3和图4a-4f描述根据本公开另一实施例的阵列基板。该阵列基板的原理与结合图1和图2a-2e描述的实施例相同，二者在结构上的区别如下。
在垂直于衬底基板方向上，在源极/漏极所在的层和数据线引线所 在的层之间还设有第二导电层。第二导电层例如充当像素电极并且位于像素区。例如，第二导电层的材料为氧化铟锡。具体地，在垂直于衬底基板方向上，第二导电层设置于第一绝缘层所在的层和源极/漏极所在的层之间，并且第二导电层与源极/漏极导电连接且与数据线引线绝缘设置。此时，修复部件与源极/漏极导电连接，并且与数据线引线的至少部分交叠。这种结构可以适用于ADS(Advanced Super Dimensional Switching)模式、HADS(High Aperture Advanced Super Dimensional Switching)模式等阵列基板，即可以适用于全部带有公共电极和像素电极的阵列基板。
以HADS模式的阵列基板为例进行描述。如图3所示，该阵列基板包括衬底基板1，衬底基板1的材料为玻璃，并且被划分为引线区WA和像素区PA。衬底基板1的像素区PA设有多个薄膜晶体管，其中，每个薄膜晶体管包括栅极2、有源层6、源极/漏极7等结构。衬底基板1的引线区WA设有多条与薄膜晶体管的栅极2同层设置的数据线引线3W，分别用于与各个对应的薄膜晶体管的源极/漏极7连接引出其数据信号。
在本实施例中，数据线引线3W位于引线区WA，并且源极/漏极7和第二导电层10位于像素区PA。第一绝缘层5的材料为非金属，例如氮化硅。第一绝缘层5保护数据线引线3W，并且使数据线引线3W和源极/漏极7之间无法直接接触而形成导电连接。在垂直于衬底基板1的方向上，第二导电层10设置于第一绝缘层5所在的层与源极/漏极7所在的层之间，并且与源极/漏极7导电连接。由于设有第一绝缘层5，源极/漏极7与数据线引线3W之间存在段差。第一导电层9例如充当公共电极并且其材料为氧化铟锡。第一导电层9的大小设置为可覆盖任意一条数据线引线3W和与该数据线引线3W对应的薄膜晶体管的源极/漏极7。
第二绝缘层8的材料为非金属，例如氮化硅。第二绝缘层8设置于第一导电层9所在的层与第一绝缘层5所在的层之间，以保护源极/漏极7。在一实施例中，如图3所示，第二绝缘层8完全覆盖第一绝缘层5。在可替换实施例中，第二绝缘层8只覆盖部分第一绝缘层5。
由于第一绝缘层5的设置，数据线引线3W所在的层和源极/漏极7所在的层之间绝缘。因此，为了实现数据线引线3W与源极/漏极7 之间的导电连接，可以在第一绝缘层5上设置一个较深的第一过孔81，并且在第二绝缘层8上设置一个较浅的第二过孔82。第一导电层9通过第一过孔81与数据线引线3W导电连接，并且通过第二过孔82与源极/漏极7导电连接。藉此，第一导电层9通过过孔实现对数据线引线3W和源极/漏极7的连接，使得数据线引线3W和源极/漏极7之间形成通路。
需要说明的是，在图中所示的结构中，为了保证第一导电层9可以与数据线引线3W连接，第一过孔81需要同时穿过第一绝缘层5和第二绝缘层8。然而，当第二绝缘层8只覆盖第一绝缘层5的部分时，第一过孔81仅需穿过第一绝缘层5即可。在本公开上下文中，“较深”和“较浅”仅为第一过孔81的深度和第二过孔82的深度比较后得到的相对结果。
具体地，在本实施例中，修复部件可以为与第二导电层10同层设置的导电部11。因此，修复部件的材料即为第二导电层10的材料。导电部11与源极/漏极7直接导电连接。
需要说明的是，导电部11与第二导电层10之间绝缘设置。例如，在一实施例中，第二导电层10与导电部11之间设置绝缘层，使得导电部11与第二导电层之间绝缘。在可替换实施例中，第二导电层10与导电部11之间设置间隙，使得第二导电层与导电部11之间不连接。导电部11由像素区PA延伸至引线区WA，并且与数据线引线3W以绝缘方式至少部分交叠。如上文所述，“导电部与数据线引线至少部分交叠”是指“导电部在衬底基板上的正投影与数据线引线在衬底基板上的正投影至少部分交叠”。具体的交叠部分大小可根据实际需要或者成本具体确定，只要是能够满足可以通过激光焊接使数据线引线3W和导电部11之间导电连接，并且使数据线引线3W和源极/漏极7之间导通即可。
图4a-4f为本实施例的阵列基板的具体制备步骤时的示意性剖面图。例如，该阵列基板的制作方法包括下述步骤。
如图4a所示，在衬底基板1上形成栅极2和数据线引线3W。
如图4b所示，在形成有栅极2和数据线引线3W的衬底基板1上形成第一绝缘层5。
如图4c所示，形成有源层6、第二导电层10和导电部11。导电 部11从像素区PA延伸至引线区WA。
如图4d所示，形成源极/漏极7。源极/漏极7与导电部11直接导电连接。
如图4e所示，形成第二绝缘层8，并在第一绝缘层5和第二绝缘层8上分别开设第一过孔81和第二过孔82。如所示，第一过孔81位于数据线引线3W上方并且贯穿第一绝缘层5和第二绝缘层8，并且第二过62位于源极/漏极7上方并且贯穿第二绝缘层8。
最后，如图4f所示，在第二绝缘层8上方形成分别与数据线引线3W和源极/漏极7导电连接的第一导电层9。
从上述生产方法可以看出，本实施例的阵列基板的生产工艺，由于阵列基板本身即设有第二导电层，只需要对第二导电层进行修改即可，符合现有的1+5Mask工艺(或1+4Mask工艺)要求。在生产工艺中发生了静电释放，使得数据线引线和源极/漏极之间发生断路时，可以通过修复部件进行维修，使得数据线引线和源极/漏极之间形成通路。此外，可以简化生产工艺，节约了生产成本。
本公开实施例的阵列基板的修复方法可以应用于结合图1和图2a-2e所示实施例或图3所示实施例中的任意一种阵列基板。当连接数据线引线和源极/漏极的第一导电层断路时，通过激光焊接将修复部件和与其绝缘交叠的数据线引线或源极/漏极导电连接，从而通过修复部件在数据线引线和源极/漏极之间形成通路。
因此，本公开实施例的修复方法可以在生产工艺中发生了静电释放，使得数据线引线和源极/漏极之间发生断路时，通过修复部件进行维修，使得数据线引线和源极/漏极之间形成通路，从而使阵列基板可以修复，提高阵列基板的生产良率。
本公开还提供了一种显示装置，包括结合图1和图2a-2e描述的实施例或结合图3和图4a-4f描述的实施例中的任意一种阵列基板。该阵列基板中设置了修复部件。修复部件包括导电材料。修复部件与数据线引线和源极/漏极中任意一个导电连接，并且与数据线引线和源极/漏极中的另一个以绝缘方式至少部分交叠。
本公开实施例的显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或者部件。
本公开实施例的显示装置，当在生产工艺中发生了静电释放，使得数据线引线和源极/漏极之间发生断路时，可以通过修复部件进行维修，使得数据线引线和源极/漏极之间形成通路，从而提高阵列基板的生产良率，降低了生产成本。
本公开实施例提供了一种阵列基板及其修复方法、显示装置。该阵列基板包括：衬底基板，其中衬底基板包括第一电极和第二电极，第一电极和第二电极位于不同层并且在衬底基板上的投影无交叠；第一导电层，第一导电层通过过孔电连接第一电极和第二电极；以及修复部件，修复部件配置成当第一电极和第二电极之间电连接失效时电连接第一电极和第二电极。具体而言，以第一电极为数据线引线且第二电极为源极/漏极为例，通过设置修复部件，使修复部件与数据线引线和源极/漏极中任意一个导电连接，并且与数据线引线和源极/漏极中的另一个以绝缘方式至少部分交叠。当阵列基板在生产工艺中发生静电释放而导致数据线引线和源极/漏极之间发生诸如断路的电连接失效时，可以通过维修来恢复数据线引线和源极/漏极之间的电连接，进而提高阵列基板的生产良率，节约生产成本。
以上，仅为本公开的示意性描述，本领域普通技术人员应该知道，在不偏离本公开的工作原理的基础上，可以对本公开作出多种改进，这均属于本公开的保护范围。

Claims (18)

  1. 一种阵列基板，包括：
    衬底基板，其中所述衬底基板包括第一电极和第二电极，所述第一电极和第二电极位于不同层并且在所述衬底基板上的投影无交叠；
    第一导电层，所述第一导电层通过过孔电连接所述第一电极和所述第二电极；以及
    修复部件，所述修复部件配置成当所述第一电极和所述第二电极之间电连接失效时电连接所述第一电极和所述第二电极。
  2. 根据权利要求1所述的阵列基板，其中所述修复部件为从所述第一电极延伸形成的第一电极延伸部，以及
    其中所述第一电极延伸部与所述第二电极绝缘并且在所述衬底基板上的投影有交叠。
  3. 根据权利要求1所述的阵列基板，其中所述修复部件为与所述第二电极电连接的导电部，以及
    其中所述导电部与所述第一电极绝缘并且在所述衬底基板上的投影有交叠。
  4. 根据权利要求1-3中任意一项所述的阵列基板，其中所述衬底基板包括引线区和像素区，所述第一电极位于所述引线区，并且所述第二电极位于所述像素区。
  5. 根据权利要求4所述的阵列基板，其中所述像素区设有多个薄膜晶体管和多条数据线，所述引线区设有多条数据线引线，所述多条数据线和所述多条数据线引线一一电连接，所述数据线与所述薄膜晶体管的栅极同层设置，所述第一电极为所述多条数据线引线，并且所述第二电极为所述薄膜晶体管的源极/漏极；以及
    其中所述修复部件与所述数据线引线和所述源极/漏极中任意一个导电连接，并且与所述数据线引线和所述源极/漏极中的另一个以绝缘方式至少部分交叠。
  6. 根据权利要求5所述的阵列基板，其中所述修复部件为所述数据线引线向所述源极/漏极一侧伸出的数据线引线延伸部，所述数据线引线延伸部延伸至所述像素区，并与所述源极/漏极以绝缘方式至少部分交叠。
  7. 根据权利要求6所述的阵列基板，其中所述源极/漏极在所述衬底基板上的投影落在所述数据线引线延伸部在所述衬底基板上的投影之内。
  8. 根据权利要求5所述的阵列基板，还包括位于所述像素区的第二导电层，在垂直于所述衬底基板方向上，所述第二导电层设置于所述薄膜晶体管的源极/漏极所在的层和所述栅极所在的层之间，并且所述第二导电层与所述源极/漏极导电连接且与所述数据线引线绝缘设置。
  9. 根据权利要求8所述的阵列基板，其中所述修复部件为与所述第二导电层同层设置的导电部，并且所述导电部与所述源极/漏极直接导电连接。
  10. 根据权利要求9所述的阵列基板，其中所述导电部与所述第二导电层绝缘设置，由所述像素区延伸至所述引线区，并且与所述数据线引线以绝缘方式至少部分交叠。
  11. 根据权利要求10所述的阵列基板，其中所述源极/漏极在所述衬底基板上的投影落在所述导电部在所述衬底基板上的投影之内。
  12. 根据权利要求5所述的阵列基板，还包括第一绝缘层，其中所述第一绝缘层设置于所述数据线引线与所述源极/漏极之间，所述第一绝缘层上设置第一过孔，并且所述第一导电层通过所述第一过孔与所述数据线引线导电连接。
  13. 根据权利要求12所述的阵列基板，还包括第二绝缘层，其中所述第二绝缘层设置于所述第一导电层与所述源极/漏极之间，所述第二绝缘层上设置第二过孔，并且所述第一导电层通过所述第二过孔与所述源极/漏极导电连接。
  14. 根据权利要求13所述的阵列基板，其中所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层。
  15. 根据权利要求5所述的阵列基板，其中所述数据线和所述数据线引线由金属形成。
  16. 一种显示装置，包括如权利要求1-15中任一项所述的阵列基板。
  17. 一种修复如权利要求1-15中任一项所述的阵列基板的方法，包括：当所述第一电极和所述第二电极电连接失效时，利用所述修复部件电连接所述第一电极和所述第二电极。
  18. 根据权利要求17所述的方法，包括：利用激光焊接使所述修复部件与所述第一电极和所述第二电极其中之一电连接。
PCT/CN2018/076962 2017-04-11 2018-02-22 阵列基板及其修复方法、显示装置 WO2018188417A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/097,895 US10838273B2 (en) 2017-04-11 2018-02-22 Array substrate, repair method thereof, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710233921.6A CN106842751B (zh) 2017-04-11 2017-04-11 阵列基板及其修复方法、显示装置
CN201710233921.6 2017-04-11

Publications (1)

Publication Number Publication Date
WO2018188417A1 true WO2018188417A1 (zh) 2018-10-18

Family

ID=59146708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/076962 WO2018188417A1 (zh) 2017-04-11 2018-02-22 阵列基板及其修复方法、显示装置

Country Status (3)

Country Link
US (1) US10838273B2 (zh)
CN (1) CN106842751B (zh)
WO (1) WO2018188417A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106842751B (zh) * 2017-04-11 2020-06-23 京东方科技集团股份有限公司 阵列基板及其修复方法、显示装置
CN106960851B (zh) * 2017-05-24 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示设备
CN108364980A (zh) * 2018-01-31 2018-08-03 昆山国显光电有限公司 修复金属线路的方法和oled面板
CN110165058A (zh) * 2018-03-26 2019-08-23 京东方科技集团股份有限公司 阵列基板及其制备方法、修复方法、显示装置
CN110941124B (zh) * 2019-12-02 2021-06-01 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
US11360359B2 (en) * 2020-08-17 2022-06-14 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display panel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122695A (zh) * 2007-08-01 2008-02-13 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
CN101446724A (zh) * 2008-12-16 2009-06-03 昆山龙腾光电有限公司 液晶显示装置、阵列基板及其缺陷修补方法
US20100163880A1 (en) * 2008-12-30 2010-07-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN102650784A (zh) * 2012-01-21 2012-08-29 京东方科技集团股份有限公司 一种阵列基板、液晶显示器件及其修复方法
CN202939398U (zh) * 2012-12-14 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管阵列基板及显示装置
CN106842751A (zh) * 2017-04-11 2017-06-13 京东方科技集团股份有限公司 阵列基板及其修复方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219041B1 (ko) * 2005-07-07 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102809857B (zh) * 2012-07-24 2015-06-10 深圳市华星光电技术有限公司 一种液晶显示面板以及液晶显示装置
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122695A (zh) * 2007-08-01 2008-02-13 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
CN101446724A (zh) * 2008-12-16 2009-06-03 昆山龙腾光电有限公司 液晶显示装置、阵列基板及其缺陷修补方法
US20100163880A1 (en) * 2008-12-30 2010-07-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN102650784A (zh) * 2012-01-21 2012-08-29 京东方科技集团股份有限公司 一种阵列基板、液晶显示器件及其修复方法
CN202939398U (zh) * 2012-12-14 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管阵列基板及显示装置
CN106842751A (zh) * 2017-04-11 2017-06-13 京东方科技集团股份有限公司 阵列基板及其修复方法、显示装置

Also Published As

Publication number Publication date
CN106842751A (zh) 2017-06-13
US10838273B2 (en) 2020-11-17
CN106842751B (zh) 2020-06-23
US20190146291A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
WO2018188417A1 (zh) 阵列基板及其修复方法、显示装置
TWI753513B (zh) 顯示基板及顯示裝置
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
TWI564644B (zh) 顯示裝置
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
US10411044B2 (en) Display substrate and manufacturing method thereof, display device
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
WO2019242600A1 (zh) 有机电致发光显示面板、其制作方法及显示装置
TW201445231A (zh) 畫素結構、顯示面板與畫素結構的製作方法
JP2007025562A (ja) 液晶表示装置及びその製造方法
CN110808340A (zh) 显示基板及其制造方法、显示装置
TW202016616A (zh) 顯示面板及其製造方法
WO2018196403A1 (zh) 阵列基板及其制作方法、显示装置
JP2017037131A (ja) アレイ基板とそのアレイ基板を用いた液晶表示装置
WO2016023303A1 (zh) 阵列基板及其制造方法、显示装置
US20200174325A1 (en) Array substrate and display device
WO2017054381A1 (zh) 阵列基板、制造方法以及相应的显示面板和电子装置
WO2019015308A1 (zh) 阵列基板和显示装置
US10818798B2 (en) Display panel, array substrate, thin film transistor and method for manufacturing the same
WO2016155194A1 (zh) 一种阵列基板及其制备方法、显示装置
WO2021072781A1 (zh) 显示面板
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
JP2013050472A (ja) 液晶表示装置
WO2022083354A1 (zh) 显示基板及其制作方法、显示装置
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18785049

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18785049

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 30.03.2020)

122 Ep: pct application non-entry in european phase

Ref document number: 18785049

Country of ref document: EP

Kind code of ref document: A1