CN109690661B - 有源矩阵基板和具备有源矩阵基板的显示装置 - Google Patents

有源矩阵基板和具备有源矩阵基板的显示装置 Download PDF

Info

Publication number
CN109690661B
CN109690661B CN201780053900.4A CN201780053900A CN109690661B CN 109690661 B CN109690661 B CN 109690661B CN 201780053900 A CN201780053900 A CN 201780053900A CN 109690661 B CN109690661 B CN 109690661B
Authority
CN
China
Prior art keywords
inspection
tfts
active matrix
matrix substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780053900.4A
Other languages
English (en)
Other versions
CN109690661A (zh
Inventor
西村淳
原义仁
近间义雅
中田幸伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109690661A publication Critical patent/CN109690661A/zh
Application granted granted Critical
Publication of CN109690661B publication Critical patent/CN109690661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

有源矩阵基板(1001)具备：多个检查用TFT(10Q)，其配置在非显示区域(900)；以及检查电路(200)，其包含多个检查用TFT(10Q)，多个检查用TFT(10Q)的至少一部分配置在搭载半导体芯片的半导体芯片搭载区域(R)内，多个检查用TFT(10Q)各自包含：半导体层；下部栅极电极(FG)，其隔着栅极绝缘层配置在半导体层的基板侧；上部栅极电极(BG)，其隔着包含第1绝缘层的绝缘层配置在半导体层的与基板相反的一侧；以及源极电极和漏极电极，其连接到半导体层。

Description

有源矩阵基板和具备有源矩阵基板的显示装置
技术领域
本发明涉及使用氧化物半导体形成的有源矩阵基板和具备有源矩阵基板的显示装置。
背景技术
液晶显示装置等所使用的有源矩阵基板具有：显示区域，其具有多个像素；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域中按每个像素具备薄膜晶体管(Thin Film Transistor；以下称为“TFT”)等开关元件。作为这种开关元件，以往广泛使用将非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。
作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT 相比能以高速进行动作。
在非显示区域搭载有构成源极驱动器、栅极驱动器等驱动电路的半导体芯片(COG(Chip on Glass；玻璃上芯片)安装)。在本说明书中，将有源矩阵基板中的搭载半导体芯片的区域称为“半导体芯片搭载区域”。在非显示区域还配置有用于将半导体芯片的端子与显示区域的栅极总线或源极总线连接起来的多个端子部。这些端子部例如形成在半导体芯片搭载区域(即，配置在半导体芯片与基板之间)。
有时也会在非显示区域单片地(一体地)设置栅极驱动器、源极驱动器等驱动电路。将形成为单片的驱动电路称为“单片驱动器”。单片驱动器通常使用TFT来构成。最近，利用了使用氧化物半导体 TFT来制作单片驱动器的技术。从而，边框区域的窄小化、安装工序简化所带来的成本降低得以实现。
近年来，在智能手机、不到10型的小型平板等对窄边框化要求较高的设备中，大多在非显示区域中形成有单片栅极驱动电路，源极驱动电路以COG方式安装。
在非显示区域还设置用于进行作为液晶显示装置(液晶显示面板)的故障检测方法的伪动态点亮检查的检查电路。从而，能检测有源矩阵基板上的配线的断线/短路等故障。
检查电路例如包含多个TFT(以下称为“检查用TFT”)。各检查用TFT连接到源极总线或栅极总线。在点亮检查时，通过将检查用 TFT设为导通状态，对源极总线或栅极总线供应检查用的信号。在点亮检查后，在液晶显示面板的正常动作时，检查用TFT维持在截止状态。
以往，检查用TFT配置在半导体芯片搭载区域与显示区域之间，或者夹着显示区域配置在其相反侧的非显示区域等。近年来，为了实现非显示区域的进一步窄小化，提出了将包含检查用TFT的检查电路配置在半导体芯片搭载区域内的构成(例如专利文献1和2)。
现有技术文献
专利文献
专利文献1：特开2004-101863号公报
专利文献2：特开2014-153493号公报
发明内容
发明要解决的问题
在专利文献1和2所提出的构成中，检查用TFT配置在半导体芯片的下方。本发明人经研究后认为，在液晶显示面板的正常动作中，半导体芯片的温度变得非常高(例如比周围温度高10～20℃)，因此，半导体芯片的下方也变为高温。因此，检查用TFT的特性可能会因温度而改变，无法维持截止状态，得不到较高的可靠性。
另外，检查用TFT通常以通过与像素TFT共同的工艺来形成，大多具有相同或类似的结构。因此，要是想形成具有能耐高温的特性的检查用TFT，则通过与检查用TFT共同的工艺形成的像素TFT的特性可能会偏离所要求的特性。
本发明的实施方式是鉴于上述情况而完成的，其目的在于提供一种有源矩阵基板，具备构成点亮检查电路的高可靠性的检查用 TFT，能实现小型化。
用于解决问题的方案
本发明的一个实施方式的有源矩阵基板具有：显示区域，其包含多个像素区域；以及上述显示区域以外的非显示区域，上述有源矩阵基板具备：基板；多个源极总线和多个栅极总线，其支撑于上述基板；多个像素TFT，其支撑于上述基板，并且配置在上述多个像素区域中的每一个像素区域；多个检查用TFT，其支撑于上述基板并且配置在上述非显示区域，上述多个检查用TFT分别连接到上述多个源极总线或上述多个栅极总线中的至少1个；检查电路，其包含上述多个检查用TFT；多个端子部，其用于将上述多个源极总线或上述多个栅极总线连接到安装在上述有源矩阵基板上的半导体芯片的端子；以及第1绝缘层，其配置在上述显示区域和上述非显示区域，并且在上述显示区域中覆盖上述多个像素TFT，上述多个检查用TFT的至少一部分配置在搭载上述半导体芯片的半导体芯片搭载区域内，上述多个检查用TFT各自包含：半导体层；下部栅极电极，其隔着栅极绝缘层配置在上述半导体层的上述基板侧；上部栅极电极，其隔着包含上述第1绝缘层的绝缘层配置在上述半导体层的与上述基板相反的一侧；以及源极电极和漏极电极，其连接到上述半导体层。
在一个实施方式中，上述多个像素TFT是底栅结构TFT，是与上述多个检查用TFT的上述半导体层使用同一半导体膜形成的。
在一个实施方式中，上述检查电路还包含：第1检查用栅极配线，其电连接到上述多个检查用TFT的上述下部栅极电极；以及第2检查用栅极配线，其电连接到上述多个检查用TFT的上述上部栅极电极。
在一个实施方式中，还具备第2绝缘层，上述第2绝缘层配置在上述第1绝缘层上，包含有机绝缘层，上述第2绝缘层具有1个或多个开口部，上述1个或多个开口部配置为在从上述基板的法线方向来看时与上述多个检查用TFT中的每一个检查用TFT中的上述半导体层的至少一部分重叠，上述第2检查用栅极配线形成在上述第2绝缘层上和上述开口部内，上述第2检查用栅极配线中的位于上述开口部内的部分作为上述上部栅极电极发挥功能。
在一个实施方式中，在从上述基板的法线方向来看时，上述1 个或多个开口部是设置为与包含上述多个检查用TFT的上述半导体层的区域重叠的1个开口部。
在一个实施方式中，上述第1检查用栅极配线包含上述下部栅极电极，上述第2检查用栅极配线包含上述上部栅极电极，在从上述基板的法线方向来看时，上述多个检查用TFT在第1方向上排列，上述第1检查用栅极配线和上述第2检查用栅极配线以与上述多个检查用 TFT的上述半导体层至少部分重叠的方式在上述第1方向上延伸。
在一个实施方式中，在从上述基板的法线方向来看时，上述多个检查用TFT在第1方向上排列，上述第1检查用栅极配线和上述第2 检查用栅极配线中的一方配线以与上述多个检查用TFT的上述半导体层至少部分重叠的方式在上述第1方向上延伸，上述第1检查用栅极配线和上述第2检查用栅极配线中的另一方配线包含：干部分，其在上述第1方向上延伸；以及多个突出部分，其以与上述多个检查用 TFT的上述半导体层至少部分重叠的方式从上述干部分延伸。
在一个实施方式中，在上述多个检查用TFT中的每一个检查用TFT中，上述半导体层、上述源极电极以及上述漏极电极配置为在上述半导体层内沿着与上述第1方向正交的第2方向形成沟道。
在一个实施方式中，在上述显示区域中还具备：下部透明电极，其设置在上述第1绝缘层之上；以及上部透明电极，其隔着电介质层配置在上述下部透明电极上，上述多个检查用TFT的上述上部栅极电极是与上述下部透明电极或上述上部透明电极由相同透明导电膜形成的。
在一个实施方式中，还具备配置在上述非显示区域的、包含多个电路用TFT的电路，上述多个像素TFT和上述多个检查用TFT是氧化物半导体TFT，上述多个电路用TFT是结晶质硅TFT。
在一个实施方式中，上述检查电路还包含多个其它检查用TFT，上述多个其它检查用TFT分别串联连接到上述多个检查用TFT中的1 个检查用TFT，上述多个其它检查用TFT是与上述多个电路用TFT使用相同结晶质硅半导体膜形成的结晶质硅TFT。
在一个实施方式中，上述多个像素TFT和上述多个检查用TFT是使用同一氧化物半导体膜形成的氧化物半导体TFT。
在一个实施方式中，上述氧化物半导体TFT是蚀刻阻挡型TFT。
在一个实施方式中，上述氧化物半导体TFT是沟道蚀刻型TFT。
在一个实施方式中，上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
在一个实施方式中，上述In-Ga-Zn-O系半导体包含结晶质部分。
在一个实施方式中，上述氧化物半导体TFT包含具有层叠结构的氧化物半导体层。
本发明的一个实施方式的显示装置具备：上述任一项所述的有源矩阵基板；半导体芯片，其安装在上述有源矩阵基板的上述半导体芯片搭载区域；相对基板，其配置为与上述有源矩阵基板相对；以及显示介质层，其设置在上述有源矩阵基板与上述相对基板之间。
发明效果
根据本发明的一个实施方式，提供一种有源矩阵基板，具备构成点亮检查电路的高可靠性的检查用TFT，能实现小型化。
附图说明
图1是用于说明第1实施方式的有源矩阵基板1001的示意性俯视图。
图2A是示出有源矩阵基板1001中的检查用TFT10Q的一个例子的图。
图2B是示出半导体芯片搭载区域R的构成的一个例子的图。
图3的(a)和(b)分别是像素TFT10P和检查用TFT10Q的示意性截面图。
图4是例示向背栅极电极施加的电压VBG与背栅结构TFT的阈值电压Vth的关系的图。
图5是例示背栅结构TFT的Id-Vg特性的背栅极电位依赖性的图。
图6是例示单栅结构TFT的Id-Vg特性相对于光负偏置应力的变化的图。
图7是例示背栅结构TFT的Id-Vg特性相对于光负偏置应力的变化的图。
图8是示出有源矩阵基板1001中的1个像素区域的示意性俯视图。
图9是有源矩阵基板1001中的检查电路200的示意性俯视图。
图10是示出有源矩阵基板1001中的检查用TFT10Q和像素 TFT10P的一个例子的示意性截面图。
图11是示出第1实施方式的变形例1的检查电路201的俯视图。
图12是示出第1实施方式的变形例2的检查电路202的俯视图。
图13是例示有源矩阵基板1001中的另一检查用TFT10Q和像素TFT10P的示意性截面图。
图14是例示有源矩阵基板1001中的又一检查用TFT10Q和像素 TFT10P的示意性截面图。
图15是例示有源矩阵基板1001中的又一检查用TFT10Q和像素 TFT10P的示意性截面图。
图16是例示第2实施方式的有源矩阵基板1002中的检查用 TFT10Q、电路用TFT10A以及像素TFT10P的截面图。
图17是示出第3实施方式的有源矩阵基板1003的一个例子的俯视图。
具体实施方式
(第1实施方式)
下面，参照附图来说明本发明的有源矩阵基板的第1实施方式。本实施方式的有源矩阵基板广泛应用于各种显示装置、电子设备等。在此，以具备构成源极驱动电路的半导体芯片并且形成有单片栅极驱动电路的有源矩阵基板为例进行说明。此外，本实施方式的有源矩阵基板只要具备构成栅极驱动电路和源极驱动电路中的至少一方驱动电路的半导体芯片即可，例如也可以具备构成栅极驱动电路的半导体芯片。
图1是用于说明本实施方式的有源矩阵基板1001的示意性俯视图。
有源矩阵基板1001具有：显示区域800，其包含多个像素区域；以及显示区域800以外的区域(非显示区域)900。“像素区域”是显示装置中的与像素对应的区域，在本说明书中，有时也简称为“像素”。
在显示区域800形成有多个栅极总线GL和多个源极总线SL，由这些配线规定的各个区域成为“像素”。多个像素配置为矩阵状。各像素具有：未图示的像素电极；以及TFT(像素TFT)10P，其配置在多个源极总线SL与多个栅极总线GL的各交点的附近。在各像素形成有像素电极(未图示)。各像素TFT10P的源极电极电连接到对应的源极总线SL，栅极电极电连接到对应的栅极总线GL。各像素TFT10P 的漏极电极与像素电极电连接。
在将有源矩阵基板1001应用于FFS(Fringe Field Switching；边缘场开关)模式等横电场模式的显示装置的情况下，在显示区域800 设置被施加共用信号的共用电极(未图示)。共用电极连接到共用配线(未图示)。像素电极和共用电极配置为隔着电介质层而部分重叠。可以在共用电极上隔着电介质层配置有像素电极，也可以在像素电极上隔着电介质层配置有共用电极。在本说明书中，有时将像素电极和共用电极中的位于基板侧的电极称为“下部透明电极”，将另一侧电极称为“上部透明电极”。
在非显示区域900设置有栅极驱动电路140、检查电路200以及用于将栅极总线GL或源极总线SL与外部配线电连接的端子部等。
而且，在非显示区域900安装构成源极驱动电路的半导体芯片 (未图示)。图1所示的区域R是搭载半导体芯片的区域(半导体芯片搭载区域)。也可以是，在非显示区域900安装有用于从外部供应电源、信号等的柔性印刷电路基板(FPC基板)700。半导体芯片搭载区域R例如配置在FPC基板700与显示区域800之间。
半导体芯片的源极驱动电路例如经由设置在半导体芯片搭载区域R内的端子部(端子焊盘)连接到源极总线SL。源极驱动电路的输入端子经由形成在非显示区域900的另一端子焊盘连接到形成在FPC 基板700上的外部配线。
检查电路200具有多个TFT(检查用TFT)10Q。检查电路200中的多个检查用TFT10Q配置在半导体芯片搭载区域R。在这一例子中，构成检查电路200的所有检查用TFT10Q都配置在半导体芯片搭载区域R，但也可以是仅有一部分检查用TFT10Q配置在半导体芯片搭载区域R内。
检查用TFT10Q是具有背栅结构的背栅结构TFT。在本说明书中，“背栅结构”是指夹着半导体层而具有2个栅极电极的结构。将背栅结构TFT的2个栅极电极中的位于基板侧的栅极电极称为“下部栅极电极”，而位于与基板相反的一侧的栅极电极称为“上部栅极电极”。下部栅极电极和上部栅极电极均配置为隔着作为栅极绝缘膜发挥功能的绝缘层与半导体层的至少一部分(包含形成沟道的部分)重叠。在以下的说明中，有时将上部栅极电极和下部栅极电极中的一方栅极电极称为“前栅极电极”，将另一方栅极电极称为“背栅极电极”。
另一方面，像素TFT10P例如是单栅结构TFT。“单栅结构”是指仅在半导体层的基板侧或与基板相反的一侧中的任意一侧配置有栅极电极的结构。像素TFT10P可以是在半导体层的基板侧具有栅极电极的底栅结构，也可以是在与基板相反的一侧具有栅极电极的顶栅结构。
在本实施方式中，检查用TFT10Q和像素TFT10P是氧化物半导体 TFT。也可以使用同一氧化物半导体膜来形成检查用TFT10Q和像素 TFT10P。也可以是，像素TFT10P例如是底栅结构TFT，检查用TFT10Q 除了在半导体层的上方还具备上部栅极电极这一点以外，具有与像素TFT10P同样的结构。
此外，检查用TFT10Q和像素TFT10P不限于氧化物半导体TFT，例如也可以是非晶硅TFT、结晶质硅TFT。这些TFT也可以由同一半导体膜形成。
虽未图示，但有源矩阵基板1001也可以还具备除了像素TFT和检查用TFT10Q以外的TFT。例如，栅极驱动电路140也可以包含多个 TFT(电路用TFT)。电路用TFT也可以是与检查用TFT10Q和像素 TFT10P使用同一半导体膜形成的。电路用TFT可以具有单栅结构，也可以具有背栅结构。
如以后详细说明地那样，根据本实施方式，能够在有源矩阵基板1001的正常动作时，通过对检查用TFT10Q的背栅极电极施加规定的负电压来抑制检查用TFT10Q的特性变动，特别是抑制阈值电压 Vth向负方向移位。因此，即使在高温下，也能更可靠地将检查用TFT10Q维持在截止状态，能够提高可靠性。
而且，即使是在使用相同半导体膜形成检查用TFT10Q和像素 TFT的情况下，它们的TFT结构也是不同的，因此，能兼得各个TFT 所要求的特性。特别是在检查用TFT10Q中，通过控制供应到背栅极电极的信号，能够实现检查用TFT10Q所要求的TFT特性。
＜检查电路200＞
图2A是示出检查电路200的一个例子的电路图。
检查电路200具备：多个检查用TFT10Q(1)～10Q(n)(以下有时统称为检查用TFT10Q)，其连接到多个源极总线SL(1)～SL (n)(n为整数)(以下有时统称为源极总线SL)中的1个源极总线；检查用栅极配线20；检查用配线30；以及检查用栅极端子TG1、TG2 和检查用端子T1、T2、T3，其将信号供应到这些配线。
在这一例子中，检查用栅极配线20包含第1检查用栅极配线21 和第2检查用栅极配线22。检查用栅极端子TG1将信号供应到第1检查用栅极配线21，检查用栅极端子TG2将信号供应到第2检查用栅极配线22。检查用配线30包含第1检查用配线31、第2检查用配线32以及第3检查用配线33。检查用端子T1～T3分别将信号供应到第1检查用配线31～第3检查用配线33。
各检查用TFT10Q的前栅极电极FG(例如下部栅极电极)电连接到第1检查用栅极配线21，各检查用TFT10Q的背栅极电极BG电连接到第2检查用栅极配线22。第1检查用栅极配线21和第2检查用栅极配线22被所有检查用TFT10Q共用。
各检查用TFT10Q的漏极电极连接到对应的1个源极总线SL。
各检查用TFT10Q的源极电极连接到检查用配线30中的任意1 个。例如，检查用TFT10Q(1)、10Q(4)连接到第1检查用配线31，检查用TFT10Q(2)、10Q(5)连接到第2检查用配线32，检查用TFT10Q (3)、10Q(n)连接到第3检查用配线33。
将在显示区域排列成矩阵状的像素中的在列方向上排列并且从 1个源极总线SL被供应源极信号的多个像素的组称为“像素列”。在这一例子中，显示区域的像素列包含：第1像素列，其从检查用端子 T1和第1检查用配线31被供应源极信号；第2像素列，其从检查用端子T2和第2检查用配线32被供应源极信号；以及第3像素列，其从检查用端子T3和第3检查用配线33被供应源极信号。第1像素列、第2像素列以及第3像素列例如也可以与红(R)、绿(G)、蓝(B)的像素列对应。即，检查用端子T1～T3例如与红(R)、绿(G)、蓝(B) 的像素列对应。
在本实施方式中，检查电路200的多个检查用TFT10Q配置在半导体芯片搭载区域R内。优选构成检查电路200的所有检查用TFT10Q 都配置在半导体芯片搭载区域R，但也可以是仅有一部分检查用 TFT10Q配置在半导体芯片搭载区域R。也可以是包含配线20、30和检查用端子部的整个检查电路200配置在半导体芯片搭载区域R内。或者，也可以是如图所示，检查用TFT10Q和配线20、30的一部分(包含检查用TFT10Q与各配线20、30的连接部分)配置在半导体芯片搭载区域R内，检查用端子部和配线20、30的一部分配置在半导体芯片搭载区域R的外侧。
图2B是例示半导体芯片搭载区域R的构成的图。在此，仅例示了单个检查用TFT10Q。在这一例子中，检查用栅极端子TG1、TG2、检查用端子T1等检查用端子部配置在半导体芯片搭载区域R的外侧。另外，在半导体芯片搭载区域R内，在检查电路200的显示区域侧配置有用于将各源极总线SL与半导体芯片的源极驱动电路连接起来的端子焊盘ST。端子焊盘ST例如也可以与背栅极BG形成在相同的层内。此外，端子焊盘ST的位置不限于图示的例子。例如也可以是，在半导体芯片搭载区域R中，检查电路200配置在比端子焊盘ST靠显示区域侧。
在检查电路200中，在点亮检查时，所有检查用TFT10Q由于从检查用栅极端子TG1、检查用栅极端子TG2供应到检查用TFT10Q的前栅极电极FG和背栅极电极BG的信号而变为导通状态。其结果是，信号从检查用配线30供应到各源极总线SL，能够进行点亮检查。在点亮检查后，进行正常动作时，控制检查用TFT10Q的栅极电压以使检查用TFT10Q变为截止状态。例如，也可以通过经由第1检查用栅极配线21、第2检查用栅极配线22对前栅极电极FG和背栅极电极BG 施加负的电压，从而将检查用TFT10Q维持在截止状态。
也可以将施加到检查用TFT10Q的背栅极电极BG的电压与施加到前栅极电极FG的电压分开控制。或者，也可以对前栅极电极FG和背栅极电极BG施加相同的电压。例如也可以是，第1检查用栅极配线 21和第2检查用栅极配线22连接到共用的1个检查用端子，对检查用 TFT10Q的前栅极电极FG和背栅极电极BG供应相同的信号。
检查用配线30的数量只要是1个以上即可，不限于图示的例子(3 个)。例如也可以是，在应用于通过帧反转方式来驱动的显示面板的情况下，对R、G、B的各像素列各设置2个检查用配线。此外，在图 2A中，示出了对1个源极总线SL配置1个检查用TFT10Q的例子，但也可以对多个源极总线SL设置1个检查用TFT10Q。
而且，也可以将构成栅极驱动电路的半导体芯片安装于有源矩阵基板1001来取代构成源极驱动电路的半导体芯片。在这种情况下，检查用TFT10Q设置在构成栅极驱动电路的半导体芯片的搭载区域。检查电路的构成与图2A所示的构成是同样的。但是，检查用TFT10Q 的漏极电极连接到对应的栅极总线GL。从检查用配线30供应的信号经由检查用TFT10Q输入到各栅极总线GL。
＜背栅结构TFT及其效果＞
图3的(a)和(b)分别是示出像素TFT10P和检查用TFT10Q的一个例子的示意性截面图。
像素TFT10P和检查用TFT10Q支撑于共同的基板1。像素TFT10P 例如具有底栅结构。检查用TFT10Q除了在氧化物半导体层的上方具有背栅极电极这一点以外，具有与像素TFT10P同样的结构。
像素TFT10P和检查用TFT10Q分别具备：栅极电极3P、3Q，其设置在基板1上；栅极绝缘层4，其覆盖栅极电极3P、3Q；氧化物半导体层5P、5Q，其配置在栅极绝缘层4上；源极电极7P、7Q；以及漏极电极8P、8Q。氧化物半导体层5P、5Q配置为在从基板1的法线方向来看时，与栅极电极3P、3Q至少部分重叠。
源极电极7P、7Q和漏极电极8P、8Q分别与氧化物半导体层5P、 5Q电连接。将氧化物半导体层5P、5Q中的与源极电极7P、7Q接触的区域称为源极接触区域5s，与漏极电极8P、8Q接触的区域称为漏极接触区域5d。在氧化物半导体层5P、5Q中的位于源极接触区域5s与漏极接触区域5d之间并且隔着栅极绝缘层4与栅极电极3P、3Q重叠的区域5c内形成沟道。在本说明书中，为了方便，将包含成为沟道的部分的区域5c称为“沟道区域”。将沟道区域5c的沟道长度方向的长度称为“沟道长L”，将与沟道区域5c的沟道长度方向正交的方向的长度称为“沟道宽度W”。此外，在实际的TFT中，有时会由于杂质元素向沟道区域5c的扩散等而使整个沟道区域5c不作为沟道发挥功能。
以覆盖氧化物半导体层5P、5Q、源极电极7P、7Q以及漏极电极 8P、8Q的方式形成有第1绝缘层11。检查用TFT10Q具有配置在第1绝缘层11上的另一栅极电极(以下称为“背栅极电极”)BG。下面，为了区别于背栅极电极BG，将检查用TFT10Q的栅极电极3Q称为“前栅极电极”。在这一例子中，第1绝缘层11作为背栅极电极BG的栅极绝缘层发挥功能。背栅极电极BG配置为在从基板1的法线方向来看时，与氧化物半导体层5Q的沟道区域5c至少部分重叠。其也可以配置为与整个氧化物半导体层5Q重叠。
背栅极电极BG的材料没有特别限定。虽未图示，但也可以与设置于各像素的像素电极或共用电极由相同透明导电膜形成。背栅极电极BG无需具有透光性，因此，也可以是具有遮光性的金属膜。例如也可以是，有源矩阵基板还具备与像素电极和共用电极电分离的金属配线，将背栅极电极BG与该金属配线使用相同金属膜来形成。为了降低共用电极(下部透明电极)的电阻，上述金属配线例如也可以是设置为与共用电极的一部分接触的配线。
另一方面，在像素TFT10P的上方未设置有背栅极电极。即，像素TFT10P具有单栅结构。
在本实施方式中，氧化物半导体层5P、5Q由同一氧化物半导体膜形成。另外，源极电极7P、7Q和漏极电极8P、8Q由同一导电膜形成。
根据本实施方式，即使是在通过共同的工艺在同一基板上形成检查用TFT10Q和像素TFT10P的情况下，也能够独立于像素TFT10P 地控制检查用TFT10Q的特性。具体来说，通过对检查用TFT10Q的背栅极电极BG施加规定的电压，能将检查用TFT10Q的阈值与像素TFT10P等的同一基板上的其它TFT分开控制。
下面，参照附图来说明单栅结构TFT和背栅结构TFT的特性。
图4是例示向背栅极电极施加的电压VBG与背栅结构TFT的阈值电压Vth的关系的图。在图4中也示出将背栅极电极设为浮动 (floating)状态的情况下的阈值电压Vth(float)。图5是例示背栅结构 TFT的Id-Vg特性的背栅极电位依赖性的图。
根据图4和图5可知，当对背栅极电极施加负电压时，阈值电压 Vth向正方向移位。
图6和图7分别是例示单栅结构TFT和背栅结构TFT的Id-Vg特性相对于光负偏置应力的变化的图。
如图6所示，在单栅结构TFT中，随着光负偏置应力的施加时间变长，阈值电压Vth向负方向移位。另一方面，在背栅结构TFT中，如图7所示，通过对背栅极电极施加负电压，从而，即使施加负偏置应力，也能将阈值电压Vth保持为大致固定。
虽未图示，但本发明人经研究后发现，当在高温环境下进行动作时，在单栅结构TFT中，阈值电压Vth的负移位加速，但在背栅结构TFT中，通过对背栅极电极施加负电压，能够抑制因温度而引起的阈值电压Vth的变动。
在点亮检查后，在显示装置的正常动作时，检查用TFT维持在截止状态。当检查用TFT的阈值电压Vth发生负移位时，检查用TFT 的截止状态有可能被打破。特别是，若检查用TFT配置在半导体芯片的下方，那么在显示装置的驱动期间，检查用TFT就会曝露在高温下，其结果是，会使阈值电压Vth的负移位因温度的影响而加速。因此，会难以维持截止状态。若在显示装置的驱动期间检查用TFT的导通状态被打破，则可能成为引起有源矩阵基板和显示装置的动作故障的原因。相对于此，在本实施方式中，检查用TFT10Q具有背栅结构，通过控制对背栅极电极的施加电压，能够抑制TFT特性的变动。因此，能够更可靠地将检查用TFT10Q原样地维持在截止状态，因此，能够提高有源矩阵基板和显示装置的可靠性。
＜有源矩阵基板1001的具体结构＞
接着，参照附图，以通过帧反转方式来驱动并且应用于FFS模式的显示装置的有源矩阵基板为例，更具体地说明本实施方式的有源矩阵基板1001中的像素区域和检查电路200。FFS模式是在其中一方基板上设置一对电极，在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。
图8是示出有源矩阵基板1001中的1个像素区域的示意性俯视图。图9是有源矩阵基板1001中的检查电路200的示意性俯视图。图 10是示出检查用TFT10Q和像素TFT10P的一个例子的示意性截面图。在图10中示出图9中的沿着B-B线的检查用TFT10Q的截面以及图8中的沿着A-A线的像素TFT10P的截面。在图8～10中，对于与图1～图3 同样的构成要素标注相同的附图标记。在此，主要说明与参照图1～ 3已述的构成的不同之处。
·像素区域的构成
首先，参照图9和图10来说明像素TFT10P和像素区域的构成。
像素区域分别具有：像素TFT10P、栅极总线GL、源极总线SL、像素电极PE以及共用电极CE。
像素TFT10P具有参照图3已述的构成。像素TFT10P被层间绝缘层13覆盖，层间绝缘层13包含第1绝缘层11和形成在第1绝缘层11上的第2绝缘层12。第1绝缘层11例如是无机绝缘层(钝化层)，也可以是SiNx层、SiOx层等。第1绝缘层11的厚度例如为100nm以上500nm 以下。第2绝缘层12包含有机绝缘层。第2绝缘层12比第1绝缘层11厚，其厚度例如为1μm以上3μm以下。第2绝缘层12用于将像素TFT的上层的表面平坦化，或是用于降低形成在像素电极与源极配线等之间的静电电容等。
在层间绝缘层13的上方形成有下部透明电极15和上部透明电极19，上部透明电极19隔着电介质层17配置在下部透明电极15之上。虽未图示，上部透明电极19按每个像素具有狭缝或切口部。在这一例子中，下部透明电极15为共用电极CE，上部透明电极19为像素电极PE。这种电极结构例如记载于国际公开第2012/086513号。此外，也可以是下部透明电极15为像素电极PE，上部透明电极19为共用电极CE。这种电极结构例如记载于特开2008-032899号公报、特开 2010-008758号公报。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的所有公开内容援引至本说明书中。
像素电极PE(在此为上部透明电极19)按每个像素被分离。像素TFT10P的漏极电极8P电连接到对应的像素电极PE。在这一例子中，在层间绝缘层13形成有到达漏极电极8P的接触孔(像素接触孔) CH1，在层间绝缘层13上和像素接触孔CH1内，以在像素接触孔CH1 内与漏极电极8P直接接触的方式设置有上部透明电极19。
共用电极CE(在此为下部透明电极15)也可以不按每个像素被分离。也可以是，共用电极CE形成在除了位于像素TFT10P上的区域以外的大致整个显示区域的范围内。在这一例子中，共用电极CE具有开口部15p，从基板1的法线方向来看时，开口部15p与像素TFT10P以及用于连接像素TFT10P与像素电极19的接触孔CH1重叠。
·检查电路200的构成
接着，参照图9和图10来说明检查用TFT10Q和检查电路200的构成。
检查用TFT10Q具有与图10所示的像素TFT10P同样的构成。但是，第2绝缘层12在检查用TFT10Q的上方具有开口部12q。在从基板 1的法线方向来看时，开口部12q配置为至少与检查用TFT10Q的整个沟道区域5c重叠。开口部12q也可以配置为与整个氧化物半导体层5Q 重叠。在开口部12q内配置有背栅极电极BG。背栅极电极BG配置为隔着包含第1绝缘层11的绝缘膜与氧化物半导体层5Q的至少一部分重叠。背栅极电极BG是与下部透明电极(在此为共用电极)使用相同透明导电膜形成的，与第1绝缘层11的上表面接触。
此外，例如在特开2014-103142号公报中提出了在有机绝缘层上设置背栅极电极的结构。但是，若是在有机绝缘层之上设置背栅极电极，则会有较厚的有机绝缘层介于半导体层与背栅极电极之间，从而，会削弱抑制阈值电压的变动的效果。相对于此，在本实施方式中，通过在第2绝缘层12设置开口部12q，从而，不会使有机绝缘层介于背栅极电极BG与氧化物半导体层5Q之间。由于在背栅极电极 BG与氧化物半导体层5Q之间仅配置较薄的无机绝缘膜(在蚀刻阻挡结构中是第1绝缘层11和蚀刻阻挡层，在沟道蚀刻结构中是第1绝缘层11)，因此，能更适当地进行背栅极电极BG对检查用TFT10Q的阈值控制。
检查电路200包含多个检查用TFT10Q、多个检查用栅极配线20 以及多个检查用配线30。可以是，在从基板1的法线方向来看时，在半导体芯片搭载区域R内中，检查用TFT10Q在第1方向上排列，检查用栅极配线20和检查用配线30在第1方向上延伸。检查用TFT10Q的排列方向(第1方向)也可以是在显示区域中与源极总线SL延伸的方向(y方向或第2方向)交叉的方向(x方向)。检查用TFT10Q和检查用栅极配线20配置在比检查用配线30靠显示区域侧。
检查用栅极配线20包含第1检查用栅极配线21和第2检查用栅极配线22。也可以是，在从基板1的法线方向来看时，第2检查用栅极配线22以与第1检查用栅极配线21重叠的方式延伸。
检查用配线30包含对第1像素列～第3像素列供应源极信号的第 1检查用配线31～第3检查用配线33。在将有源矩阵基板1001应用于通过帧反转方式来驱动的液晶显示装置的情况下，第1像素列～第3 像素列分别包含：像素列A；以及像素列B，其被供应与像素列A极性不同的信号。第1检查用配线31～第3检查用配线33各自包含用于对像素列A、B供应极性相互不同的信号的2个配线(第1检查用配线 31A、第1检查用配线31B，第2检查用配线32A、第2检查用配线32B，第3检查用配线33A、第3检查用配线33B)。在通过列反转方式(按每帧使行方向的像素相互不同地反转正极和负极的方式)来驱动显示装置的况下，第1像素列～第3像素列分别与R、G、B的像素列对应。在通过交错反转方式来进行驱动的情况下，第1像素列～第3像素列分别与RG、GB、BR的像素对应。
各检查用TFT10Q的栅极电极3Q电连接到第1检查用栅极配线 21，背栅极电极BG电连接到第2检查用栅极配线22。
第1检查用栅极配线21、检查用配线30以及栅极电极3P、3Q也可以形成在栅极金属层(使用与栅极总线GL相同的导电膜形成的层) 内。在这种情况下，第1检查用栅极配线21与栅极电极3Q也可以形成为一体。即，第1检查用栅极配线21也可以包含作为栅极电极3Q发挥功能的部分。
如图所示，多个检查用TFT10Q也可以排列在第1检查用栅极配线21上。在此，检查用TFT10Q的至少氧化物半导体层5Q隔着栅极绝缘层4与第1检查用栅极配线21重叠。在这种情况下，第1检查用栅极配线21中的与各氧化物半导体层5Q重叠的部分分别作为栅极电极3Q 发挥功能。
另外，第2检查用栅极配线22和背栅极电极BG也可以使用与下部透明电极(在此为共用电极)同一个透明导电膜而形成为一体。在这一例子中，第2检查用栅极配线22配置在层间绝缘层13上和开口部12q内。第2检查用栅极配线22中的位于开口部12q内并且隔着绝缘层与各氧化物半导体层5Q重叠的部分分别作为检查用TFT10Q的背栅极电极BG发挥功能。
也可以是，如图所示，在从基板1的法线方向来看时，第2检查用栅极配线22以与多个检查用TFT10Q的氧化物半导体层5Q重叠的方式延伸。在此，在从基板1的法线方向来看时，第2检查用栅极配线22分别以横穿位于检查用TFT10Q的氧化物半导体层5Q上的多个开口部12q的方式延伸。第2检查用栅极配线22中的位于开口部12q内并且隔着第1绝缘层11与各氧化物半导体层5Q重叠的部分分别作为背栅极电极BG发挥功能。
各检查用TFT10Q的漏极电极8Q连接到对应的源极总线SL。也可以是，如图所示，源极总线SL一直延伸到氧化物半导体层5Q的一部分上而与氧化物半导体层5Q接触。在这种情况下，源极总线SL中的与氧化物半导体层5Q接触的部分作为漏极电极发挥功能。
各检查用TFT10Q的源极电极7Q连接到检查用配线30中的1个配线。如图所示，与源极电极7Q形成为一体的配线9也可以一直延伸到检查用配线30中的要连接到的配线上。在本说明书中，将与源极电极7Q形成为一体的、包含源极电极7Q的配线9称为“连接配线”。连接配线9也可以形成在源极金属层(使用与源极总线SL相同的导电膜形成的层)内。在这种情况下，连接配线9例如在设置于栅极绝缘层的开口部CH2内连接到检查用配线30中的1个配线。或者，连接配线9 例如也可以通过由与下部透明电极相同的导电膜形成的连接部而与检查用配线30电连接。
另外，在图9所示的例子中，在各检查用TFT10Q中，以沿着y方向形成沟道的方式配置有源极电极7Q和漏极电极8Q。具体来说，配置如下：在从基板1的法线方向来看时，各氧化物半导体层5Q例如是矩形，具有：2个边缘5e(x1)、5e(x2)，其在x方向上延伸且彼此相对；以及2个边缘5e(y1)、5e(y2)，其在y方向上延伸且彼此相对。源极总线SL(包含漏极电极8Q)在氧化物半导体层5Q的处于显示区域侧的边缘5e(x1)的附近与氧化物半导体层5Q接触。连接配线9(包含源极电极7Q)在氧化物半导体层5Q的处于相反侧的边缘5e(x2) 的附近与氧化物半导体层5Q接触。在该构成中，检查用TFT10Q的沟道区域中的沟道长度方向为y方向。在源极总线SL和连接配线9的宽度相同的情况下，这些配线的宽度为沟道宽度W。
·变形例1
图11是示出本实施方式的检查电路的变形例1的俯视图。
在变形例1的检查电路201中，第2绝缘层12针对多个检查用 TFT10Q具有1个开口部12q。其它结构与图9所示的检查电路200相同。下面，说明与检查电路200的不同之处。
第2绝缘层12的开口部12q例如也可以在x方向上延伸。开口部 12q配置为在从基板1的法线方向来看时，与包含多个检查用TFT10Q 的氧化物半导体层5Q的区域重叠。在这种情况下，第2检查用栅极配线22中的隔着第1绝缘层11与各氧化物半导体层5Q重叠的部分分别作为背栅极电极BG发挥功能。
在图9所示的构成中，对相邻的2个检查用TFT10Q的间隔进行设计，使得开口部12q间的距离为规定的宽度以上。相对于此，在图11 所示的例子中，由于是针对多个检查用TFT10Q设置1个开口部12q，因此，能够使检查用TFT10Q间的距离d小于图9所示的构成。因此，能够进一步降低检查电路200所需的面积。
·变形例2
图12是示出本实施方式的检查电路的变形例2的俯视图。
在变形例2的检查电路202中，以从基板1的法线方向来看时沿着检查用TFT10Q的排列方向(在此为x方向)在氧化物半导体层5Q内形成沟道的方式配置有源极电极7Q和漏极电极8Q。另外，第2检查用栅极配线22具有梳形结构。其它结构与图11所示的变形例1的检查电路201是同样的。下面，更具体地说明与检查电路201的不同之处。
在变形例2中，在从基板1的法线方向来看时，源极总线SL以与氧化物半导体层5Q的在y方向上延伸的边缘5e(y1)重叠的方式延伸，在边缘5e(y1)的附近与氧化物半导体层5Q接触。因此，漏极接触区域配置在氧化物半导体层5Q中的位于边缘5e(y1)侧的部分。另一方面，连接配线9以与氧化物半导体层5Q的与上述边缘5e(y1)相对的边缘5e(y2)重叠的方式延伸，在边缘5e(y2)的附近与氧化物半导体层5Q接触。因此，源极接触区域配置在氧化物半导体层5Q中的位于边缘5e(y2)侧的部分。在该构成中，检查用TFT10Q的沟道长度方向为x方向。另外，在边缘5e(y1)和5e(y2)的整个长度方向形成源极接触区域和漏极接触区域的情况下，氧化物半导体层5Q 的y方向的宽度为沟道宽度W。
在从基板1的法线方向来看时，第1检查用栅极配线21与变形例1 同样地以与氧化物半导体层5P至少部分重叠的方式在x方向上延伸。另一方面，在从基板1的法线方向来看时，第2检查用栅极配线22包含：干部分22a，其在x方向上延伸；以及多个突出部分22b，其从干部分突出。在本说明书中，将这种配线结构称为“梳形结构”。各突出部分22b以与对应的氧化物半导体层5Q至少部分重叠的方式延伸。突出部分22b中的与氧化物半导体层5Q重叠的部分作为背栅极电极 BG发挥功能。
在检查用TFT10Q中流通的电流(用于对源极总线SL中的一根份或多根份的像素充电的电流)远大于像素TFT10P中的电流，因此，为了能够使沟道宽度更大，优选配置有源极电极7Q和漏极电极8Q。在图11所示的检查电路201中，氧化物半导体层5Q、源极电极7Q以及漏极电极8Q配置为在氧化物半导体层5Q内在y方向上形成沟道。若为了扩大沟道宽度W而增大源极电极7Q和漏极电极8Q的宽度，则也需要增大相邻的检查用TFT10Q间的距离d，有可能会使检查电路200中的检查用TFT形成区域的宽度扩大。另一方面，在图12所示的检查电路202中，氧化物半导体层5Q、源极电极7Q以及漏极电极8Q配置为沿着作为检查用TFT10Q的排列方向的x方向形成沟道。沟道宽度W由源极电极7Q和漏极电极8Q在氧化物半导体层5Q上在y方向上延伸的长度决定。因此，既能抑制检查用TFT形成区域的宽度的增大，又能进一步增大沟道宽度W。
另外，在检查电路202中，第2检查用栅极配线22具有梳形结构。因此，既能抑制第2检查用栅极配线22与源极电极7Q和漏极电极8Q 的重叠电容增大，又能增大沟道宽度。
此外，只要第1检查用栅极配线21和第2检查用栅极配线22中的至少一方具有梳形结构，就能得到与上述同样的效果。例如也可以是，在从基板1的法线方向来看时，第2检查用栅极配线22横穿多个氧化物半导体层5Q而在x方向上延伸，第1检查用栅极配线21具有梳形结构。或者也可以是，第1检查用栅极配线21和第2检查用栅极配线22双方都具有梳形结构。
检查电路的构成和动作不限于上述。检查电路能进行各种变更。检查电路已公开在特开2011-154161号公报、特开2014-153493号公报等之中。为了参考，将特开2011-154161号公报和特开2014-153493号公报的所有公开内容援引至本说明书中。
·其它变形例
图13～图15分别是示出检查用TFT10Q和像素TFT10P的另一例的截面图。
如图13和图14所示，背栅极电极BG也可以是与上部透明电极由相同透明导电膜形成的。
在图13所示的例子中，第2检查用栅极配线22和背栅极电极BG 是与上部透明电极19(在此为像素电极PE)由相同透明导电膜形成的。背栅极电极BG配置在第2绝缘层12和电介质层17的开口部17q内，并与第1绝缘层11的上表面接触。因此，第1绝缘层11作为背栅极侧的栅极绝缘层发挥功能。
也可以如图14所示，在第2绝缘层12的开口部12p内配置电介质层17和背栅极电极BG。在这种情况下，在第2绝缘层12的开口部12p 内中，电介质层17与第1绝缘层11的上表面接触，背栅极电极BG与电介质层17的上表面接触。因此，第1绝缘层11和电介质层17作为背栅极侧的栅极绝缘层发挥功能。
或者，也可以如图15所示，下部透明电极15为像素电极PE，上部透明电极19为共用电极CE。在图15中，是在与下部透明电极15相同的层内形成有背栅极电极BG，但也可以是在与上部透明电极19相同的层内设置背栅极电极BG。
检查电路200的结构不限于图9、图11以及图12所示的结构。例如，第1检查用栅极配线21和检查用配线30也可以形成在源极金属层内。在这种情况下，栅极电极3Q例如在设置于栅极绝缘层4中的开口部内连接到第1检查用栅极配线21。另外，源极电极7Q和连接配线9 可以与检查用配线30中的1个形成为一体。
另外，第2检查用栅极配线22也可以不与背栅极电极BG形成为一体。例如也可以是，第2检查用栅极配线22设在栅极金属层或源极金属层内，背栅极电极BG通过接触部连接到第2检查用栅极配线22。即使是在这种情况下，也可以针对多个检查用TFT10Q使用1个共用的背栅极电极BG。
而且，也可以是，设置有连接到多个检查用TFT10Q的背栅极电极BG和前栅极电极FG这两者的1个共用的配线作为检查用栅极配线 20。
＜半导体装置的制造方法＞
再次参照图10来说明制造有源矩阵基板1001的方法的一个例子。
首先，利用公知的方法，在基板1上形成包含检查用TFT10Q的电路、像素TFT10P、栅极总线GL、源极总线SL等。
具体来说，在基板1上形成包含栅极总线GL和栅极电极3P、3Q 的栅极配线层。作为基板，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。栅极配线层是通过利用溅射法等在基板1上形成栅极用导电膜(厚度：例如50nm以上500nm以下) 并将其图案化而得到的。作为栅极用导电膜，能够适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu) 等金属或其合金或者是其金属氮化物的膜。另外，也可以使用将这多个膜层叠起来的层叠膜。
接着，以覆盖栅极配线层的方式利用CVD法等形成栅极绝缘层 (厚度：例如200nm以上500nm以下)4。作为栅极绝缘层4，能够适当地使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy； x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层4也可以具有层叠结构。
接着，通过在栅极绝缘层4上形成氧化物半导体膜并将氧化物半导体膜(厚度：例如30nm以上200nm以下)图案化，形成成为检查用TFT的活性层的氧化物半导体层5Q、成为像素TFT的活性层的氧化物半导体层5P。氧化物半导体膜也可以具有层叠结构。
在形成蚀刻阻挡结构的TFT的情况下，在此，形成成为TFT的蚀刻阻挡层(沟道保护层)的保护层(厚度：例如30nm以上200nm以下)。作为保护层，能够适当地使用氧化硅(SiOx)层、氮化硅(SiNx) 层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。保护层也可以具有层叠结构。接着，进行保护层的图案化，形成使氧化物半导体层5Q、5P的源极接触区域露出的源极开口部以及使漏极接触区域露出的漏极开口部。
之后，通过在基板1上形成源极用导电膜(厚度：例如50nm以上500nm以下)并将其图案化，从而，形成源极总线SL以及与氧化物半导体层5Q、5P接触的源极电极7Q、7P和漏极电极8Q、8P，得到检查用TFT10Q和像素TFT10P。作为源极用导电膜，能够适当地使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu) 等金属或其合金或者是包含其金属氮化物的膜。另外，也可以使用将这多个膜层叠起来的层叠膜。
接着，例如利用CVD法，以覆盖检查用TFT10Q和像素TFT10P 的方式形成无机绝缘层(厚度：例如100～500nm，优选200～500nm) 作为第1绝缘层11。
作为第1绝缘层11，能够使用氧化硅(SiOx)膜、氮化硅(SiNx) 膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等无机绝缘膜(钝化膜)。第1绝缘层11也可以是层叠膜。
接着，在第1绝缘层11上形成有机绝缘层(厚度；例如1～3μm，优选2～3μm)作为第2绝缘层12。也可以形成包含感光性树脂材料的有机绝缘膜作为第2绝缘层12。接着，利用光刻法工序来进行第2绝缘层12的图案化。从而，形成开口部12q和开口部12p，开口部12q使第1绝缘层11中的位于检查用TFT10Q上的部分露出，开口部12p使第1 绝缘层11中的位于像素TFT10P的漏极电极8P上的部分露出。
接着，在第2绝缘层12上和开口部12q、12q内形成第1透明导电膜(厚度：例如50nm以上200nm以下)。接着，通过将第1透明导电膜图案化，形成成为共用电极CE的下部透明电极15、背栅极电极BG 以及第2检查用栅极配线22。作为第1透明导电膜，例如能够使用ITO(铟锡氧化物)膜、In-Zn-O系氧化物(铟锌氧化物)膜、ZnO膜(氧化锌膜)等。
接着，以覆盖下部透明电极15的方式形成电介质层17。作为电介质层17，能够适当地使用氮化硅(SiNx)膜、氧化硅(SiOx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。在由下部透明电极15、电介质层17以及上部透明电极19构成辅助电容的情况下，从介电常数和绝缘性的角度来看，能适合使用SiNx作为电介质层17。电介质层17的厚度例如是70nm以上300nm以下。
之后，形成未图示的抗蚀剂层，将抗蚀剂层和第2绝缘层12作为蚀刻掩模，进行电介质层17和第1绝缘层11的蚀刻，形成像素接触孔 CH1。
接着，通过在电介质层17上和像素接触孔CH1内形成第2透明导电膜并将其图案化，得到成为像素电极PE的上部透明电极19。第2透明导电膜的优选材料和厚度也可以与第1透明导电膜相同。这样，制造出有源矩阵基板1001。
根据如上所述的方法，无需新追加设置背栅极电极BG的工序，就能够使用现有的显示装置用TFT基板的制作工序来制作各 TFT101、201。
＜关于TFT结构＞
像素TFT10P和检查用TFT10Q的结构不限于上述的例子。像素 TFT10P和检查用TFT10Q可以具有源极和漏极电极与半导体层的上表面接触的顶部接触结构，也可以具有源极和漏极电极与半导体层的下表面接触的底部接触结构。另外，像素TFT10P和检查用TFT10Q 可以具有沟道蚀刻结构，也可以具有蚀刻阻挡结构。
在蚀刻阻挡型的TFT中，在沟道区域上形成有蚀刻阻挡层。源极和漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型的TFT例如是通过在形成覆盖氧化物半导体层中的成为沟道区域的部分的蚀刻阻挡层之后，在氧化物半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。
在沟道蚀刻型的TFT中，如图10所示，在沟道区域上没有形成蚀刻阻挡层，源极和漏极电极的沟道侧的端部下表面配置为与氧化物半导体层的上表面接触。沟道蚀刻型的TFT例如是通过在氧化物半导体层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。在源极/漏极分离工序中，沟道区域的表面部分有时会被蚀刻。
＜关于氧化物半导体＞
氧化物半导体层5P、5Q中包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，能够举出多晶氧化物半导体、微晶氧化物半导体以及c轴大体垂直于层面进行取向的结晶质氧化物半导体等。
氧化物半导体层5P、5Q也可以具有两层以上的层叠结构。在氧化物半导体层5P、5Q具有层叠结构的情况下，氧化物半导体层5P、 5Q也可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层5P、5Q 具有包含上层和下层的两层结构的情况下，优选上层中包含的氧化物半导体的能隙大于下层中包含的氧化物半导体的能隙。但在这些层的能隙的差较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于特开2014-007399号公报。为了参考，将特开2014-007399号公报的所有公开内容援引至本说明书中。
氧化物半导体层5P、5Q例如也可以包含In、Ga以及Zn中的至少 1种金属元素。在本实施方式中，氧化物半导体层5P、5Q例如包含 In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、 Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2： 2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层5P、5Q能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开 2014-209727号公报等。为了参考，将特开2012-134475号公报和特开 2014-209727号公报的所有公开内容援引至本说明书中。由于具有 In-Ga-Zn-O系半导体层的TFT具有高迁移率(是a-SiTFT的20多倍) 和低漏电电流(与a-SiTFT相比不到百分之1)，因此，适宜用作驱动 TFT(例如在包含多个像素的显示区域的周边设置在与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)。
氧化物半导体层5P、5Q也可以包含其它氧化物半导体来代替 In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如 In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡) 以及Zn(锌)的三元系氧化物。或者，氧化物半导体层5P、5Q也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O 系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、 Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
(第2实施方式)
下面，参照附图来说明本发明的半导体装置的第2实施方式。本实施方式的半导体装置是具备形成在同一基板上的氧化物半导体 TFT和结晶质硅TFT的有源矩阵基板。
在本实施方式中，作为像素TFT，例如使用将In-Ga-Zn-O系的半导体膜作为活性层的氧化物半导体TFT。作为像素TFT，能应用参照图10已述的像素TFT10P。
在与像素TFT同一基板上一体地(单片地)形成有周边驱动电路的一部分(例如栅极驱动电路)。周边驱动电路的剩余的一部分(例如源极驱动电路)例如通过COG安装搭载于基板。
周边驱动电路设置在非显示区域(边框区域)。作为构成周边驱动电路的TFT(电路用TFT)，例如使用将多晶硅膜作为活性层的结晶质硅TFT。这样，若使用氧化物半导体TFT作为像素TFT、使用结晶质硅TFT作为电路用TFT，则能在显示区域降低功耗，进而，能缩小边框区域。
在本实施方式中，也能够与上述的实施方式同样地通过在半导体芯片搭载区域中配置检查用TFT来进一步缩小边框区域。
只要使用背栅结构TFT作为检查用TFT即可，也可以使用结晶质硅TFT和氧化物半导体TFT中的某一种TFT作为检查用TFT。若使用氧化物半导体TFT作为检查用TFT，那么，在能够将截止漏电电流抑制为较小这一点上是有利的。作为检查用TFT，能应用参照图10已述的检查用TFT10Q。
如后所述，在形成具有顶栅结构的结晶质硅TFT作为电路用 TFT、具有底栅结构的氧化物半导体TFT作为像素TFT的情况下，优选使用氧化物半导体TFT作为检查用TFT。也可以是，检查用TFT除了在氧化物半导体层的上方具有背栅极电极这一点以外，具有与像素TFT同样的构成。从而，无需增加制造工序数，就能够制造出具有背栅结构的检查用TFT。
图16是例示本实施方式的有源矩阵基板1002中的检查用 TFT10Q、电路用TFT10A以及像素TFT10P的截面图。
在这一例子中，检查用TFT10Q是具有背栅结构的氧化物半导体 TFT，电路用TFT10A是具有顶栅结构的结晶质硅TFT，像素TFT10P 是具有底栅结构的氧化物半导体TFT。
有源矩阵基板1002的平面结构与参照图1已述的结构是同样的，因此，省略说明。
在有源矩阵基板1002中，在显示区域的各像素形成有像素 TFT10P作为像素TFT，在形成驱动电路的区域形成有电路用TFT10A 作为电路用TFT。另外，在半导体芯片搭载区域形成有检查用 TFT10Q。
有源矩阵基板1002具备：基板1；基底膜42，其形成在基板1的表面；电路用TFT10A，其形成在基底膜42上；以及像素TFT10P，其形成在基底膜42上。电路用TFT10A是具有主要包含结晶质硅的活性区域的结晶质硅TFT。像素TFT10P是具有主要包含氧化物半导体的活性区域的氧化物半导体TFT。电路用TFT10A和像素TFT10P一体地制作于基板1。此处所说的“活性区域”是指TFT的成为活性层的半导体层中的形成沟道的区域，也称为“沟道区域”。
电路用TFT10A具有：结晶质硅半导体层(例如低温多晶硅层) 46，其形成在基底膜42上；下部绝缘层44，其覆盖结晶质硅半导体层46；以及栅极电极3A，其设置在下部绝缘层44上。下部绝缘层44 中的位于结晶质硅半导体层46与栅极电极3A之间的部分作为电路用TFT10A的栅极绝缘膜发挥功能。结晶质硅半导体层46具有形成沟道的区域(活性区域)46c以及分别位于活性区域的两侧的源极区域46s 和漏极区域46d。在这一例子中，结晶质硅半导体层46中的隔着下部绝缘层44与栅极电极3A重叠的部分为活性区域46c。电路用TFT10A还具有源极电极7A和漏极电极8A，源极电极7A和漏极电极8A分别连接到源极区域46s和漏极区域46d。也可以是，源极电极7A和漏极电极8A设置在覆盖栅极电极3A和结晶质硅半导体层46的层间绝缘膜 (在此为栅极绝缘层4)上，在形成于层间绝缘膜的接触孔内与结晶质硅半导体层46连接。
像素TFT10P和检查用TFT10Q具有：栅极电极3P、3Q，其设置在基底膜42上；栅极绝缘层4，其覆盖栅极电极3P、3Q；以及氧化物半导体层5P、5Q，其配置在栅极绝缘层4上。也可以是，如图所示，作为电路用TFT10A的栅极绝缘膜的下部绝缘层44一直延伸设置到要形成像素TFT10P和检查用TFT10Q的区域。在这种情况下，氧化物半导体层5P、5Q也可以形成在下部绝缘层44上。栅极绝缘层4中的位于栅极电极3P、3Q与氧化物半导体层5P、5Q之间的部分作为像素 TFT10P和检查用TFT10Q的栅极绝缘膜发挥功能。氧化物半导体层 5P、5Q具有形成沟道的区域(活性区域)17c以及分别位于活性区域的两侧的源极接触区域5s和漏极接触区域5d。在这一例子中，氧化物半导体层5P、5Q中的隔着栅极绝缘层4与栅极电极3P、3Q重叠的部分为活性区域5c。另外，像素TFT10P和检查用TFT10Q还具有源极电极7P、7Q和漏极电极8P、8Q，源极电极7P、7Q和漏极电极8P、8Q 分别连接到源极接触区域5s和漏极接触区域5d。此外，也能设为在基板1上不设置基底膜42的构成。
电路用TFT10A和像素TFT10P被第1绝缘层(钝化膜)11和第2 绝缘层(平坦化膜)12覆盖。在像素TFT10P中，栅极电极3P连接到栅极总线(未图示)，源极电极7P连接到源极总线(未图示)，漏极电极8P连接到像素电极19。在这一例子中，漏极电极8P在形成于第1 绝缘层11和第2绝缘层12的开口部内与对应的像素电极19连接。视频信号经由源极总线供应给源极电极7P，基于来自栅极总线的栅极信号对像素电极19写入所需的电荷。
此外，也可以是，如图所示，在第2绝缘层12上形成有下部透明电极15作为公共电极，在下部透明电极(公共电极)15与像素电极 19之间形成有电介质层17。在这种情况下，也可以是在像素电极19 设置有狭缝状的开口。这种有源矩阵基板1002例如能应用于FFS模式的显示装置。在这一例子中，生成用如下电力线表示的电场，该电力线从像素电极19发出，穿过液晶层(未图示)，再穿过像素电极19 的狭缝状的开口，到达公共电极15。该电场相对于液晶层具有横向的成分。其结果是，能够将横向的电场施加于液晶层。由于在横向电场方式中液晶分子不从基板立起，因此，与纵向电场方式相比具有能够实现更宽广的视野角的优点。
检查用TFT10Q被第1绝缘层11覆盖。在检查用TFT10Q的上方，第2绝缘层12具有开口部12q。在开口部12q内设置有背栅极电极BG。背栅极电极BG配置为与氧化物半导体层5Q的至少沟道区域隔着第1 绝缘层11重叠。也可以是，如前所述，背栅极电极BG是与像素电极19由相同透明导电膜形成的。或者也可以是与公共电极由相同透明导电膜形成的。
在图示的例子中，电路用TFT10A具有顶栅结构，在该顶栅结构中，在栅极电极3A与基板1(基底膜42)之间配置有结晶质硅半导体层46。另一方面，像素TFT10P具有底栅结构，在底栅结构中，在氧化物半导体层5P与基板1(基底膜42)之间配置有栅极电极3P。通过采用这种结构，从而，当在同一基板1上一体地形成两种薄膜晶体管 (电路用TFT10A和像素TFT10P)时，能更有效地抑制制造工序数、制造成本的增加。
电路用TFT10A和像素TFT10P的TFT结构不限于上述。例如，电路用TFT10A和像素TFT10P也可以具有相同的TFT结构。或者也可以是，电路用TFT10A具有底栅结构，像素TFT10P具有顶栅结构。另外，在是底栅结构的情况下，可以是沟道蚀刻型，也可以是蚀刻阻挡型。
也可以是，作为像素TFT10P的栅极绝缘膜的栅极绝缘层4一直延伸设置到形成电路用TFT10A的区域，作为覆盖电路用TFT10A的栅极电极3A和结晶质硅半导体层46的层间绝缘膜发挥功能。在电路用 TFT10A的层间绝缘膜与像素TFT10P的栅极绝缘膜像这样形成在同一层(栅极绝缘层4)内的情况下，栅极绝缘层4也可以具有层叠结构。例如，栅极绝缘层4也可以具有如下层叠结构，该层叠结构包含：供氢性的层(例如氮化硅层)，其能供应氢；以及供氧性的层(例如氧化硅层)，其配置在供氢性能的层上，能供应氧。
也可以是，电路用TFT10A的栅极电极3A与像素TFT10P的栅极电极3P、检查用TFT10Q的栅极电极3Q形成在同一层内。另外，也可以是，电路用TFT10A的源极和漏极电极7A、8A、像素TFT10P的源极和漏极电极7P、8P以及检查用TFT10Q的源极和漏极电极7Q、8Q 形成在同一层内。“形成在同一层内”是指使用同一膜(导电膜)来形成。从而，能够抑制制造工序数和制造成本的增加。
包含电路用TFT10A的电路也可以是除了栅极驱动电路以外的电路。
另外，以上，以通过FFS模式等横电场模式进行显示的液晶显示装置的有源矩阵基板为例进行了说明，但也能应用于通过向液晶层的厚度方向施加电压的纵电场模式(例如TN模式、垂直取向模式) 进行显示的液晶显示装置的有源矩阵基板。
(第3实施方式)
第3实施方式的有源矩阵基板与第2实施方式同样地，在同一基板上具备氧化物半导体TFT和结晶质硅TFT。本实施方式的有源矩阵基板与第2实施方式的不同之处在于：还具备另一检查用TFT(以下称为“第2检查用TFT”)，该另一检查用TFT串联连接到检查用TFT(以下称为“第1检查用TFT”)，该另一检查用TFT的检查电路具有背栅结构。
第1检查用TFT是具有背栅结构的氧化物半导体TFT，第2检查用 TFT例如是结晶质硅TFT。作为第1检查用TFT，例如也可以应用图10 所示的检查用TFT10Q。第2检查用TFT例如也可以是与图16所示的电路用TFT10A使用相同结晶质硅半导体膜来形成，具有与电路用TFT10A同样的结构。
第2检查用TFT例如也可以配置在第1检查用TFT的显示区域侧。具体来说，也可以是，第2检查用TFT的漏极电极连接到源极总线SL，源极电极连接到第1检查用TFT的漏极电极，第1检查用TFT的源极电极连接到连接配线9。
在本实施方式中，检查用的源极信号从连接配线9经由第1检查用TFT和第2检查用TFT供应到规定的源极总线。第1检查用TFT的前栅极电极连接到第1检查用栅极配线21，背栅极电极BG连接到第2检查用栅极配线22。第2检查用TFT的栅极电极连接到另一检查用栅极配线。因此，第1检查用TFT与第2检查用TFT是分开控制的。也可以是，在检查时，控制第2检查用TFT，使其变为全部导通状态。或者也可以是，如后所述，控制设置于被分成一组的多个源极总线的第2 检查用TFT，使其按时间顺序变为导通状态。第2检查用TFT不仅能用于检查时，也能用于有源矩阵基板的正常驱动时。
第1检查用TFT和第2检查用TFT的整体或一部分配置在半导体芯片搭载区域内。例如也可以是，在半导体芯片搭载区域R仅配置有具有背栅结构的第1检查用TFT，第2检查用TFT配置在半导体芯片搭载区域R与显示区域之间。
接着，说明本实施方式的有源矩阵基板的一个例子。在此，说明使用第2检查用TFT来构成能用于点亮检查时和正常驱动时的分时电路的例子。
图17是示出本实施方式的有源矩阵基板1003的一个例子的俯视图。
有源矩阵基板1003在显示区域800中具备多个像素TFT(未图示)。像素TFT是氧化物半导体TFT。由于显示区域800的构成与图1 所示的有源矩阵基板1001是同样的，因此，省略说明。
在非显示区域900中，在配置在半导体芯片搭载区域R的下方的第1检查用TFT(未图示)和端子焊盘ST的显示区域800侧设置有分时电路400。第1检查用TFT是上述的检查用TFT10Q。分时电路400包含多个第2检查用TFT10R。第2检查用TFT10R是具有与图16所示的电路用TFT10A同样的结构的结晶质硅TFT。在此，将半导体芯片的IC驱动器160和分时电路400一并称为源极驱动部170。栅极驱动器140和源极驱动部170由控制电路180控制。
在IC驱动器160的输出引脚PIN分别连接有多个输出线DO1～ DOi中的任意一个。相互相邻的4根数据线(源极总线SL)X1～X4 被分成一组而对应于1根输出线DO，在输出线DO与被分成一组的数据线X1～X4之间以输出线为单位设置有分时电路400。在各个分时电路400中，在被分成一组的数据线X1～X4上分别设置有第2检查用 TFT10R作为选择开关。从控制电路180对第2检查用TFT10R的栅极电极供应选择信号SS1～SS4中的任意一个。选择信号SS1～SS4规定了同一组内的选择开关的接通期间，与来自驱动器IC160的按时间顺序的信号输出是同步的。分时电路400将通过对输出线DO的输出进行分时而得到的数据电位按时间顺序写入多个数据线X1～X4(分时驱动)。从而，能够实现驱动器IC160的输出引脚数的削减，因此，能够抑制因像素数的增大而导致的IC的大型化。此外，使用各分时电路400的显示装置的动作、分时驱动的时序图等例如公开于特开 2008-225036号公报、特开2006-119404号公报等。在本说明书中，为了参考，援引特开2008-225036号公报和特开2006-119404号公报的所有公开内容。
在有源矩阵基板1003中，各个输出线DO在半导体芯片搭载区域 R中连接到第1检查用TFT。如图2A所示，第1检查用TFT的源极电极连接到对应的检查用端子。
也可以是，在点亮检查时，将第2检查用TFT10R全部控制为导通状态。在这种情况下，经由检查用端子从第1检查用TFT供应到输出线DO的检查用的源极信号被供应到同一组的所有数据线X1～X4。或者也可以是，在点亮检查时，控制向第1检查用TFT10R输入的选择信号SS1～SS4，使得检查用的源极信号按时间顺序供应到被分成一组的数据线X1～X4。
上述的第1实施方式～第3实施方式的有源矩阵基板能广泛应用于液晶显示装置等显示装置。这种显示装置具备：上述任意一个实施方式的有源矩阵基板；半导体芯片，其设置于有源矩阵基板，构成驱动电路；相对基板，其配置为与有源矩阵基板相对；以及显示介质层(例如液晶层)，其设置在有源矩阵基板与相对基板之间。
工业上的可利用性
本发明的实施方式的有源矩阵基板能应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等拍摄装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1：基板
3P、3Q：栅极电极
4：栅极绝缘层
5P、5Q：氧化物半导体层
7P、7Q：源极电极
8P、8Q：漏极电极
9：连接配线
10P：像素TFT
10Q：检查用TFT(第1检查用TFT)
10R：第2检查用TFT
10A：电路用TFT
11：第1绝缘层
12：第2绝缘层
12q：开口部
13：层间绝缘层
15：下部透明电极
17：电介质层
19：上部透明电极
20：检查用栅极配线
21：第1检查用栅极配线
22：第2检查用栅极配线
30：检查用配线
31：第1检查用配线
32：第2检查用配线
33：第3检查用配线
140：栅极驱动电路
200、201、202：检查电路
700：FPC基板
800：显示区域
900：非显示区域
1001：有源矩阵基板
BG：背栅极电极
CE：共用电极
PE：像素电极
GL：栅极总线
SL：源极总线。

Claims (23)

1.一种有源矩阵基板，具有：显示区域，其包含多个像素区域；以及上述显示区域以外的非显示区域，
上述有源矩阵基板的特征在于，具备：
基板；
多个源极总线和多个栅极总线，其支撑于上述基板；
多个像素TFT，其支撑于上述基板，并且配置在上述多个像素区域中的每一个像素区域；
多个检查用TFT，其支撑于上述基板并且配置在上述非显示区域，上述多个检查用TFT分别连接到上述多个源极总线或上述多个栅极总线中的至少1个；
检查电路，其包含上述多个检查用TFT；
多个端子部，其用于将上述多个源极总线或上述多个栅极总线连接到安装在上述有源矩阵基板上的半导体芯片的端子；
第1绝缘层，其配置在上述显示区域和上述非显示区域，并且在上述显示区域中覆盖上述多个像素TFT；以及
第2绝缘层，其配置在上述第1绝缘层上，包含有机绝缘层，
上述多个检查用TFT的至少一部分配置在搭载上述半导体芯片的半导体芯片搭载区域内，
上述多个检查用TFT各自包含：半导体层；下部栅极电极，其隔着栅极绝缘层配置在上述半导体层的上述基板侧；上部栅极电极，其隔着包含上述第1绝缘层的绝缘层配置在上述半导体层的与上述基板相反的一侧；以及源极电极和漏极电极，其连接到上述半导体层，
上述检查电路还包含：第1检查用栅极配线，其电连接到上述多个检查用TFT的上述下部栅极电极；以及第2检查用栅极配线，其电连接到上述多个检查用TFT的上述上部栅极电极，
上述第2绝缘层具有1个或多个开口部，上述1个或多个开口部配置为在从上述基板的法线方向来看时与上述多个检查用TFT中的每一个检查用TFT中的上述半导体层的至少一部分重叠，
上述第2检查用栅极配线形成在上述第2绝缘层上和上述开口部内，上述第2检查用栅极配线中的位于上述开口部内的部分作为上述上部栅极电极发挥功能，
在上述有源矩阵基板的正常动作时，通过对上述多个检查用TFT的上述上部栅极电极施加负电压，抑制上述多个检查用TFT的特性变动。
2.根据权利要求1所述的有源矩阵基板，
上述多个像素TFT是底栅结构TFT，是与上述多个检查用TFT的上述半导体层使用同一半导体膜形成的。
3.根据权利要求1或2所述的有源矩阵基板，
在从上述基板的法线方向来看时，上述1个或多个开口部是设置为与包含上述多个检查用TFT的上述半导体层的区域重叠的1个开口部。
4.根据权利要求1或2所述的有源矩阵基板，
上述第1检查用栅极配线包含上述下部栅极电极，上述第2检查用栅极配线包含上述上部栅极电极，
在从上述基板的法线方向来看时，上述多个检查用TFT在第1方向上排列，上述第1检查用栅极配线和上述第2检查用栅极配线以与上述多个检查用TFT的上述半导体层至少部分重叠的方式在上述第1方向上延伸。
5.根据权利要求1或2所述的有源矩阵基板，
在从上述基板的法线方向来看时，上述多个检查用TFT在第1方向上排列，上述第1检查用栅极配线和上述第2检查用栅极配线中的一方配线以与上述多个检查用TFT的上述半导体层至少部分重叠的方式在上述第1方向上延伸，上述第1检查用栅极配线和上述第2检查用栅极配线中的另一方配线包含：干部分，其在上述第1方向上延伸；以及多个突出部分，其以与上述多个检查用TFT的上述半导体层至少部分重叠的方式从上述干部分延伸。
6.根据权利要求5所述的有源矩阵基板，
在上述多个检查用TFT中的每一个检查用TFT中，上述半导体层、上述源极电极以及上述漏极电极配置为在上述半导体层内沿着与上述第1方向正交的第2方向形成沟道。
7.根据权利要求1或2所述的有源矩阵基板，
在上述显示区域中还具备：
下部透明电极，其设置在上述第1绝缘层之上；以及
上部透明电极，其隔着电介质层配置在上述下部透明电极上，
上述多个检查用TFT的上述上部栅极电极是与上述下部透明电极或上述上部透明电极由相同透明导电膜形成的。
8.根据权利要求1或2所述的有源矩阵基板，
上述多个像素TFT和上述多个检查用TFT是使用同一氧化物半导体膜形成的氧化物半导体TFT。
9.根据权利要求8所述的有源矩阵基板，
上述氧化物半导体TFT是蚀刻阻挡型TFT。
10.根据权利要求8所述的有源矩阵基板，
上述氧化物半导体TFT是沟道蚀刻型TFT。
11.根据权利要求8所述的有源矩阵基板，
上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
12.根据权利要求11所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
13.根据权利要求8所述的有源矩阵基板，
上述氧化物半导体TFT包含具有层叠结构的氧化物半导体层。
14.一种显示装置，其特征在于，具备：
权利要求1或2所述的有源矩阵基板；
半导体芯片，其安装在上述有源矩阵基板的上述半导体芯片搭载区域；
相对基板，其配置为与上述有源矩阵基板相对；以及
显示介质层，其设置在上述有源矩阵基板与上述相对基板之间。
15.一种有源矩阵基板，具有：显示区域，其包含多个像素区域；以及上述显示区域以外的非显示区域，
上述有源矩阵基板的特征在于，具备：
基板；
多个源极总线和多个栅极总线，其支撑于上述基板；
多个像素TFT，其支撑于上述基板，并且配置在上述多个像素区域中的每一个像素区域；
多个检查用TFT，其支撑于上述基板并且配置在上述非显示区域，上述多个检查用TFT分别连接到上述多个源极总线或上述多个栅极总线中的至少1个；
检查电路，其包含上述多个检查用TFT；
多个端子部，其用于将上述多个源极总线或上述多个栅极总线连接到安装在上述有源矩阵基板上的半导体芯片的端子；以及
第1绝缘层，其配置在上述显示区域和上述非显示区域，并且在上述显示区域中覆盖上述多个像素TFT，
上述多个检查用TFT的至少一部分配置在搭载上述半导体芯片的半导体芯片搭载区域内，
上述多个检查用TFT各自包含：半导体层；下部栅极电极，其隔着栅极绝缘层配置在上述半导体层的上述基板侧；上部栅极电极，其隔着包含上述第1绝缘层的绝缘层配置在上述半导体层的与上述基板相反的一侧；以及源极电极和漏极电极，其连接到上述半导体层，
还具备配置在上述非显示区域的、包含多个电路用TFT的电路，
上述多个像素TFT和上述多个检查用TFT是氧化物半导体TFT，
上述多个电路用TFT是结晶质硅TFT，
在上述有源矩阵基板的正常动作时，通过对上述多个检查用TFT的上述上部栅极电极施加负电压，抑制上述多个检查用TFT的特性变动。
16.根据权利要求15所述的有源矩阵基板，
上述检查电路还包含多个其它检查用TFT，
上述多个其它检查用TFT分别串联连接到上述多个检查用TFT中的1个检查用TFT，
上述多个其它检查用TFT是与上述多个电路用TFT使用相同结晶质硅半导体膜形成的结晶质硅TFT。
17.根据权利要求15或16所述的有源矩阵基板，
上述多个像素TFT和上述多个检查用TFT是使用同一氧化物半导体膜形成的氧化物半导体TFT。
18.根据权利要求17所述的有源矩阵基板，
上述氧化物半导体TFT是蚀刻阻挡型TFT。
19.根据权利要求17所述的有源矩阵基板，
上述氧化物半导体TFT是沟道蚀刻型TFT。
20.根据权利要求17所述的有源矩阵基板，
上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
21.根据权利要求20所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
22.根据权利要求17所述的有源矩阵基板，
上述氧化物半导体TFT包含具有层叠结构的氧化物半导体层。
23.一种显示装置，其特征在于，具备：
权利要求15或16所述的有源矩阵基板；
半导体芯片，其安装在上述有源矩阵基板的上述半导体芯片搭载区域；
相对基板，其配置为与上述有源矩阵基板相对；以及
显示介质层，其设置在上述有源矩阵基板与上述相对基板之间。
CN201780053900.4A 2016-09-02 2017-08-31 有源矩阵基板和具备有源矩阵基板的显示装置 Active CN109690661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016171552 2016-09-02
JP2016-171552 2016-09-02
PCT/JP2017/031356 WO2018043643A1 (ja) 2016-09-02 2017-08-31 アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置

Publications (2)

Publication Number Publication Date
CN109690661A CN109690661A (zh) 2019-04-26
CN109690661B true CN109690661B (zh) 2021-01-01

Family

ID=61301879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053900.4A Active CN109690661B (zh) 2016-09-02 2017-08-31 有源矩阵基板和具备有源矩阵基板的显示装置

Country Status (3)

Country Link
US (1) US10777587B2 (zh)
CN (1) CN109690661B (zh)
WO (1) WO2018043643A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
CN112415818B (zh) * 2020-11-30 2024-02-23 华勤技术股份有限公司 一种显示面板及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412856A (zh) * 2001-10-09 2003-04-23 株式会社半导体能源研究所 开关元件、显示装置、发光装置及半导体装置
CN101645462A (zh) * 2008-08-08 2010-02-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN202948235U (zh) * 2012-11-09 2013-05-22 北京京东方光电科技有限公司 一种阵列基板、显示面板和显示装置
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006304B2 (ja) 2002-09-10 2007-11-14 株式会社 日立ディスプレイズ 画像表示装置
JP3909526B2 (ja) * 2003-08-07 2007-04-25 エーユー オプトロニクス コーポレイション アクティブ・マトリックス表示装置の検査方法
JP4407464B2 (ja) 2004-10-22 2010-02-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2007281188A (ja) * 2006-04-06 2007-10-25 Seiko Epson Corp トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5140999B2 (ja) * 2006-11-22 2013-02-13 カシオ計算機株式会社 液晶表示装置
JP4306748B2 (ja) 2007-03-13 2009-08-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
JP5392670B2 (ja) 2008-12-01 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
JP2011154161A (ja) 2010-01-27 2011-08-11 Hitachi Displays Ltd 表示装置
US8947337B2 (en) * 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5638833B2 (ja) * 2010-04-22 2014-12-10 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN103270601B (zh) 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
TWI792087B (zh) * 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN102709316B (zh) * 2012-05-30 2015-02-18 京东方科技集团股份有限公司 一种3d氧化物半导体薄膜晶体管及其制备方法
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
JP6317059B2 (ja) 2012-11-16 2018-04-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6173705B2 (ja) 2013-02-07 2017-08-02 株式会社ジャパンディスプレイ 表示装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI498877B (zh) * 2013-04-26 2015-09-01 Chunghwa Picture Tubes Ltd 顯示面板
JP2015018064A (ja) * 2013-07-10 2015-01-29 株式会社ジャパンディスプレイ 表示装置
JP6296277B2 (ja) * 2013-10-01 2018-03-20 株式会社Ｊｏｌｅｄ 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
KR102132181B1 (ko) * 2013-12-31 2020-07-10 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 제조 방법
US9869913B2 (en) * 2014-05-22 2018-01-16 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP6335652B2 (ja) * 2014-05-27 2018-05-30 三菱電機株式会社 表示装置、薄膜トランジスタの製造方法
WO2016084699A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412856A (zh) * 2001-10-09 2003-04-23 株式会社半导体能源研究所 开关元件、显示装置、发光装置及半导体装置
CN101645462A (zh) * 2008-08-08 2010-02-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN202948235U (zh) * 2012-11-09 2013-05-22 北京京东方光电科技有限公司 一种阵列基板、显示面板和显示装置
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Also Published As

Publication number Publication date
WO2018043643A1 (ja) 2018-03-08
US10777587B2 (en) 2020-09-15
US20190221590A1 (en) 2019-07-18
CN109690661A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
US10558097B2 (en) Active matrix substrate and demultiplexer circuit
CN108140675B (zh) 半导体装置及其制造方法
US8253144B2 (en) Semiconductor device and method for manufacturing the same
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
US10074328B2 (en) Active matrix substrate
CN109661696B (zh) 有源矩阵基板及其制造方法
US10269831B2 (en) Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes
WO2017094682A1 (ja) 半導体装置およびその製造方法
US10950705B2 (en) Active matrix substrate
US11302718B2 (en) Active matrix substrate and production method therefor
CN107851668B (zh) 半导体装置及其制造方法
WO2018225690A1 (ja) アクティブマトリクス基板および表示装置
WO2018221294A1 (ja) アクティブマトリクス基板およびその製造方法
WO2018190396A1 (ja) アクティブマトリクス基板
WO2018163997A1 (ja) アクティブマトリクス基板およびその製造方法
CN109698205B (zh) 有源矩阵基板及其制造方法
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
US10816865B2 (en) Active matrix substrate
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
WO2018190395A1 (ja) アクティブマトリクス基板およびデマルチプレクサ回路
CN113345914B (zh) 有源矩阵基板和显示装置
WO2017094548A1 (ja) アクティブマトリクス基板およびそれを備える液晶表示パネル
US11791345B2 (en) Active matrix substrate and method for manufacturing same
CN113540122A (zh) 有源矩阵基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant