JP2011154161A - 表示装置 - Google Patents

Abstract

【課題】点灯検査用回路の一部を表示領域の周辺に形成するようにして、半導体チップ搭載領域の面積が小さくなってしまう場合に対処するともに、当該検査の不都合が生じないように構成した表示装置の提供。
【解決手段】ドレイン信号線と接続される第１点灯検査用回路、ゲート信号線と接続される第２点灯検査用回路を表示領域の周辺に形成し、
半導体チップ搭載領域における前記半導体チップの出力バンプと接続される端子のそれぞれと前記ドレイン信号線および前記ゲート信号線と接続される各引き出し線における断線を検査する第３検査用回路を前記半導体チップ搭載領域に形成する。
【選択図】図１

Description

本発明は表示装置に係り、特に、点灯検査用回路を具備する表示装置に関する。

たとえば液晶表示装置は、液晶を挟持して対向配置される一対の基板のうち、一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線が形成され、これら各信号線で囲まれた矩形状の領域を画素の領域として構成している。表示領域はこれら各画素の集合体によって形成される。

それぞれの画素には、少なくとも、ゲート信号線からの走査信号によってオンする薄膜トランジスタと、このオンされた薄膜トランジスタを通してドレイン信号線からの映像信号から供給される画素電極を備えている。

そして、このような液晶表示装置において、表示領域の外側の領域の一部に、ゲート信号線あるいはドレイン信号線の断線等を検査するための点灯検査用回路が形成されているものが知られている。

図４は、液晶を介して対向配置される第１基板、第２基板のうち第１基板（図中、符号ＳＵＢ１で示す）の液晶側の面（主面）に形成された等価回路を示した図である。なお、図４は、本発明の実施例を示す図１と対応づけて描画している。このため、図４の以下に示す説明以外の構成は図１に基づく説明を参照されたい。

図４において、第１基板ＳＵＢ１の中央に複数の画素の集合体からなる表示領域（表示部）ＡＲがある。表示領域ＡＲには、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬおよび図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、各画素の領域はこれら信号線によって画されている。ゲート信号線ＧＬおよびドレイン信号線ＤＬは各画素を独立に駆動させる信号線となっている。

また、表示領域ＡＲの外側であって第１基板ＳＵＢ１の図中下側の辺部には、半導体チップがフェースダウンされる搭載領域（半導体チップ搭載領域）ＳＬＲがある。半導体チップは表示領域ＡＲの各画素を駆動する表示駆動回路である。そして、この半導体チップ搭載領域ＳＬＲには点灯検査用回路ＱＤが形成されている。

この点灯検査用回路ＱＤは、たとえば次に示すように形成されている。まず、半導体チップ搭載領域ＳＬＲには、半導体チップの各出力バンプと接続される複数の端子ＴＭが図中ｘ方向に並設されて形成されている。これら端子ＴＭは、図中左側から、ゲート信号線ＧＬと接続される端子群ＧＴ１、ドレイン信号線ＤＬと接続される端子群ＤＴ、ゲート信号線ＧＬと接続される端子群ＧＴ２からなっている。なお、ゲート信号線ＧＬにおいて、端子群ＧＴ１と端子群ＧＴ２とを備えるのは、表示領域ＡＲに図中ｙ方向に２分割された図中下側の領域の各ゲート信号線ＧＬが図中左側に引き出されて端子群ＧＴ１に接続され、図中上側の領域の各ゲート信号線ＧＬは図中右側に引き出されて端子群ＧＴ２に接続されるようになっているからである。

各端子ＴＭに対して表示領域ＡＲと反対側には、各端子ＴＭにそれぞれ対応づけられて複数の検査用薄膜トランジスタＩＴＦが図中ｘ方向に並設されて形成され、これら検査用薄膜トランジスタＩＴＦの各ゲート電極は、それぞれ共通接続され、検査用端子ＴＧに接続されている。検査端子ＴＧに信号を供給することによって、検査用薄膜トランジスタＩＴＦの全てをオンにすることができるようになっている。

点灯検査用回路ＱＤは、前記端子ＴＭ、前記検査用薄膜トランジスタＩＴＦと、後述の検査用信号線ＩＬによって構成されている。ここで、説明の便宜上、端子群ＧＴ１の各端子ＴＭ、これら端子ＴＭに対応づけられて形成された検査用薄膜トランジスタＩＴＦ、これら検査用薄膜トランジスタＩＴＦを介して前記端子ＴＭと接続される複数の検査用信号線ＩＬからなる点灯検査用回路ＱＤを第２点灯検査用回路（Ｌ）ＱＤ２ｌとする。また、端子群ＤＴの各端子ＴＭ、これら端子ＴＭに対応づけられて形成された検査用薄膜トランジスタＩＴＦ、これら検査用薄膜トランジスタＩＴＦを介して前記端子ＴＭと接続される複数の検査用信号線ＩＬからなる点灯検査用回路ＱＤを第１点灯検査用回路ＱＤ１とする。さらに、端子群ＧＴ２の各端子ＴＭ、これら端子ＴＭに対応づけられて形成された検査用薄膜トランジスタＩＴＦ、これら検査用薄膜トランジスタＩＴＦを介して前記端子ＴＭと接続される複数の検査用信号線ＩＬからなる点灯検査用回路を第２点灯検査用回路（Ｒ）ＱＤ２ｒとする。

第２点灯検査用回路（Ｌ）ＱＤ２ｌの検査用信号線ＩＬは、検出用薄膜トランジスタＩＴＦに対して端子群ＧＴ１と反対側の領域に、たとえば４本、図中ｘ方向に延在しｙ方向に並設されて形成されている。これらの検査用信号線ＩＬを、検出用薄膜トランジスタＩＴＦ側から順次、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４と命名した場合、端子群ＧＴ１のたとえば左側から数えて１番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ１に接続され、２番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ２に接続され、３番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ３に接続され、４番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ４に接続されている。そして、５番目以降は、再び、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ１、……の順で接続されるようになっている。

第１点灯検査用回路ＱＤ１の検査用信号線ＩＬは、検出用薄膜トランジスタＩＴＦに対して端子群ＤＴと反対側の領域に、たとえば３本、図中ｘ方向に延在しｙ方向に並設されて形成されている。これらの検査用信号線ＩＬを、検出用薄膜トランジスタＩＴＦ側から順次、ＩＬ１、ＩＬ２、ＩＬ３と命名した場合、端子群ＤＴのたとえば左側から数えて１番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ１に接続され、２番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ２に接続され、３番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ３に接続されている。そして、４番目以降は、再び、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ１、……の順で接続されるようになっている。

第２点灯検査用回路（Ｒ）ＱＤ２ｒの検査用信号線ＩＬは、検出用薄膜トランジスタＩＴＦに対して端子群ＧＴ１と反対側の領域に、たとえば４本、図中ｘ方向に延在しｙ方向に並設されて形成されている。これらの検査用信号線ＩＬを、検出用薄膜トランジスタＩＴＦ側から順次、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４と命名した場合、端子群ＧＴ２のたとえば左側から数えて１番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ１に接続され、２番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ２に接続され、３番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ３に接続され、４番目の端子は検出薄膜トランジスタＩＴＦを介して検査用信号線ＩＬ４に接続されている。そして、５番目以降は、再び、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ１、……の順で接続されるようになっている。

また、検査回路を開示した文献として、特許文献１がある。特許文献１は表示領域を囲む周辺領域を小さくする技術を開示している。

特開２００４−１０１８６３号

近年、半導体チップにおいて、その幅（バンプの並設方向に直交する方向の幅）が小さくなる傾向にあり、また、バンプ（特に出力バンプ）が狭ピッチとなるように構成されてきている。

このため、半導体チップ搭載領域の面積は小さくなり、上述した構成からなる点灯検査用回路ＱＤは、半導体チップ搭載領域内にのみ形成することが困難な状態となりつつある。

そこで、本発明者は、前記点灯検査用回路ＱＤを、複数（たとえば３個）に分割させ、分割された点灯検査用回路ＱＤをそれぞれ表示領域ＡＲの周辺に配置させることを試みた。

図５は、このように構成した第１基板ＳＵＢ１の液晶側の面における等価回路であり、図４と対応させて描画した図となっている。図５において、第１点灯検査用回路ＱＤ１は、ドレイン信号線ＤＬの前記端子ＴＭに引き出される側（半導体チップ搭載領域ＳＬＲ）とは反対側（表示領域ＡＲに対して図中上側）の領域に形成されている。第２点灯検用回路（Ｌ）ＱＤ２ｌは、ゲート信号線ＧＬの前記端子ＴＭに引き出される側とは反対側（表示領域ＡＲに対して図中左上側）の領域に形成されている。第２点灯検用回路（Ｒ）ＱＤ２ｒは、ゲート信号線ＧＬの前記端子ＴＭに引き出される側とは反対側（表示領域ＡＲに対して図中右下側）の領域に形成されている。これにより、半導体チップ搭載領域ＳＬＲには、点灯検査用回路ＱＤが形成されていない構成となり、今後、半導体チップのサイズが充分に小さくなっても、その半導体チップに対応できる構成となる。

しかし、このように構成した場合、半導体チップ搭載領域ＳＬＲにおける各端子ＴＭと表示領域ＡＲ内のゲート信号線ＧＬ、およびドレイン信号線ＤＬとを接続する引き出し配線（図中府符号ＧＷ１、ＧＷ２、ＤＷで示す）に断線が生じている場合に、第１点灯検査用回路ＱＤ１、第２点灯検用回路（Ｌ）ＱＤ２ｌ、および第２点灯検用回路（Ｒ）ＱＤ２ｒによって、当該断線を検査することができないという不都合が生じるに至った。

本発明の目的は、点灯検査用回路の一部を表示領域の周辺に形成するようにして、半導体チップ搭載領域の面積が小さくなってしまう場合に対処するとともに、当該検査の不都合が生じないように構成した表示装置を提供することにある。

本発明の表示装置は、半導体チップ搭載領域ＳＬＲに、第３点灯検査用回路を設けるようにし、この第３点灯検査用回路によって、半導体チップ搭載領域ＳＬＲにおける各端子ＴＭと表示領域ＡＲ内のゲート信号線ＧＬ、およびドレイン信号線ＤＬとを接続する引き出し配線ＧＷ１、ＧＷ２、ＤＷに生じた断線を検査できるようにしたものである。

本発明の構成は、たとえば、以下のようなものとすることができる。

（１）本発明の表示装置は、基板上に表示領域と半導体チップ搭載領域とを有し、
前記表示領域には、第１方向に延在され前記第１方向に交差する第２方向に並設されたゲート信号線と、前記第２方向に延在され前記第１方向に並設されるドレイン信号線とが形成され、
前記半導体チップ搭載領域には、搭載される半導体チップの出力バンプが接続される複数の端子が形成され、
前記端子のそれぞれは、前記ゲート信号線あるいは前記ドレイン信号線に引き出し配線を介して接続された表示装置であって、
前記ドレイン信号線の前記引き出し配線が形成されている側と反対側に、それぞれのドレイン信号線に対応して並設されゲート電極を共通とする複数の検査用薄膜トランジスタと、前記検査用薄膜トランジスタの並設方向に延在され前記並設方向と交差する方向に並設されたｎ個の検査用信号線と、を備え、互いに隣接されたｎ個の前記信号線のそれぞれは、対応する検査用薄膜トランジスタを介して複数の前記検査用信号線に割り振られて接続されている第１点灯検査用回路と、
前記ゲート信号線の前記引き出し配線が形成されている側と反対側に、それぞれのゲート信号線に対応して並設されゲート電極を共通とする複数の検査用薄膜トランジスタと、前記検査用薄膜トランジスタの並設方向に延在され前記並設方向と交差する方向に並設されたｍ個の検査用信号線と、を備え、互いに隣接されたｍ個の前記信号線のそれぞれは、対応する検査用薄膜トランジスタを介して複数の前記検査用信号線に割り振られて接続されている第２点灯検査用回路と、
前記半導体チップ搭載領域に、前記端子のそれぞれに対応して並設されゲート電極を共通とする複数の検査用薄膜トランジスタと、
前記端子のうち前記ゲート信号線と接続された端子を第１端子とした場合、これら第１端子が、対応する検査用薄膜トランジスタを介して接続された１個の第１検査用信号線と、
前記端子のうち前記ドレイン信号線と接続された端子を第２端子とした場合、これら第２端子が、対応する検査用薄膜トランジスタを介して接続された１個の第２検査用信号線とを備える第３点灯検査用回路とが形成されていることを特徴とする。

（２）本発明の表示装置は、基板上に表示領域と半導体チップ搭載領域とを有し、
前記表示領域には、第１方向に延在され前記第１方向に交差する第２方向に並設されたゲート信号線と、前記第２方向に延在され前記第１方向に並設されるドレイン信号線とが形成され、
前記半導体チップ搭載領域には、搭載される半導体チップの出力バンプが接続される複数の端子が形成され、
前記端子のそれぞれは、前記ゲート信号線あるいは前記ドレイン信号線に引き出し配線を介して接続された表示装置であって、
前記半導体チップ搭載領域に、前記ドレイン信号線に接続される前記端子に対応して並設されゲート電極を共通とする複数の検査用薄膜トランジスタと、前記検査用薄膜トランジスタの並設方向に延在され前記並設方向と交差する方向に並設されたｎ個の検査用信号線と、を備え、互いに隣接されたｎ個の前記信号線のそれぞれは、対応する検査用薄膜トランジスタを介して複数の前記検査用信号線に割り振られて接続されている第１点灯検査用回路と、
前記ゲート信号線の前記引き出し配線が形成されている側と反対側に、それぞれのゲート信号線に対応して並設されゲート電極を共通とする複数の検査用薄膜トランジスタと、前記検査用薄膜トランジスタの並設方向に延在され前記並設方向と交差する方向に並設されたｍ個の検査用信号線と、を備え、互いに隣接されたｍ個の前記信号線のそれぞれは、対応する検査用薄膜トランジスタを介して複数の前記検査用信号線に割り振られて接続されている第２点灯検査用回路と、
前記半導体チップ搭載領域に、前記ドレイン信号線に接続される前記端子のそれぞれに対応して並設されゲート電極を共通とする複数の検査用薄膜トランジスタと、前記検査用薄膜トランジスタの並設方向に延在され前記並設方向と交差する方向に並設された１個の検査用信号線と、を備え、前記端子のそれぞれは、対応する検査用薄膜トランジスタを介して前記検査用信号線に接続されている第３点灯検査用回路とが形成されていることを特徴とする。

なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。

このように構成した表示装置は、点灯検査用回路の一部を表示領域の周辺に形成するようにして、半導体チップ搭載領域の面積が小さくなってしまう場合に対処するともに、当該検査の不都合が生じないように構成することができる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の表示装置の実施例１を示す構成図で、液晶表示装置の液晶を挟持して対向配置される第１基板および第２基板のうち、第１基板の液晶側の面における等価回路を示している。 図１のII−II線における断面図である。 本発明の表示装置の実施例２を示す構成図で、図１に対応した図となっている。 従来の表示装置の例を示す構成図で、図１に対応させて描画している。 従来の表示装置の不都合を回避させるようにして構成した場合のさらなる不都合を示した提案図である。

本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。

本実施例における表示装置の主な特徴は、ゲート電極を共通とする複数のドレイン信号線検査用薄膜トランジスタと、ドレイン信号線検査用薄膜トランジスタを介してドレイン信号線に接続するドレイン信号線検査用信号線とを備える第１点灯検査用回路と、ゲート電極を共通とする複数のゲート信号線検査用薄膜トランジスタと、ゲート信号線検査用薄膜トランジスタを介してゲート信号線に接続するゲート信号線検査用信号線とを備える第２点灯検査用回路と、半導体チップ搭載領域に、端子のそれぞれに対応して設けられ且つゲート電極を共通とする複数の引き出し配線検査用薄膜トランジスタと、引き出し配線検査用薄膜トランジスタを介してゲート信号線に接続される第１検査用信号線と、引き出し配線検査用薄膜トランジスタを介してドレイン信号線に接続される第２検査用信号線とを備える第３点灯検査用回路とが形成されている。

〈概略構成〉
図１は、本発明の表示装置の実施例１を液晶表示装置を例に挙げて示している。図１は、液晶を介して対向配置される第１基板、第２基板のうち第１基板（図中、符号ＳＵＢ１で示す）の液晶側の面（主面）に形成された等価回路を示している。

図１において、第１基板ＳＵＢ１の主面の中央部には、複数の画素ＰＩＸがマトリックス状に配置された表示領域（表示部）ＡＲが形成されている。また表示領域ＡＲを囲むようにして静電保護回路ＳＰＣが形成されている。また、静電保護回路ＳＰＣの外側であって、図中下側の領域において、半導体チップ（図示せず）が搭載される領域（半導体チップ搭載領域）ＳＬＲを有し、この半導体チップ搭載領域ＳＬＲには点灯検査用回路ＱＤの一部（第３点灯検査用回路ＱＤ３）が形成されるようになっている。

なお、半導体チップ搭載領域ＳＬＲには、半導体チップの出力バンプと接続される端子ＴＭが図中ｘ方向に並設されて形成されている。これら端子ＴＭは、図中左側から、後述のゲート信号線ＧＬと引き出し線（図中符号ＧＷ１で示す）を介して接続される端子群ＧＴ１、後述のドレイン信号線ＤＬと引き出し線（図中符号ＤＷで示す）接続される端子群ＤＴ、後述のゲート信号線ＧＬと引き出し線（図中符号ＧＷ２で示す）を介して接続される端子群ＧＴ２を備え、また他に、後述のコモン信号線ＣＬと接続される端子等も備えている。ここで、ゲート信号線ＧＬにおいて、その端子群ＧＴ１と端子群ＧＴ２とを備えるのは、表示領域ＡＲに図中ｙ方向に２分割された図中下側の領域の各ゲート信号線ＧＬが図中左側に引き出されて端子群ＧＴ１に接続され、図中上側の領域の各ゲート信号線ＧＬは図中右側に引き出されて端子群ＧＴ２に接続されるように構成されているからである。半導体チップ搭載領域ＳＬＲには、半導体チップの各入力バンプと接続される複数の端子も形成されているが、この端子およびこの端子と接続され第１基板ＳＵＢ１の端辺に引き出される配線の図示は省略している。

また、静電保護回路ＳＰＣの外側であって、図中上側の領域において、点灯検査用回路ＱＤの一部（第１点灯検査用回路ＱＤ１）が形成されるようになっている。また、静電保護回路ＳＰＣの外側であって、図中左上側の領域において、点灯検査用回路ＱＤの一部（第２点灯検査用回路（Ｌ）ＱＤ２ｌ）が形成されるようになっている。また、静電保護回路ＳＰＣの外側であって、図中右下側の領域において、点灯検査用回路ＱＤの一部（第２点灯検査用回路（Ｒ）ＱＤ２ｒ）が形成されるようになっている。

第１基板ＳＵＢ１と液晶を介して対向配置される第２基板（図示せず）は、前記半導体チップ搭載領域ＳＬＲを含む第１基板ＳＵＢ１の図中下側の辺部を露呈させるようにして配置されるようになっている。第２基板の周辺には、この第２基板と第１基板ＳＵＢ１との固着を図るシール材（図示せず）が形成され、このシール材は第１基板ＳＵＢ１と第２基板との間に挟持される液晶（図示せず）を封止するようになっている。

また、半導体チップ搭載領域ＳＬＲの近傍には複数の検査用端子（図中正方枠で示している）が形成され、これら検査用端子は、前記点灯検査用回路に電気的に接続されるようになっている。

〈表示領域ＡＲ〉
前記表示領域ＡＲには、図中ｘ方向に延在しｙ方向に並設される複数のゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設される複数のドレイン信号線ＤＬが形成されている。隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれた領域は画素領域を構成し、これら画素領域には、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じせしめる対向電極ＣＴとが備えられている。図中ｘ方向に並設される各画素ＰＩＸの対向電極ＣＴはコモン信号線ＣＬに接続され、このコモン信号線ＣＬを通して前記映像信号に対して基準となる基準信号が供給されるようになっている。

なお、前記表示領域ＡＲにおける各画素は、図中ｙ方向に並設されるもの同士（画素列）で、カラー表示の３原色のうちの一つの色を共通に担当するようになっている。図中左側から右側にかけて、たとえば順次赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）が担当され、以降、この順番が繰り返されるようになっている。

〈静電保護回路ＳＰＣ〉
静電保護回路ＳＰＣは、次に示すようにして構成されている。まず、前記表示領域ＡＲを囲むようにして、接地されたアース線ＥＬが形成されている。そして、このアース線ＥＬと各ゲート信号線ＧＬとの交差部において、アース線ＥＬとこのアース線ＥＬの前後に走行する同一のゲート信号線ＧＬにそれぞれ逆方向に配置される一対のダイオードＤ１、Ｄ２が接続されている。同様に、アース線ＥＬとドレイン信号線ＤＬとの交差部において、アース線ＥＬとこのアース線ＥＬの前後に走行する同一のドレイン信号線ＤＬにそれぞれ逆方向に配置される一対のダイオードＤ１、Ｄ２が接続されている。この静電保護回路ＳＰＣは、たとえば、静電気の侵入をダイオードＤ１、Ｄ２を通して前記アース線ＥＬに導くことによって各画素ＰＩＸにおける薄膜トランジスタＴＦＴの破壊を保護できるようになっている。

〈第１点灯検査用回路ＱＤ１〉
第１点灯検査用回路ＱＤ１は、上述したように、静電保護回路ＳＰＣの外側であって、図中上側の領域において形成されている。この領域には、各ドレイン信号線ＤＬに対応づけられて複数の検査用薄膜トランジスタＩＴＦが図中ｘ方向に並設されて形成され、これら検査用薄膜トランジスタＩＴＦの各ゲート電極は、それぞれ共通接続され、検査用端子ＴＧ２に引き出されている。検査用端子ＴＧ２に信号を供給することによって、検査用薄膜トランジスタＩＴＦの全てをオンにすることができるようになっている。

検査用薄膜トランジスタＩＴＦに対して表示領域ＡＲと反対側には、図中ｘ方向に延在しｙ方向に並設されたたとえば３本の検査用信号線ＩＬ（検査用薄膜トランジスタＩＴＦ側から符号ＩＬ１、ＩＬ２、ＩＬ３で示す）が形成されている。検査用信号線ＩＬ１は、たとえば赤色（Ｒ）を担当する画素列におけるドレイン信号線ＤＬと、このドレイン信号線ＤＬに対応して設けられた検査用薄膜トランジスタＩＴＦを介在させて接続されている。検査用信号線ＩＬ２は、たとえば緑色（Ｇ）を担当する画素列におけるドレイン信号線ＤＬと、このドレイン信号線ＤＬに対応して設けられた検査用薄膜トランジスタＩＴＦを介在させて接続されている。検査用信号線ＩＬ３は、青色（Ｂ）を担当する画素列におけるドレイン信号線ＤＬと、このドレイン信号線ＤＬに対応して設けられた検査用薄膜トランジスタＩＴＦを介在させて接続されている。

また、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３の一端側は、第１基板ＳＵＢ１のたとえば図中右側の辺部を走行し、半導体装置ＳＥＣの搭載領域の近傍に配置される検査用端子に接続されるようになっている。検査用信号線ＩＬ１は検査用端子Ｒに接続され、検査用信号線ＩＬ２は検査用端子Ｇに接続され、検査用信号線ＩＬ３は検査用端子Ｂに接続されるようになっている。

このように構成された第１点灯検査用回路ＱＤ１は、後述の第２点灯検査用回路（Ｌ）ＱＤ２１、第２点灯検査用回路（Ｒ）ＱＤ２ｒを駆動させて各ゲート信号線ＧＬに検査用信号を供給した後に、第１点灯検査用回路ＱＤ１の検査用薄膜トランジスタＩＴＦを全てオンにした状態で、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３に、たとえば順次、検査用信号を供給することにより、赤色（Ｒ）を担当する画素列の各画素、緑色（Ｇ）を担当する画素列の各画素、青色（Ｂ）を担当する画素列の各画素を点灯させることができる。この場合、点灯していない画素列がある場合、その画素列のドレイン信号線ＤＬに断線が生じていることが確認できる。

〈第２点灯検査用回路（Ｌ）ＱＤ２ｌ〉
第２点灯検査用回路（Ｌ）ＱＤ２ｌは、上述したように、静電保護回路ＳＰＣの外側であって、図中左上側の領域において形成されている。この領域には、各ゲート信号線ＧＬのうち２分割された図中上側の領域の各ゲート信号線ＧＬに対応づけられて複数の検査用薄膜トランジスタＩＴＦが図中ｙ方向に並設されて形成され、これら検査用薄膜トランジスタＩＴＦの各ゲート電極は、それぞれ共通接続され、検査用端子ＴＧ３に引き出されている。検査用端子ＴＧ３に信号を供給することによって、検査用薄膜トランジスタＩＴＦの全てをオンにすることができるようになっている。

検査用薄膜トランジスタＩＴＦに対して表示領域ＡＲと反対側には、図中ｙ方向に延在しｘ方向に並設されたたとえば４本の検査用信号線（検査用薄膜トランジスタＩＴＦ側から符号ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４で示す）が形成されている。

検査用信号線ＩＬが４本で形成されているのは次の理由による。すなわち、本実施例の場合、各ゲート信号線ＧＬの第２点灯検査用回路ＱＤ（Ｌ）ＱＤ２ｌに接続される側と反対側の端部が２層構造による引き出し配線ＧＷ２を介して端子ＴＭに接続されている。図２は、図１のII−II線における断面図で、第１基板ＳＵＢ１上に、偶数番目の引き出し配線ＧＷ１（図中符号ＧＷ１ｅで示す）と奇数番目の引き出し配線ＧＷ１（図中符号ＧＷ１ｏ）とが層を異ならしめた２層構造で形成されていることを示している。図中、符号ＧＩは薄膜トランジスタＴＦＴのゲート絶縁膜を兼ねる層間絶縁膜となっている。引き出し配線ＧＷ２を隣接するもの同士で層を異ならしめて形成することによって、各引き出し配線を互いに狭めて配置でき、これら引き出し配線ＧＷ２によって占められる面積を小さくするようにしている。第２点灯検査用回路ＱＤ（Ｌ）ＱＤ２ｌに４本の検査用信号線ＩＬを備えることで、絶縁膜を介して互いに隣接する引き出し配線ＧＷ２のショートをも検査することができるようになる。このことから、引き出し配線をたとえば１層で構成する場合、２本の検査用信号線ＩＬで済むことになり、この場合において、検査用信号線を２本とするようにしてもよい。

ゲート信号線ＧＬは、表示領域ＡＲのたとえば上側から４本のそれぞれにおいて、対応する各検査用薄膜トランジスタＩＴＦを介して、順次、検査用信号線ＩＬ１、検査用信号線ＩＬ２、検査用信号線ＩＬ３、検査用信号線ＩＬ４に接続され、次の４本のそれぞれにおいて同様の接続がなされ、以降、繰り返されるようになっている。

また、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４の一端側は、第１基板ＳＵＢ１の左側の辺部を走行し、半導体装置ＳＥＣの搭載領域の近傍に配置される検査用端子に接続されるようになっている。検査用信号線ＩＬ１は検査用端子Ｇ５に接続され、検査用信号線ＩＬ２は検査用端子Ｇ６に接続され、検査用信号線ＩＬ３は検査用端子Ｇ７に接続され、検査用信号線ＩＬ４は検査用端子Ｇ８に接続されるようになっている。

このように構成された第２点灯検査用回路（Ｌ）ＱＤ２ｌは、第２点灯検査用回路（Ｌ）ＱＤ２ｌの検査用薄膜トランジスタＩＴＦを全てオンにした状態で、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４に、たとえば順次、検査用信号を供給する。これにより、表示領域ＡＲにおける画素行を４個おきに選択でき、この選択は図中下段方向に切り替えられるようになる。そして、その際に、前記第１点灯検査用回路ＱＤ１を駆動させてドレイン信号線ＤＬに検査用信号を供給することにより、所望の箇所の画素を点灯させることができる。この場合、点灯しない画素によって、当該画素に接続されるドレイン信号線ＤＬ等の断線を発見できるようになる。また、隣接する検査用信号線ＩＬ（たとえば検査用信号線ＩＬ１とＩＬ２）に同時に検査用信号を供給し、該当する画素行の画素の点灯、非点灯によって、当該画素行におけるゲート信号線ＧＬの断線あるいはショートを発見できるようになる。

〈第２点灯検査用回路（Ｒ）ＱＤ２ｒ〉
第２点灯検査用回路（Ｒ）ＱＤ２ｒは、上述したように、静電保護回路ＳＰＣの外側であって、図中右下側の領域において形成されている。この領域には、各ゲート信号線ＧＬのうち２分割された図中下側の領域の各ゲート信号線ＧＬに対応づけられて複数の検査用薄膜トランジスタＩＴＦが図中ｙ方向に並設されて形成され、これら検査用薄膜トランジスタＩＴＦの各ゲート電極は、それぞれ共通接続され、検査用端子ＴＧ１に引き出されている。検査用端子ＴＧ１に信号を供給することによって、検査用薄膜トランジスタＩＴＦの全てをオンにすることができるようになっている。

検査用薄膜トランジスタＩＴＦに対して表示領域ＡＲと反対側には、図中ｙ方向に延在しｘ方向に並設された４本の検査用信号線ＩＬ（検査用薄膜トランジスタＩＴＦ側から符号ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４で示す）が形成されている。検査用信号線ＩＬが４本で形成されているのは第２点灯検査用回路（Ｌ）ＱＤ２ｌの場合と同様の理由による。

また、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４の一端側は、第１基板ＳＵＢ１の右側の辺部を走行し、半導体装置ＳＥＣの搭載領域の近傍に配置される検査用端子に接続されるようになっている。検査用信号線ＩＬ１は検査用端子Ｇ４に接続され、検査用信号線ＩＬ２は検査用端子Ｇ３に接続され、検査用信号線ＩＬ３は検査用端子Ｇ２に接続され、検査用信号線ＩＬ４は検査用端子Ｇ１に接続されるようになっている。

このように構成された第２点灯検査用回路（Ｒ）ＱＤ２ｒは、前記第２点灯検査用回路（Ｌ）ＱＤ２ｌの説明で述べたようにして動作させることができる。

〈第３点灯検査用回路ＱＤ３〉
第３点灯検査用回路ＱＤ３は、上述したように、半導体チップ搭載領域ＳＬＲに形成されている。各端子ＴＭに対して表示領域ＡＲと反対側に、各端子ＴＭにそれぞれ対応づけられて複数の検査用薄膜トランジスタＩＴＦが図中ｘ方向に並設されて形成され、これら検査用薄膜トランジスタＩＴＦの各ゲート電極は、それぞれ共通接続され、検査用端子ＴＧに引き出されている。検査端子ＴＧに信号を供給することによって、検査用薄膜トランジスタＩＴＦの全てをオンにすることができるようになっている。

検査用薄膜トランジスタＩＴＦに対して表示領域ＡＲと反対側には、図中ｙ方向に延在する１個の検査用信号線ＩＬｇ１が形成されている。この検査用信号線ＩＬｇ１は、ゲート信号線ＧＬと接続された端子群ＧＴ１と対向して設けられ、端子群ＧＴ１の各端子ＴＭは、対応する検査用トランジスタＩＴＦを介して前記検査用信号線ＩＬｇ１に接続されている。検査用信号線ＩＬｇ１は検査用端子ＧＢに引き出されている。

また、検査用薄膜トランジスタＩＴＦに対して表示領域ＡＲと反対側には、図中ｙ方向に延在する１個の検査用信号線ＩＬｄが形成されている。この検査用信号線ＩＬｄは、ドレイン信号線ＧＬと接続された端子群ＤＴと対向して設けられ、端子群ＤＴの各端子ＴＭは、対応する検査用トランジスタＩＴＦを介して前記検査用信号線ＩＬｄに接続されている。検査用信号線ＩＬｄは検査用端子ＳＤに引き出されている。

さらに、検査用薄膜トランジスタＩＴＦに対して表示領域ＡＲと反対側には、図中ｙ方向に延在する１個の検査用信号線ＩＬｇ２が形成されている。この検査用信号線ＩＬｇ２は、ゲート信号線ＧＬと接続された端子群ＧＴ２と対向して設けられ、端子群ＧＴ２の各端子ＴＭは、対応する検査用トランジスタＩＴＦを介して前記検査用信号線ＩＬｇ２に接続されている。検査用信号線ＩＬｄは検査用端子ＧＵに引き出されている。

このように構成された第３点灯検査用回路ＱＤ３は、たとえば、検査用端子ＴＧに信号を供給することにより、検査用薄膜トランジスタＩＴＦの全てをオンにし、検査用端子ＧＢ、検査用端子ＳＤ、検査用端子ＧＵに信号を供給するように駆動させることができる。このようにした場合、表示領域ＡＲの全ての画素ＰＩＸが点灯するようになる。このように全ての画素ＰＩＸが点灯した場合には、ゲート信号線ＧＬおよびドレイン信号線ＤＬに断線が生じていないことを確信することができる。しかし、行方向（図中ｘ方向）に並列される画素に、あるいは列方向（図中ｙ方向）に並列される画素に非点灯が生じている場合には、該当するゲート信号線ＧＬあるいはドレイン信号線ＤＬに断線が生じていることを判定できる。そして、ゲート信号線ＧＬあるいはドレイン信号線ＤＬに断線が生じている場合において、第１点灯検査用回路ＱＤ１、第２点灯検査用回路（Ｌ）ＱＤ２ｌ、第２点灯検査用回路（Ｒ）ＱＤ２ｒの駆動による画素の点灯具合と比較することによって、ゲート信号線ＧＬの引き出し線ＧＷ１、ＧＷ２、およびドレイン信号線ＤＬの引き出し線ＤＷにおいて断線が生じていることを確認することができるようになる。

本実施例における表示装置の主な特徴は、半導体チップ搭載領域に、ゲート電極を共通とする複数のドレイン信号線検査用薄膜トランジスタと、ドレイン信号線検査用薄膜トランジスタを介してドレイン信号線に接続するドレイン信号線検査用信号線と、を備える第１点灯検査用回路と、ゲート電極を共通とする複数のゲート信号線検査用薄膜トランジスタと、ゲート信号線検査用薄膜トランジスタを介してゲート信号線に接続するゲート信号線検査用信号線とを備える第２点灯検査用回路と、半導体チップ搭載領域に、ゲート信号線に接続される端子のそれぞれに対応して設けられ且つゲート電極を共通とする複数の引き出し配線検査用薄膜トランジスタと、引き出し配線検査用薄膜トランジスタを介してゲート信号線に接続される引き出し配線検査用信号線と、を備える第３点灯検査用回路とが形成されている。

図３は、本発明の表示装置の実施例２を液晶表示装置を例に挙げて示した図で、図１と対応づけて描画した図となっている。

図３において、図１と比較して異なる構成は、図１に示した第１点灯検査用回路ＱＤ１を半導体チップ搭載領域ＳＬＲ内に形成したことにある。すなわち、図３に示すように、複数の端子ＴＭに対応づけられて複数の検査用薄膜トランジスタＩＴＦが図中ｘ方向に並設されて形成されている。これら検査用薄膜トランジスタＩＴＦは、図１に示した検査用薄膜トランジスタＩＴＦをそのまま用いることができる。すなわち、これら検査用薄膜トランジスタＩＴＦは、検査用端子ＴＧ２に信号を供給することによって、全てオンにできるように構成される。

検査用薄膜トランジスタＩＴＦに対し表示領域ＡＲと反対側であって、端子群ＤＴ（ドレイン信号線ＤＬと接続される端子群）と対向する部分には、図中ｘ方向に延在しｙ方向に並設された３本の検査用信号線ＩＬ１、ＩＬ２、ＩＬ３が形成されている。検査用信号線ＩＬ１は、たとえば赤色（Ｒ）を担当する画素列のドレイン信号線ＤＬと接続される端子ＴＭと、対応する検査用薄膜トランジスタＩＴＦを介在させて接続されている。検査用信号線ＩＬ２は、たとえば緑色（Ｇ）を担当する画素列のドレイン信号線ＤＬと接続される端子ＴＭと、対応する検査用薄膜トランジスタＩＴＦを介在させて接続されている。検査用信号線ＩＬ３は、青色（Ｂ）を担当する画素列のドレイン信号線ＤＬと接続される端子ＴＭと、対応する検査用薄膜トランジスタＩＴＦを介在させて接続されている。

また、検査用信号線ＩＬ１、ＩＬ２、ＩＬ３の一端側は、半導体チップ搭載領域ＳＬＲの近傍に配置される検査用端子に接続されるようになっている。実施例１で示したと同様に、検査用信号線ＩＬ１は検査用端子Ｒに接続され、検査用信号線ＩＬ２は検査用端子Ｇに接続され、検査用信号線ＩＬ３は検査用端子Ｂに接続されるようになっている。

なお、端子群ＧＴ１、あるいは端子群ＧＴ２においては、実施例１の場合と同様に構成されている。すなわち、端子群ＧＴ１に対して表示領域ＡＲと反対側には、図中ｙ方向に延在する１個の検査用信号線ＩＬｇ１が形成されている。端子群ＧＴ１の各端子ＴＭは、対応する検査用トランジスタＩＴＦを介して前記検査用信号線ＩＬｇ１に接続されている。検査用信号線ＩＬｇ１は検査用端子ＧＢに引き出されている。また、端子群ＧＴ２に対して表示領域ＡＲと反対側には、図中ｙ方向に延在する１個の検査用信号線ＩＬｇ２が形成されている。端子群ＧＴ２の各端子ＴＭは、対応する検査用トランジスタＩＴＦを介して前記検査用信号線ＩＬｇ２に接続されている。検査用信号線ＩＬｇ２は検査用端子ＧＵに引き出されている。

半導体チップ搭載領域ＳＬＲにおいて、第１点灯検査用回路ＱＤ１を形成するスペース的な余裕がある場合には、上述した構成とすることができる。そして、実施例１で説明したと同様の効果を奏することができる。

実施例１、実施例２では、いずれも、表示領域ＡＲを、ドレイン信号線ＤＬの走行方向に２分割し、その一方を第１領域、他方を第２領域とした場合、前記第１領域のゲート信号線ＧＬに接続されて形成される前記第２点灯検査用回路ＱＤ２を前記表示領域ＡＲに対して一方の側（たとえば図中左側）に形成し、前記第２領域のゲート信号線ＧＬに接続されて形成される前記第２点灯検査用回路ＱＤ２を前記表示領域ＡＲに対して他方の側（図中右側）に形成するようにしたものである。しかし、これに限定されることはなく、全てのゲート信号線ＧＬにおいて、一方の側を引き出し線ＧＷを介して端子ＴＭに接続させるようにし、第２点灯検査用回路ＱＤ２は、ゲート信号線ＧＴの他方の側に、すなわち、表示領域ＡＲに対して一方の側にのみ形成するようにしてもよい。

上述した各実施例では、いずれも、液晶表示装置を例に挙げて示したものである。しかし、たとえば有機ＥＬ表示装置等のような他の表示装置にも適用することができる。有機ＥＬ表示装置等においても同様の課題があるからである。

以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。

ＳＵＢ１……第１基板、ＰＩＸ……画素、ＡＲ……表示領域、ＳＰＣ……静電保護回路、ＳＬＲ……半導体チップ搭載領域、ＱＤ……点灯検査用回路、ＱＤ１……第１点灯検査用回路、ＱＤ２ｌ……第２点灯検査用回路（Ｌ）、ＱＤ２ｒ……第２点灯検査用回路（Ｒ）、ＴＭ……端子、ＧＴ１……端子群（ゲート信号線の）、ＤＴ……端子群（ドレイン信号線の）、ＧＴ２……端子群（ゲート信号線の）、ＧＬ……ゲート信号線、ＧＷ１、ＧＷ１o、ＧＷ１e、ＧＷ２……引き出し線（ゲート信号線の）、ＤＬ……ドレイン信号線、ＤＷ……引き出し線（ドレイン信号線の）、ＣＬ……コモン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＥＬ……アース線、Ｄ１、Ｄ２……ダイオード、ＩＴＦ……検査用薄膜トランジスタ、ＩＬ、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬｄ、ＩＬｇ１、ＩＬｇ２……検査用信号線、ＧＩ……層間絶縁膜。

Claims (10)

1. 基板上に表示領域と半導体チップ搭載領域とを有し、
   前記表示領域には、第１方向に延在され前記第１方向に交差する第２方向に並設されたゲート信号線と、前記第２方向に延在され前記第１方向に並設されるドレイン信号線とが形成され、
   前記半導体チップ搭載領域には、搭載される半導体チップの出力バンプが接続される複数の端子が形成され、
   前記端子のそれぞれは、前記ゲート信号線あるいは前記ドレイン信号線に引き出し配線を介して接続された表示装置であって、
   ゲート電極を共通とする複数のドレイン信号線検査用薄膜トランジスタと、前記ドレイン信号線検査用薄膜トランジスタを介して前記ドレイン信号線に接続するドレイン信号線検査用信号線と、を備える第１点灯検査用回路と、
   ゲート電極を共通とする複数のゲート信号線検査用薄膜トランジスタと、前記ゲート信号線検査用薄膜トランジスタを介して前記ゲート信号線に接続するゲート信号線検査用信号線と、を備える第２点灯検査用回路と、
   前記半導体チップ搭載領域に、前記端子のそれぞれに対応して設けられ且つゲート電極を共通とする複数の引き出し配線検査用薄膜トランジスタと、前記引き出し配線検査用薄膜トランジスタを介して前記ゲート信号線に接続される第１検査用信号線と、前記引き出し配線検査用薄膜トランジスタを介して前記ドレイン信号線に接続される第２検査用信号線とを備える第３点灯検査用回路とが形成されていることを特徴とする表示装置。
2. 前記第１点灯検査用回路のドレイン信号線検査用信号線は３本からなっていることを特徴とする請求項１に記載の表示装置。
3. ゲート信号線の引き出し配線において、偶数番目の引き出し配線と奇数番目の引き出し配線とが層を異ならしめた２層構造で形成され、
   前記第２点灯検査用回路の検査用信号線は４本からなっていることを特徴とする請求項１に記載の表示装置。
4. ゲート信号線の引き出し配線は、それぞれ１層構造となっており、
   前記第２点灯検査用回路の検査用信号線は２本からなっていることを特徴とする請求項１に記載の表示装置。
5. 前記表示領域は、ドレイン信号線の走行方向に２分割し、その一方を第１領域、他方を第２領域とし、
   前記第１領域のゲート信号線に接続されて形成される前記第２点灯検査用回路は、前記表示領域に対して一方の側に形成され、
   前記第２領域のゲート信号線に接続されて形成される前記第２点灯検査用回路は、前記表示領域に対して他方の側に形成されていることを特徴とする請求項１に記載の表示装置。
6. 基板上に表示領域と半導体チップ搭載領域とを有し、
   前記表示領域には、第１方向に延在され前記第１方向に交差する第２方向に並設されたゲート信号線と、前記第２方向に延在され前記第１方向に並設されるドレイン信号線とが形成され、
   前記半導体チップ搭載領域には、搭載される半導体チップの出力バンプが接続される複数の端子が形成され、
   前記端子のそれぞれは、前記ゲート信号線あるいは前記ドレイン信号線に引き出し配線を介して接続された表示装置であって、
   前記半導体チップ搭載領域に、ゲート電極を共通とする複数のドレイン信号線検査用薄膜トランジスタと、前記ドレイン信号線検査用薄膜トランジスタを介して前記ドレイン信号線に接続するドレイン信号線検査用信号線と、を備える第１点灯検査用回路と、
   ゲート電極を共通とする複数のゲート信号線検査用薄膜トランジスタと、前記ゲート信号線検査用薄膜トランジスタを介して前記ゲート信号線に接続するゲート信号線検査用信号線と、を備える第２点灯検査用回路と、
   前記半導体チップ搭載領域に、前記ゲート信号線に接続される前記端子のそれぞれに対応して設けられ且つゲート電極を共通とする複数の引き出し配線検査用薄膜トランジスタと、前記引き出し配線検査用薄膜トランジスタを介して前記ゲート信号線に接続される引き出し配線検査用信号線と、を備える第３点灯検査用回路とが形成されていることを特徴とする表示装置。
7. 前記第１点灯検査用回路の検査用信号線は３個からなっていることを特徴とする請求項６に記載の表示装置。
8. ゲート信号線の引き出し配線において、偶数番目の引き出し配線と奇数番目の引き出し配線とが層を異ならしめた２層構造で形成され、
   前記第２点灯検査用回路の検査用信号線は４個からなっていることを特徴とする請求項６に記載の表示装置。
9. ゲート信号線の引き出し配線は、それぞれ１層構造となっており、
   前記第２点灯検査用回路の検査用信号線は２個からなっていることを特徴とする請求項６に記載の表示装置。
10. 前記表示領域は、ドレイン信号線の走行方向に２分割し、その一方を第１領域、他方を第２領域とした場合、
    前記第１領域のゲート信号線に接続されて形成される前記第２点灯検査用回路は、前記表示領域に対して一方の側に形成され、
    前記第２領域のゲート信号線に接続されて形成される前記第２点灯検査用回路は、前記表示領域に対して他方の側に形成されていることを特徴とする請求項６に記載の表示装置。

Images