JP2008064961A - 配線構造、及び表示装置 - Google Patents

Abstract

【課題】引き回し配線間の抵抗差を低減することが可能な配線構造、及びそれを用いた表示装置を提供すること
【解決手段】本発明にかかる配線構造は、基板上に形成された第１導電層と、第２導電層と、第１導電層と第２導電層との間に設けられた絶縁膜とを備える配線構造であって、第１導電層によって形成された複数の走査配線３（または、信号配線４）と、第１導電層によって形成され、配線と分離された第１の引き回し配線６１と、第１の引き回し配線６１と配線とを電気的に接続する第１接続部９１と、第２導電層によって形成され、複数の配線のうち第１の引き回し配線６１と接続されない配線に対応する第２の引き回し配線６２と、第２の引き回し配線６２と配線とを接続する第２接続部９２とを備えるものである。
【選択図】 図２

Description

本発明は、配線構造及び表示装置に関し、特に詳しくは複数の引き回し配線を備える配線構造、及びそれを用いた表示装置に関する。

従来の液晶表示パネルは、アレイ状に配置された複数のゲート線（走査信号線）と複数のソース線（画像信号線）を有する。この液晶表示パネルにおいて、複数の液晶セルがこれらのゲート線とソース線の各交点に対応して形成されている。これらの複数のゲート線はゲート用ドライバＩＣによって駆動され、複数のソース線はソース用ドライバＩＣによって駆動される。これら各配線は、表示領域から引き回し配線を介して基板周辺部に設けられたドライバＩＣに接続される。

引き回し配線は、表示領域周辺のスペース（以下、このスペースを額縁と呼ぶ）に配置される。昨今の液晶表示パネルにおいては、表示領域を有効的に確保するため、額縁は狭くなる（狭額縁化）傾向にある。狭額縁化に伴い、隣り合う引き回し配線同士の間隔はより狭くなる傾向にあり、引き回し配線間の電気的な短絡が発生し易くなっている。そこで、配線間の短絡を防止するため、引き回し配線を本来の層と絶縁膜を介した本来と異なる層とに交互に振り分ける方法が知られている（特許文献１、２）。

特開平５−５３１２７号公報 特開平５−１９２８２号公報

図１１は、従来の液晶表示パネルにおける引き回し配線周辺部の概略図である。走査配線３は、表示領域１１から引き回し配線６を介してドライバＩＣに接続される外部入力端子１０に接続される。引き回し配線６は、第１の引き回し配線６１と第２の引き回し配線６２とが交互に配置されている。ここで、第１の引き回し配線６１は、走査配線３と同層に設けられた第１の導電層によって形成された配線である。第２の引き回し配線６２は、第１の導電層と絶縁膜を介して異なる層に設けられた第２の導電層によって形成された配線である。したがって、走査配線３を第２の引き回し配線６２に振り分ける際、走査配線３と第２の引き回し配線６２との間を電気的に接続するための第２接続部９２が必要となる。

図１２（ａ）は第２接続部９２の平面図であり、図１２（ｂ）は図１２（ａ）のＢ−Ｂ断面の構成を示している。図１２において、走査配線３および第２の引き回し配線６２上に設けられた絶縁膜１５、１６には、コンタクトホール１７が設けられている。絶縁膜１５、１６の上には、接続導電膜１３が第３の導電層によって形成されている。そして、走査配線３と接続導電膜１３とが、コンタクトホール１７を介して接続される。第２の引き回し配線６２と接続導電膜１３とが、コンタクトホール１７を介して接続される。すなわち、走査配線３と第２の引き回し配線６２とが接続導電膜１３を介して電気的に接続されている。ここで、走査配線３と接続導電膜１３との間、および第２の引き回し配線６２と接続導電膜１３との間にはコンタクト抵抗が存在する。これらのコンタクト抵抗値は、製造プロセスのばらつきにより、大きくばらつくことがある。コンタクト抵抗値の変動によって、第２接続部９２を有する第２の引き回し配線６２の抵抗値が増加すると、第２接続部９２を持たない第１の引き回し配線６１との抵抗差がさらに増大する。この場合、1本置きにスジが見える等の表示ムラによる表示不良が生じるという問題があった。

本発明は、このような問題点を解決するためになされたものであり、引き回し配線間の抵抗差を低減することが可能な配線構造、及びそれを用いた表示装置を提供することを目的とする。

本発明にかかる配線構造は、基板上に形成された第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた絶縁膜と、を備える配線構造であって、前記第１導電層によって形成された複数の配線と、前記第１導電層によって形成され、前記配線と分離された第１の引き回し配線と、前記第１の引き回し配線と前記配線とを電気的に接続する第１接続部と、前記第２導電層によって形成され、前記複数の配線のうち前記第１の引き回し配線と接続されない配線に対応する第２の引き回し配線と、前記第２の引き回し配線と前記配線とを接続する第２接続部とを備えるものである。

本発明によれば、引き回し配線間の抵抗差を低減することが可能な配線構造、及びそれを用いた表示装置を提供することができる。

以下、本発明を実施するための最良の形態について図を参照しながら説明する。以下の実施形態１〜５では、本発明に係る表示装置の好適な例として、液晶表示装置を用いて説明するが、これに限らず、走査信号配線、画像信号配線、これらを駆動するドライバＩＣが設けられた表示装置であればよい。なお、ドライバＩＣは特に限定されるものではなく、例えば、ドライバＩＣを表示パネルのガラス基板上に配置するＣＯＧ（Chip On Glass）方式のドライバであってもよく、外付けのＴＡＢドライバでもよい。特に、本発明にかかる配線構造は表示装置の表示ムラの抑制に好適である。

実施の形態１．
まず、図１を用いて、本発明に係る液晶表示パネルの概略構成について説明する。図１は、本発明に係る液晶表示パネルの一構成例を示す概略模式図であり、図１ではその主たる構成のみが示されている。

液晶表示パネル１は、典型的には、アレイ状に配置された複数の画素から構成される表示領域１１と、その外周領域である額縁領域１２とを有している。すなわち、表示領域１１の外周を囲む非表示領域が額縁領域１２となる。また、液晶表示パネル１は、配線及びアレイ回路が形成されたアレイ基板２０とその対向基板２１とを有し、その２つの基板間に液晶が封入されている。対向基板２１には、透明導電膜からなる対向電極が形成されている。アクティブマトリクス・タイプの液晶表示パネルは、各画素が画像信号の入出力を制御するスイッチング素子を備えている。典型的なスイッチング素子は、ＴＦＴ（Thin Film Transistor）である。

カラー液晶表示装置は、対向基板２１上にＲＧＢのカラー・フィルター層を有している。液晶表示パネル１の表示領域１１内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。透明なガラス基板に所定のパターンを形成することにより、アレイ基板２０及び対向基板２１が形成される。対向基板２１のアレイ基板２０側の面には、透明な対向電極が形成されている。この液晶表示パネル１の背面にはバックライト・ユニットが配設される。

表示領域１１内においてアレイ基板２０上には、複数の走査配線３と複数の信号配線４がアレイ状に配設されている。すなわち、アレイ基板２０は複数の配線が形成された配線基板である。図１では、走査配線３のそれぞれは横方向に沿って形成されている。横方向に形成された走査配線３は縦方向に並んで複数配置される。図１において、同じ幅の走査配線３が同じ間隔で形成されている。一方、表示領域１１において、信号配線４のそれぞれは縦方向に沿って形成されている。縦方向に形成された信号配線４は横方向に並んで複数配置される。表示領域１１において、同じ幅の信号配線４が同じ間隔で形成されている。

走査配線３と信号配線４とはゲート絶縁膜を介してお互いにほぼ直角に重なるように配設され、交差点付近にＴＦＴが配置される。例えば、走査配線３、及び走査配線３から延在されたゲート電極を覆うようにゲート絶縁膜が形成される。ゲート絶縁膜は酸化シリコンや窒化シリコンなどを用いることができる。そして、ゲート絶縁膜の上に半導体膜が形成される。この半導体膜の上には、信号配線４から延在されたソース電極が形成される。これにより、半導体膜のソース領域にはソース電圧を供給することができる。さらには、半導体膜のドレイン領域の上にはドレイン電極が形成されている。ソース電極、及びドレイン電極は、信号配線４と同じ工程で形成することができる。走査配線３と信号配線４には、例えば、ＡｌやＣｒなどの低抵抗の金属材料を用いることができる。このように、走査配線３と信号配線４とは異なる配線層で形成されている。

そして、このドレイン電極の上には、層間絶縁膜が形成される。さらに、層間絶縁膜の上には画素電極が形成される。このドレイン電極には、層間絶縁膜に設けられたコンタクトホールを介して画素電極が接続される。透過型の液晶表示パネル１の場合、画素電極はＩＴＯなどの透明導電膜によって形成される。従って、走査配線３にゲート信号が供給されると、所定のゲート電極にゲート電圧が印加される。これにより、ＴＦＴがＯＮとなり、ソース電極からドレイン電極を介して画素電極に画像表示信号電圧が供給される。

額縁領域１２には、ドライバＩＣ５が配設されている。図１に示す構成では、ドライバＩＣ５は額縁領域１２のうち表示領域１１の下辺側に配置される。ドライバＩＣ５には、外部からの制御信号及び表示データが供給される。ドライバＩＣ５は、制御信号及び表示データに基づいて表示を行う。すなわち、ドライバＩＣ５から入力されるゲート電圧によって選択された各画素は、ドライバＩＣ５から入力される画像表示信号電圧に基づき液晶に電界を印加する。これにより、液晶の配向方向が変化して、透過光量が制御される。

走査配線３とドライバＩＣ５との間には、引き回し配線６が形成されている。引き回し配線６は、複数の走査配線３に対応して、複数設けられている。すなわち、走査配線３と同数の引き回し配線６がアレイ基板２０上に形成されている。複数の引き回し配線６は額縁領域１２に形成される。そして、額縁領域１２で、引き回し配線６は走査配線３と接続される。ドライバＩＣ５と走査配線３とは、この引き回し配線６を介して接続されている。すなわち、引き回し配線６を介して、ドライバＩＣ５からゲート信号が供給される。

信号配線４とドライバＩＣ５との間には、引き回し配線７が形成されている。引き回し配線７は、複数の信号配線４に対応して、複数設けられている。すなわち、信号配線４と同数の引き回し配線７がアレイ基板２０上に形成されている。複数の引き回し配線７は額縁領域１２に形成される。そして、額縁領域１２で、引き回し配線７は信号配線４と接続される。ドライバＩＣ５と信号配線４とは、この引き回し配線７を介して接続されている。すなわち、引き回し配線７を介して、ドライバＩＣ５からソース信号が供給される。

次に、引き回し配線６について、図２を用いて詳細に説明する。走査配線３の引き回し配線６および信号配線４の引き回し配線７は同様な構成とすることができるため、ここでは代表して引き回し配線６について説明をする。図２は、本実施の形態に係る液晶表示パネルにおける引き回し配線６周辺部の概略図である。走査配線３とドライバＩＣ５に接続される外部入力端子１０との間には、引き回し配線６が形成されている。図２において、狭額縁化による引き回し配線６同士の短絡を防止する等の目的のため、引き回し配線６は異なる層によって形成された第１の引き回し配線６１と第２の引き回し配線６２とを備えている。第２の引き回し配線６２は、複数の走査配線３のうち、第１の引き回し配線６１と接続されない走査配線３に対応して接続される。具体的には、複数の走査配線３に対して第１の引き回し配線６１と第２の引き回し配線６２とは交互に配置される。従って、奇数番目の走査配線３は第１の引き回し配線６１と接続され、偶数番目の走査配線３は第２の引き回し配線６２と接続される。ここで、第１の引き回し配線６１は、走査配線３と同層に設けられた第１の導電層によって形成された配線である。第２の引き回し配線６２は、第１の導電層と絶縁膜を介して異なる層に設けられた第２の導電層である信号配線４と同じ導電層によって形成された配線である。第１の導電層と第２の導電層を電気的に接続するために、走査配線３と第２の引き回し配線６２との間には第２接続部９２が設けられている。この第２接続部９２において、配線レイヤーが変換される。本実施の形態においては、第１の引き回し配線６１は走査配線３と分離して設けられている。すなわち、走査配線３のパターンと第１の引き回し配線６１のパターンの間には隙間が設けられている。そして、走査配線３と第１の引き回し配線６１との間に第１接続部９１を設けた構造にしている。第１接続部９１は、第２接続部９２と同様に額縁領域１２に配設される。

続いて、図３を用いて、本発明に係る第１接続部９１及び第２接続部９２の構成について具体的に説明する。図３（ａ）は、本実施の形態に係る液晶表示パネルにおける第１接続部９１の平面図である。図３（ｂ）は、図３（ａ）のＡ−Ａ断面図である。図３（ｃ）は、本実施の形態に係る液晶表示パネルにおける第２接続部９２の平面図である。図３（ｄ）は、図３（ｃ）のＢ−Ｂ断面図である。

まず、図３（ａ）、（ｂ）を用いて、第１接続部９１について説明する。第１の引き回し配線６１は走査配線３と同層に設けられた第１の導電層によって形成されている。そして、第１の引き回し配線６１は走査配線３と分離して設けられている。すなわち、走査配線３のパターンと第１の引き回し配線６１のパターンの間には隙間が設けられている。走査配線３および第１の引き回し配線６１上に設けられた絶縁膜１５、１６には、コンタクトホール１７が設けられている。例えば、絶縁膜１５はゲート絶縁膜であり、絶縁膜１６は層間絶縁膜である。走査配線３と接続導電膜１３とが、このコンタクトホール１７を介して接続される。同様に、第１の引き回し配線６１と接続導電膜１３とが、コンタクトホール１７を介して接続される。すなわち、走査配線３と第１の引き回し配線６１とが接続導電膜１３を介して電気的に接続されている。走査配線３と接続導電膜１３との間、および第１の引き回し配線６１と接続導電膜１３との間にはコンタクト抵抗が存在する。なお、第１接続部９１における接続導電膜１３は、第２接続部９２の接続導電膜１３と同様、第１の導電層ならびに第２の導電層と絶縁膜を介した異なる層である第３の導電層によって形成されている。第３の導電層は、例えば画素電極と同じ工程で形成することができる。

次に、図３（ｃ）、（ｄ）を用いて第２接続部９２について説明する。走査配線３および第２の引き回し配線６２上に設けられた絶縁膜１５、１６には、コンタクトホール１７が設けられている。絶縁膜１５、１６の上には、接続導電膜１３が第３の導電層によって形成されている。そして、走査配線３と接続導電膜１３とが、コンタクトホール１７を介して接続される。第２の引き回し配線６２と接続導電膜１３とが、コンタクトホール１７を介して接続される。すなわち、走査配線３と第２の引き回し配線６２とが接続導電膜１３を介して電気的に接続されている。走査配線３と接続導電膜１３との間、および第２の引き回し配線６２と接続導電膜１３との間にはコンタクト抵抗が存在する。

以上のように、本実施の形態では、同じ層の走査配線３と第１の引き回し配線６１を分離して配置し、第２の引き回し配線６２と同様に第１の引き回し配線６１も接続導電膜１３と接続される。従って、全ての走査配線３は一旦接続導電膜１３によって配線層が変換された後、引き回し配線６と接続される。すなわち、全ての走査配線３は、２つのコンタクトホール１７においてコンタクト抵抗が発生する。これにより、第２の引き回し配線６２と第１の引き回し配線６１との抵抗差が低減し、引き回し配線６間の抵抗の均一化を図ることができる。したがって、表示ムラを低減することができる。特に、製造プロセスのばらつきによる引き回し配線６間のコンタクト抵抗増大が起因となって起きる表示ムラの低減には好適である。さらに、引き回し配線６が交互に異なる層で形成されるため、引き回し配線６のすき間を小さくしても短絡が発生しにくいので、配線幅を太くすることができる。よって、狭額縁でも低抵抗化を図ることができる。なお、信号配線４の引き回し配線７についても同様な構成とすることができる。

実施の形態２．
本発明の実施の形態２を、図４により説明する。図４（ａ）は第１接続部９１の平面図であり、図４（ｂ）は第２接続部９２の平面図である。図４において、実施の形態１と同じ構成部分については同一の符号を付し、説明を省略する。本実施の形態では、１本の引き回し配線６に対して接続部を並列に配置する。例えば、走査配線３及び第１の引き回し配線６１を、図４（ａ）に示すように途中で分岐してパターニングする。ここで、走査配線３の分岐箇所を第１の引き回し配線６１の分岐箇所に対向配置する。そして、２つの接続導電膜１３を、走査配線３及び第１の引き回し配線６１の分岐上にそれぞれ形成する。これにより、第１接続部９１を並列に接続することができる。並列の第１接続部９１の全体の抵抗値は、単体の時の抵抗値の半分となる。同様に、図４（ｂ）では、走査配線３と第１の引き回し配線６１との間に、第２接続部９２を並列に接続する。

このように、第１接続部９１又は第２接続部９２を並列に配置することにより、１本の引き回し配線６に対して２つの第１接続部９１又は第２接続部９２を設けている。これにより、第１接続部９１又は第２接続部９２における抵抗値を１／２に低減することができ、配線抵抗の増加を抑制することができる。さらに、全ての引き回し配線６に第１接続部９１又は第２接続部９２を並列接続しているため、引き回し配線６間の抵抗差を抑制できる。また、仮に片方の接続部で断線が生じた場合、もう一方の接続部により配線として機能することができ、歩留まりの低下を防ぐことができる。なお、接続部の並列数は３以上にすることも可能である。

実施の形態３．
本実施の形態では、第１接続部９１および第２接続部９２が対向基板２１の対向電極が形成されていない領域に配置されている。それ以外の構成については実施の形態１と同様であるため、説明を省略する。例えば、図５に示すように、第１接続部９１および第２接続部９２が設けられている部分に対向する領域では、対向基板２１の対向領域を除去する（対向電極除去エリア１８）。図６（ａ）は第１接続部９１周辺の断面図である。図６（ｂ）は第２接続部９２周辺の断面図である。第１接続部９１および第２接続部９２では、接続導電膜１３はアレイ基板２０の最上層に形成されている。そのため、接続導電膜１３が設けられている部分に対向する領域の対向基板２１に対向電極１９が形成されていると、短絡する可能性がある。したがって、図５、図６に示すように、第１接続部９１および第２接続部９２に対向する領域では対向電極１９を除去している。

このように、第１接続部９１および第２接続部９２が対向電極１９と対向配置されないようにする。すなわち、第１接続部９１および第２接続部９２は対向電極１９が設けられていない対向電極除去エリア１８に形成される。これにより、短絡、腐食を防ぐことができ、信頼性及び歩留まりの低下を抑制することができる。

実施の形態４．
実施の形態４では、図７に示すよう、第１接続部９１および第２接続部９２はシール材２２の領域に配置している。それ以外の構成については実施の形態１と同様であるため、説明を省略する。シール材２２は表示領域１１を囲むよう枠状に形成されている。したがって、シール材２２は額縁領域１２に配置される。このシール材２２により、アレイ基板２０と対向基板２１とが貼り合わされている。そして、アレイ基板２０と対向基板２１の間のシール材２２に囲われた空間に液晶が挟持される。図８（ａ）は第１接続部９１周辺の断面図であり、図８（ｂ）は第２接続部９２周辺の断面図である。第１接続部９１および第２接続部９２では、接続導電膜１３はアレイ基板２０の最上層に形成されている。そのため、対向基板２１の対向電極１９と短絡する可能性がある。したがって、図７、図８に示すように、接続導電膜１３と対向電極１９との間にシール材２２を設ける。すなわち、第１接続部９１および第２接続部９２を覆うようにシール材２２を配置する。

このように、第１接続部９１および第２接続部９２はシール材２２の領域に形成する。これにより、第１接続部９１および第２接続部９２がシール材２２で保護される。従って、実施の形態３と同様の効果が得られ、短絡、腐食を防ぐことができ、信頼性及び歩留まりの低下を抑制することができる。

実施の形態５．
実施形態１〜４では、液晶表示パネルの走査配線３の引き回し配線６に本発明にかかる配線構造を適用した場合について説明したが、本実施の形態では、上記の配線構造によって保護回路の接続部の一部を形成する場合について説明する。保護回路は静電気放電から保護するための回路で、例えば表示領域１１内で走査配線３と接続されるＴＦＴを保護する。図９は、本実施の形態に係る液晶表示パネルにおける引き回し配線６周辺部の概略図である。額縁領域１２には、静電気による破壊を防ぐための保護回路２３が設けられている。保護回路２３を介して走査配線３と引き回し配線６が接続されている。保護回路２３は第１保護回路２３１と第２保護回路２３２を有している。本実施の形態では、図９に示すように、走査配線３と第１の引き回し配線６１との間には第１保護回路２３１を、走査配線３と第２の引き回し配線６２との間には第２保護回路２３２を、それぞれ配設する。すなわち、複数の引き回し配線６に対して、第１保護回路２３１と第２保護回路２３２が交互に設けられている。

図１０（ａ）は第１保護回路２３１の一構成例を示す平面図である。図１０（ｂ）は第２保護回路２３２の一構成例を示す平面図である。図１０において、走査配線３は第１の導電層によって形成されている。コモン配線２４は、例えば信号配線４を構成する第２の導電層によって形成されている。第１保護回路２３１および第２保護回路２３２は、ＴＦＴ２５を介して走査配線３とコモン配線２４を接続する構成となっている。第１保護回路２３１、第２保護回路２３２において、コモン配線２４を走査配線３との間には２つのＴＦＴ２５が並列に接続されている。ＴＦＴ２５のゲート電極、ソース電極、及びドレイン電極には、コモン配線２４または走査配線３が接続する。例えば、１つの第１保護回路２３１にはＴＦＴ２５が２つ設けられている。そして、ソース電極又はドレイン電極の一方とゲート電極とは、コモン配線２４又は走査配線３の一方と接続されている。ソース電極又はドレイン電極の他方は、コモン配線２４又は走査配線３の他方と接続されている。すなわち、ＴＦＴ２５はダイオード接続されている。ここで、ＴＦＴ２５は、表示領域１１内ＴＦＴと同じ工程で製造される。したがって、ソース電極又はドレイン電極の一方とゲート電極とを接続するため、導電パターン１４が形成される。すなわち、保護回路２３内に設けられた導電パターン１４を介して第１の導電層と第２の導電層が接続される。この導電パターン１４の一部を利用して第１の引き回し配線６１と走査配線３とを接続している。

図１０（ａ）では、例えば走査配線３をＴＦＴ２５のソース電極（又はドレイン電極）に接続するための接続部を利用して、走査配線３と第１の引き回し配線６１との第１接続部９１を形成している。すなわち、ＴＦＴ２５のゲート電極に接続される走査配線３と、ソース電極に接続される第２の導電層とを接続する導電パターンを延在して、第１の引き回し配線６１の上に配置している。そして、この導電パターン１４を介して、走査配線３と第１の引き回し配線６１とを接続している。図１０（ｂ）では、走査配線３をＴＦＴ２５のソース電極に接続するための接続部に、走査配線３と第２の引き回し配線６２との第２接続部９２を共用させている。

このように、保護回路２３の一部を利用して第１接続部９１および第２接続部９２を組み込むことにより、新たに第１接続部９１および第２接続部９２を配置する必要がなく、省スペース化を図ることができる。

実施の形態１〜５を組み合わせて用いてもよく、複数の引き回し配線６の一部にのみ適用してもよい。また、実施の形態１〜５は図１で示した構成と異なる液晶表示パネル１についても適用することができる。ドライバＩＣ５の数は２個以上あってもよい。なお、引き回し配線６は、第１の引き回し配線６１と第２の引き回し配線６２が交互に配置される配線構造について例示的に説明をしたが、必ずしも交互である必要はなく、各液晶表示パネル１の構造に応じて第１の引き回し配線６１と第２の引き回し配線６２とを適宜組み合わせて配置することも可能である。また、走査配線３が絶縁膜を介して信号配線４の下に形成される配線構造について例示的に説明をしたが、走査配線３を信号配線４の上に設けてもよい。

実施の形態１〜５に記載の配線構造を表示装置に適用することによって、表示ムラによる表示不良を低減することができる。なお、上記の配線構造は、液晶表示装置に限らず、有機ＥＬ表示装置などのフラットパネルディスプレイに好適である。また、アレイ基板２０以外の配線基板に適用してもよい。実施の形態１〜５において、走査配線３と引き回し配線６との間の配線構造について例示的に説明をしたが、信号配線４と引き回し配線７との間の配線構造についても適用でき、同様の効果を奏する。第２接続部９２では、第２の引き回し配線６２と走査配線３とを直接接続してもよい。すなわち、第２の引き回し配線６２を走査配線３の上まで延在して、絶縁膜１５に設けられたコンタクトホール１７を介して第２の引き回し配線６２と走査配線３とを接続導電膜１３を介さずに接続してもよい。

本発明に係る液晶表示パネルの構成を示す概略模式図である。 本発明の実施の形態１に係る液晶表示パネルにおける引き回し配線周辺部の概略図である。 本発明の実施の形態１に係る液晶表示パネルにおける接続部の平面図と断面図である。 本発明の実施の形態２に係る液晶表示パネルにおける接続部の平面図である。 本発明の実施の形態３に係る液晶表示パネルにおける引き回し配線周辺部の概略図である。 本発明の実施の形態３に係る液晶表示パネルにおける接続部周辺の断面図である。 本発明の実施の形態４に係る液晶表示パネルにおける引き回し配線周辺部の概略図である。 本発明の実施の形態４に係る液晶表示パネルにおける接続部周辺の断面図である。 本発明の実施の形態５に係る液晶表示パネルにおける引き回し配線周辺部の概略図である。 本発明の実施の形態５に係る液晶表示パネルにおける保護回路の一構成例を示す平面図である。 従来の液晶表示パネルにおける引き回し配線周辺部の概略図である。 従来の液晶表示パネルにおける接続部の平面図と断面図である。

符号の説明

１ 液晶表示パネル、３ 走査配線、４ 信号配線、５ ドライバＩＣ、
６、７ 引き回し配線、１０ 外部入力端子、１１ 表示領域、１２ 額縁領域、
１３ 接続導電膜、１４ 導電パターン、１５、１６ 絶縁膜、
１７ コンタクトホール、１８ 対向電極除去エリア、
１９ 対向電極、２０ アレイ基板、２１ 対向基板、２２ シール材、
２３ 保護回路、２４ コモン配線、２５ ＴＦＴ、
６１ 第１の引き回し配線、６２ 第２の引き回し配線、
９１ 第１接続部、９２ 第２接続部、
２３１ 第１保護回路、２３２ 第２保護回路

Claims (8)

1. 基板上に形成された第１導電層と、第２導電層と、前記第１導電層と前記第２導電層との間に設けられた絶縁膜と、を備える配線構造であって、
   前記第１導電層によって形成された複数の配線と、
   前記第１導電層によって形成され、前記配線と分離された第１の引き回し配線と、
   前記第１の引き回し配線と前記配線とを電気的に接続する第１接続部と、
   前記第２導電層によって形成され、前記複数の配線のうち前記第１の引き回し配線と接続されない配線に対応する第２の引き回し配線と、
   前記第２の引き回し配線と前記配線とを接続する第２接続部とを備えた配線構造。
2. 前記第１導電層、及び前記第２導電層の上に配置された第３導電層により形成された接続導電膜が前記第１接続部、及び前記第２接続部にそれぞれ形成され、
   前記第１接続部において、前記接続導電膜を介して前記配線と前記第１の引き回し配線が接続され、
   前記第２接続部において、前記接続導電膜を介して前記配線と前記第２の引き回し配線が接続されている請求項１に記載の配線構造。
3. 表示領域内に設けられた画素電極をさらに有し、
   前記画素電極と同じ層で前記接続導電膜が形成されている請求項２記載の配線構造。
4. １本の前記配線に対して、前記第１接続部又は前記第２接続部が並列に複数配置されている請求項１乃至３のいずれか１項に記載の配線構造。
5. 前記基板と対向配置され、対向電極を有する対向基板をさらに備え、
   前記第１接続部および第２接続部が、前記対向電極が設けられている領域以外に形成されている請求項１乃至４のいずれか１項に記載の配線構造。
6. 前記基板と対向配置される対向基板と、
   表示領域を囲むよう枠状に形成され、前記基板と前記対向基板とを貼り合わせるシール材とを備え、
   前記第１接続部および第２接続部は、前記シール材に覆われるように形成されている請求項１乃至５のいずれか１項に記載の配線構造。
7. 表示領域外に設けられた保護回路をさらに有し、
   前記保護回路の導電パターンによって前記第１接続部および第２接続部が形成されている請求項１乃至６のいずれか１項に記載の配線構造。
8. 請求項１乃至７のいずれかに記載の配線構造が設けられた配線基板を有する表示装置。

Images