JP2011164329A - 電気光学表示パネル - Google Patents
電気光学表示パネル Download PDFInfo
- Publication number
- JP2011164329A JP2011164329A JP2010026239A JP2010026239A JP2011164329A JP 2011164329 A JP2011164329 A JP 2011164329A JP 2010026239 A JP2010026239 A JP 2010026239A JP 2010026239 A JP2010026239 A JP 2010026239A JP 2011164329 A JP2011164329 A JP 2011164329A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- routing wiring
- display panel
- electro
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
ておくことにより、TFTに対する影響が同様となるようにし、走査線毎の表示のばらつ
きをできるだけ抑制することができるようにした電気光学表示パネルを提供すること。
【解決手段】ゲート材料で形成された走査線GW1と第1引き回し配線RD1とを、コン
タクト部CTを介して接触抵抗を生じさせる導電性材料17により接続することで、走査
線GW1の長さを、ソース材料で形成された第2引き回し配線RU1とコンタクトホール
12及び13を介して導電性材料14によってブリッジ接続された走査線GW3の長さを
同一になるようにする。
【選択図】図4
Description
TFT」という。)の特性に差異が生じないようにした電気光学表示パネルに関する。
示装置、無機EL表示装置、プラズマ表示装置、発光ダイオード(LED)表示装置、電
界放出型表示装置等、種々のものが知られている。これらの電気光学表示装置は、透明基
板上に絶縁膜を挟んで複数の走査線と信号線とがマトリクス状に配置された表示領域が形
成されている。これらの走査線及び信号線は、表示領域の周囲に形成された引き回し配線
を経て、透明基板の端部に形成された端子部と電気的に接続されている。
して軽量、薄型、低消費電力という特徴があるため、表示用として多くの電子機器に使用
されている。液晶表示パネルの液晶層に電界を印加する方法として、縦電界方式のものと
横電界方式のものとが知られている。
れ電極が設けられ、これら一対の電極により、概ね列方向の電界を液晶分子に印加するも
のである。この縦電界方式の液晶表示パネルとしては、TN(Twisted Nematic)モード
、VA(Vertical Alignment)モード、MVA(Multi-domain Vertical Alignment)モ
ード等のものが知られている。
内面側にのみ一対の電極を絶縁して設け、概ね横方向の電界を液晶分子に対して印加する
ものである。この横電界方式の液晶表示パネルとしては、一対の電極が平面視で重ならな
いIPS(In-Plane Switching)モードのものと、重なるFFS(Fringe Field Switchi
ng)モードのものとが知られている。
パネルは、いずれも液晶分子の配向を変化させるための電界を形成する画素電極及び共通
電極と、マトリクス状に整列された画素ごとに画素電極の電圧を変化させるための走査線
及び信号線が、アレイ基板の表示領域に形成されている。そして、アレイ基板の周縁領域
(非表示領域)には、ドライバー用IC等との電気的接続用の電極端子が形成され、これ
ら電極端子には走査線及び信号線が引き回し配線を介して電気的に接続されている。
は非常に数が多いので、広い非表示領域が必要とされる。小型の液晶表示パネルでは、表
示領域が液晶表示装置の左右のいずれにも偏らないようにして中央に配置されていること
が多く行われている。この場合、ドライバー用ICが、走査線の延在方向ではなく、信号
線の延在方向に配設されているときは、走査線用の引き回し配線を表示領域の左右の両側
から信号線の延在方向に引き回す必要があるため、広い非表示領域が必要とされる。
線を多層構造化した液晶表示パネルが開示されている。ここで、下記特許文献1に開示さ
れている液晶表示パネルの引き回し配線の構成を図6を用いて説明する。
の配置を示す部分拡大平面図、図6Bは図6AのVIB−VIB線の断面図、図6Cは図6A
の第1接続部を拡大した断面図である。
ト材料」という。)で形成された導電部材を点線で示し、信号線と同一材料(以下、「ソ
ース材料」という。)で形成された導線部材を実線で示している。
板60の表面に走査線61及び信号線62とがマトリクス状に配置された表示領域と、表
示領域の左右両側(図6Aにおいては左側のみ示されている)及び下側に位置する非表示
領域とに区画されている。非表示領域には、信号線62の延在方向に、ドライバー用IC
(図示省略)との接続や外部接続のためのゲート材料で形成された走査線用電極端子63
及びソース材料で形成された信号線用電極端子64が設けられている。非表示領域には、
更に、走査線61と走査線用電極端子63とを接続するための引き回し配線65が形成さ
れている。
材料で構成された第2引き回し配線65bとからなっている。そして、図6Bに示される
ように、これらの第1引き回し配線65aと、第2引き回し配線65bとは、間にゲート
絶縁膜66を挟んで2層構造化されていると共に、平面視で互いに重なることなく互い違
いに隣接配置されており、それぞれ交互に走査線61と電気的に接続されている。この際
、第1引き回し配線65aは、一端が走査線61と直接接続され、他端がゲート絶縁膜6
6の下側に形成された走査線用電極端子63と直接接続されている。
、第2引き回し配線65bの一端が、ゲート絶縁膜66に形成されたコンタクトホール6
9を介して走査線61にブリッジ接続されている。また、第2引き回し配線65bの他端
も、第2接続部68において、ゲート絶縁膜66に形成されたコンタクトホール(図示省
略)を介して下側配線部65b'とブリッジ接続され、この下側配線部65b'を介して走
査線用電極端子63と電気的に接続されている。なお、第2接続部68の構成は、実質的
に第1接続部67と同様の構成であるので、図示省略した。
が2層構造化されていることから、引き回し配線間のピッチを狭めることができ、非表示
領域の占める面積の狭小化が達成される。
き回し配線を、非表示領域の右側或いは左側において、隣接する順に絶縁膜の上と下とに
配置することで狭小スペースに無理なく引き回し配線を配置している。しかしながら、従
来の液晶表示パネルでは、通常、ゲート絶縁膜の下側の第1引き回し配線は、走査線から
延伸し、走査線と同一材料で同時一体形成される。それに対し、ゲート絶縁膜の上側の第
2引き回し配線は、信号線と同一材料で形成され、走査線とはコンタクトホールを介して
電気的に接続されている。
アンテナとして作用し、この静電気が走査線に集電される可能性がある。特に、液晶表示
パネルの製造工程中においては、第1引き回し配線に接続されている走査線は、第1引き
回し配線と走査線とが一体化されているために、アンテナとして作用する部分の長さは長
いが、第2引き回し配線に接続される走査線は、第2引き回し配線と走査線とがコンタク
トホールを介して電気的に接続されるまでは、アンテナとして作用する部分は走査線及び
第2引き回し配線に電気的に分離された状態となっている。
用する部分の長さが第2引き回し配線と分離された状態の走査線よりも長いので、静電気
の影響を受けやすい。そのため、第1引き回し配線に接続される走査線に対応して形成さ
れる薄膜トランジスター(以下、「TFT」という。)と、第2引き回し配線に接続され
る走査線に対応して形成されるTFTとは、静電気の影響が異なり、それぞれ電気的特性
が異なってしまうことがある。そして、液晶表示パネルの表示品位を劣化させてしまう。
また、第2引き回し配線に接続される走査線は、第2引き回し配線との接続のためにゲー
ト絶縁膜にコンタクトホールをドライエッチングによって形成する場合があり、コンタク
ホール形成が不要な第1引き回し配線に接続される走査線とは、静電気の影響が異なって
しまうことがある。このように、従来の液晶表示パネルでは主に上記の様な静電気による
影響を受けると、走査線に電気的に接続されるTFTの電気的特性が走査線毎にばらつき
が生じ、表示画面に問題が生じる。
パネルの製造工程中において、電気光学表示パネルに静電気等が印加されても、各走査線
が受ける静電気等の影響をできるだけ揃えるようにすることにより、走査線毎の表示のば
らつきをできるだけ抑制することができるようにした電気光学表示パネルを提供すること
を目的とする。
透明基板上に絶縁膜を挟んで複数の走査線と信号線とがマトリクス状に配置された表示
領域が形成され、
前記表示領域の周囲の非表示領域には、前記透明基板の端部に配置された複数の端子部
と、前記複数の走査線のそれぞれを前記端子部に接続するための複数の引き回し配線と、
が形成され、
前記複数の引き回し配線は、前記絶縁膜の下面側に配置された第1引き回し配線と、前
記絶縁膜の表面側に配置された第2引き回し配線とからなり、
前記第2引き回し配線は、前記絶縁膜に形成されたコンタクトホールを介して前記走査
線と電気的に接続される電気光学表示パネルであって、
前記第1引き回し配線は、前記絶縁膜に形成されたコンタクトホールを介して、前記第
1引き回し配線及び前記走査線とは別個に形成された導電性材料によって、前記走査線と
電気的に接続されることを特徴とする。
配線に接続される走査線と同様に、引き回し配線と分離されて形成され、絶縁膜に形成さ
れたコンタクトホールを介して、引き回し配線に接続されることになるので、第1引き回
し配線に接続される走査線と第2引き回し配線に接続される走査線とが同様の形態となっ
ていると見なせるために、各走査線での静電気等の影響の差を抑制することができる。こ
れにより、本発明の電気光学表示パネルによれば、外部からの静電気の影響を受けても、
第1引き回し配線に接続される走査線及び第2引き回し配線に接続さる走査線に対応する
TFTに対する影響は実質的に同様となるので、走査線毎の表示のばらつきを抑制するこ
とができるようになる。
る前記走査線の長さは、前記第2引き回し配線に接続されている前記走査線の長さと同一
とされていることが好ましい。
走査線の長さが同一であれば、静電気を拾うアンテナとして作用する部分の長さが同一と
なることになる。そのため、本発明の電気光学表示パネルによれば、外部からの静電気の
影響を受けても、より走査線毎の表示のばらつきを抑制することができるようになる。
記走査線は、前記第1引き回し配線に接続される前記走査線上の前記絶縁膜に形成された
コンタクトホールを介して、前記導電性材料に電気的に接続されることが好ましい。
前記走査線上の前記絶縁膜に形成されたコンタクトホールを介して前記第1引き回し配線
と電気的に接続される。第2引き回し配線も、前記絶縁膜に形成されたコンタクトホール
を介して走査線と電気的に接続されている。このため、コンタクトホール形成時、又は形
成後の静電気の影響の差を抑制することができ、より走査線毎の表示のばらつきを抑制す
ることができるようになる。
線上のコンタクトホールの数は、前記第2引き回し配線に接続される前記走査線上のコン
タクトホールの数と等しいことが好ましい。このため、さらに、コンタクトホール形成時
、又は形成後の静電気の影響の差を抑制することができ、より走査線毎の表示のばらつき
を抑制することができるようになる。
の前記第1引き回し配線上および前記走査線上に連続して設けられたコンタクトホールに
形成された前記導電性材料によって、前記走査線と電気的に接続されていることが好まし
い。これにより、特に走査線を被覆する絶縁膜に微細なコンタクトホールを形成する必要
がなくなるので、製造が容易となる。
引き回し配線は、隣接して交互に配置されることが好ましい。これにより、走査線毎の表
示のばらつきを抑制することができるとともに、非表示領域に必要な面積を減らすができ
る。
同一の材料で形成されたものであり、前記導電性材料及び前記第2引き回し配線は前記信
号線と同一の材料で形成されたものであることが好ましい。
引き回し配線と導電性材料及び信号線とを同時に形成できるため、特に製造工数を増加さ
せることなく本発明の電気光学表示パネルを作製することができるようになる。
形態は、本発明の技術思想を具体化するための電気光学表示パネルとしての液晶表示パネ
ルを例示するものであって、本発明をこの液晶表示パネルに特定することを意図するもの
ではなく、その他の電気光学表示装置等、特許請求の範囲に含まれるその他の実施形態の
ものにも等しく適応し得るものである。更に、この明細書における説明のために用いられ
た各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならせて表示しており、必ずしも実際の寸法に比例して表示されて
いるものではない。
図1及び図2を参照して、本発明の実施形態に係る液晶表示パネルの概要を説明する。
なお、理解を容易とするために、図1においては、ゲート材料で形成された走査線、第1
引き回し配線、並びに第2引き回し線の下側配線部は点線で示し、ソース材料で形成され
た信号線並びに第2引き回し配線の上側配線部は実線で示している。なお、本実施形態の
液晶表示パネル1は、アクティブマトリクス方式のものであり、縦電界方式及び横電界方
式の両者共に適用可能であるが、以下においては、縦電界方式の液晶表示パネルを例にと
って説明する。
ARと、これに対向配置される透明ガラス基板3を備えるカラーフィルター基板CFとを
有している。アレイ基板ARとカラーフィルター基板CFとは、その周囲に塗布されたシ
ール材4により、内部に適宜の本数の柱状スペーサー(図示せず)を介在させて、張り合
わされている。柱状スペーサーは、アレイ基板ARとカラーフィルター基板CFとの間の
距離を一定に維持するために形成されるものである。
た内部空間内に液晶が注入され、液晶層5が構成されている。なお、アレイ基板AR上に
は、スイッチング素子としてのTFT、画素電極、各種配線及び絶縁膜等が設けられてい
るが、これらは図2Aにおいては構造物6として包括的に図示されている。また、カラー
フィルター基板CFには、カラーフィルター層、遮光部材、共通電極等が設けられている
が、これらは、図2Aにおいては、構造物7として包括的に図示されている。
を有する縦長長方形状をなし、下方には、張り出し部2a'が設けられている。この張り
出し部2a'は、アレイ基板ARとカラーフィルター基板CFとを積層して貼合せた後に
、上側に位置するカラーフィルター基板CFをスクライブ線SCRに沿って分断すること
によって、下側に位置するアレイ基板ARの上面の一部が平面視でカラーフィルター基板
CFから露出することにより特定される部位である。スクライブ線SCRは、本発明と直
接関係するものではないが、図1においては点線で示されている。
域には、例えば走査線駆動用ドライバー回路及び信号線駆動用ドライバー回路がワンチッ
プ化されたドライバー用ICDrが搭載されている。ドライバー用ICDrの実装領域の
中央部からアレイ基板ARの上側短辺2bに向けて信号線駆動用ドライバー回路に対応す
る線状の複数本の信号線用電極端子t3が形成されている。また、ICチップ実装領域の
両側部からアレイ基板ARの上側短辺2bに向けて走査線駆動用ドライバー回路に対応す
る線状の複数本の走査線用電極端子t1、t2がそれぞれ延在して設けられている。IC
チップ実装領域には、更に、ドライバー用ICDrからアレイ基板ARの下側短辺2aに
向かって複数本の外部接続端子Tが導出されている。これらの外部接続端子Tには、フレ
キシブル配線基板(図示省略)が接続される。
に非表示領域(左側非表示領域PAL、右側非表示領域PAR、下側周縁領域PAB)が
それぞれ区画されている。
らなる複数本の走査線GW1〜GWnと、Mo/Al/Moの3層金属材料からなる複数
本の信号線SW1〜SWmとが、ゲート絶縁膜10(本発明の「絶縁膜」に相当。図2B
参照。)を挟んで互いに絶縁された状態でマトリクス状に配設されている。これらの走査
線GW1〜GWnと信号線SW1〜SWmとの交差部近傍には、走査線GW1〜GWnか
らの走査信号によって動作するスイッチング素子としてのTFT(図示省略)が形成され
ている。また、表示領域DAの各画素には、TFTを介して信号線SW1〜SWmからの
映像信号が供給される画素電極(図示省略)が形成される。なお、この画素電極は、IT
O(Indium Tin Oxide)ないしIZO(Indium Zinc Oxide)等の透明導電性材料からな
る層で形成することができる。
ート絶縁膜10で覆われている。そしてゲート絶縁膜10の表面には、複数本の信号線S
W1〜SWmが各走査線GW1〜GWnと交差するように配設されている。これらの信号
線SW1〜SWmは、左側長辺2cから右側長辺2dまで所定のピッチでそれぞれ縦列に
配設されている。
れ平行に横列に配設されている。これらの走査線GW1〜GWnは、上側から順に一本ご
とに左右に振り分けられ、その左右いずれからの端部は非表示領域PAL、PARにまで
達している。
D1〜RDn、LD1〜LDn)と、第2引き回し配線(RU1〜RUn、LU1〜LU
n)に接続されている。ここで、第1引き回し配線とは、ゲート絶縁膜10の下面側に配
置されたゲート材料で走査線と同時に形成された引き回し配線を指し、第2引き回し配線
とは、ゲート絶縁膜10の上面側にソース材料で信号線と同時に形成された引き回し配線
を指す。
れた第1引き回し配線RD1に接続される。走査線GW2は、左側非表示領域PALに配
設された第1引き回し配線LD1に接続される。走査線GW3は、右側非表示領域PAR
に配設された第2引き回し配線RU1に接続される。走査線GW4は、左側非表示領域P
ALに配設された第2引き回し配線LU1に接続される。走査線GW5は、右側非表示領
域PARに配設された第1引き回し配線RD2に接続される。走査線GW6は、左側非表
示領域PALに配設された第1引き回し配線LD2に接続される。以降、このように走査
線GWnと引き回し配線とが接続されている。
おける右側の周縁領域PARに設けられた第1と第2の引き回し配線RD1、RU1、R
D2、RU2・・・にそれぞれ接続されている。このようにして奇数番目の走査線右側の
周縁領域PARを張り出し部2a'まで延在され、ICチップDrの実装領域の走査線用
電極端子t1と電気的に接続されている。
の周縁領域PALに設けられた第1と第2の引き回し配線LD1、LU1、LD2、LU
2・・・にそれぞれ接続され、偶数番目の走査線左側の周縁領域PALから張り出し部2
a'まで延在され、ICチップ実装領域の走査線用電極端子t2と電気的に接続されてい
る。
えば参照符号IIIAで示される位置で、走査線GWとブリッジ接続されており、またスク
ライブ線SCRより下方の位置、例えば参照符号IIIA'で示される位置で、再度走査線用
電極端子1、2と同じくブリッジ接続されている。
置を代表して、走査線GWとブリッジ接続する構成を、走査線GW3及び第2引き回し配
線RU1に代表させ、図3を用いて説明する。第2引き回し配線RU1はゲート絶縁膜1
0とパッシベーション膜11との間に形成されており、このブリッジ接続箇所では、走査
線SW3の表面のゲート絶縁膜10及びパッシベーション膜11を貫通するように第1コ
ンタクトホール12が形成され、第2引き回し配線RU1の表面のパッシベーション膜1
1を貫通するように第2コンタクトホール13が形成されている。
料からなる導電層14がブリッジ状に形成されており、走査線GW3と第1引き回し配線
RU1とが透明導電性材料からなる導電層14によって電気的に接続されている。この透
明導電性材料からなる層14は、例えば表示領域DAに形成する画素電極(図示省略)と同
じITOないしIZOで形成することができるため、画素電極と同時に形成することがで
きる。
れているように、走査線GWと第1引き回し配線(RDn、LDn)との接続状態にある
。ここでは、図1の参照符号IVAで示される位置の走査線GW1と第1引き回し配線RD
1との接続の様子を代表して、その構成を説明する。
CTを介して接続されている。コンタクト部CTの詳細を図4Bに示す。なお、図4Bは
図4AのIVB−IVB線の断面図である。
で同時に形成されており、その側端部同士は一定間隔、隔てられている。走査線GW1及
び第1引き回し配線RD1は、表面がゲート絶縁膜10で被覆されるとともに、走査線G
W1の表面のゲート絶縁膜10には走査線GW1の一部を露出させる第3コンタクトホー
ル15が形成され、第1引き回し配線RD1の表面にも、第1引き回し配線RD1の一部
を露出させる第4コンタクトホール16が設けられている。
0の表面は、信号線SW1及び第1引き回し配線RD1に隣接する第2引き回し配線RU
1と同時に形成されるソース材料で被覆されている。なお、隣接する走査線GW3及び第
2引き回し配線RU1との間の接続は、図3A及び図3Bに示したとおり、透明導電性材
料からなる導電層14でブリッジ接続してもよいし、ソース材料である第2引き回し配線
RU1と走査線GW3を直接接続してもよい。また、本実施形態では、走査線GW1と第
1引き回し配線RD1をソース材料により接続したが、走査線GW3及び第2引き回し配
線RU1との間のブリッジ接続と同じ透明導電からなる材料により接続してもよい。
接続する以前の段階では、第1引き回し線の長短にかかわらず、第1引き回し配線に接続
される全ての走査線の長さ(アンテナ長)を第2引き回し配線に接続される走査線の長さ
と等しくすることができる。したがって外部から浸入した静電気は、表示領域上の第1引
き回し配線に接続された複数の走査線及び第2引き回し配線に接続された複数の走査線に
均等に分散されるので、これらの走査線に接続されているTFTに対する影響はほぼ等し
くなる。これにより、外部からの静電気の影響を受けても、それぞれの走査線に接続され
ているTFTに対する影響は、実質的に同様になるので、走査線毎の表示のばらつきを抑
制することができるようになる。
の一部を露出させるコンタクトホール15を形成することによって、ドライエッチングに
よるコンタクトホール形成時の静電気の影響の差やコンタクトホール形成後の静電気の影
響の差を軽減することができる。
a'に形成された信号線用電極端子t3に電気的に接続されている。この信号線SW1〜
SWmと信号線用電極端子t3とはパッシベーション膜11で被覆されたソース材料と同
時一体形成されている。したがって、信号線接続用引き回し配線は、本発明の第2引き回
し配線と同様に、表面が露出されることはない。
層に形成された第1引き回し配線とを、導電性材料で接続するように構成したので、製造
プロセス中に、全ての走査線の長さ(アンテナ長)を等しくすることができ、それにより
、静電気は表示領域上の複数の走査線の全てに均等に分散されるので、外部からの静電気
の影響を受けても、より走査線毎の表示のばらつきを抑制することができるようになる。
上述の実施形態では、図4に示したコンタクト部CTでは、第1コンタクトホール15
と第2コンタクトホール16の2つのコンタクトホールを設けたが、接触抵抗の低減を考
慮し、これら2つのコンタクトホールを合わせてコンタクト部CTに1つのコンタクトホ
ールのみを形成すればよくなる。
る。なお、図5は、実施形態の変形例を製造工程順に示す断面図である。この変形例にお
いても、走査線GW1及び第1引き回し配線RD1は、いずれも透明基板2の表面にゲー
ト材料で同時に形成され、その側端部同士は一定間隔開けられている(図5A)。その後
、これらの表面をゲート絶縁膜10の形成工程で同時に被覆したのち(図5A)、走査線
GW1と、第1引き回し配線UR1の側端部を露出させる1つのコンタクトホール18を
設ける(図5B)。その後、信号線SW等の形成と同時に、ソース材料で、コンタクトホ
ール18を被覆する。このような方法によっても、走査線GWと、第1引き回し配線(R
D、LD)は、接触抵抗を生じさせる導電性材料17により接続することができ、上記実
施形態と同様の効果を得ることができる。
材 5…液晶層 6…第1構造物 7…第2構造物 10…ゲート絶縁膜 11…パッシ
ベーション膜 12…第1コンタクトホール 13…第2コンタクトホール 14…透明
導電層 15…第3コンタクトホール 16…第4コンタクトホール 17…導電性材料
18…コンタクトホール 60…透明ガラス基板 61…走査線 62…信号線 63
…走査線用電極端子 64…信号線用電極端子 65…引き回し配線 66…ゲート絶縁
膜 67…第1接続部 68…第2接続部 69…コンタクトホール AR…アレイ基板
CF…カラーフィルター基板 CT…コンタクト部 DA…表示領域 GW…走査線
Dr…ドライバー用IC PAB…下側周縁領域 PAL…左側非表示領域 PAR…右
側非表示領域 RD…右側第1引き回し配線 LD…左側第1引き回し配線 RU…右側
第2引き回し配線 LU…左側第2引き回し配線 SCR…スクライブ線 SW…信号線
T…外部接続端子 t1…走査線用電極端子 t2…走査線用電極端子 t3…信号線用
電極端子
Claims (7)
- 透明基板上に絶縁膜を挟んで複数の走査線と信号線とがマトリクス状に配置された表示
領域が形成され、
前記表示領域の周囲の非表示領域には、前記透明基板の端部側に配置された複数の端子
部と、前記複数の走査線のそれぞれを前記端子部に接続するための複数の引き回し配線と
、が形成され、
前記複数の引き回し配線は、前記絶縁膜の下面側に配置された第1引き回し配線と、前
記絶縁膜の表面側に配置された第2引き回し配線とからなり、
前記第2引き回し配線は、前記絶縁膜に形成されたコンタクトホールを介し前記走査線
と電気的に接続される電気光学表示パネルであって、
前記第1引き回し配線は、前記第1引き回し配線及び前記走査線とは別個に形成された
導電性材料によって、前記走査線と電気的に接続されることを特徴とする電気光学表示パ
ネル。 - 前記第1引き回し配線に接続される前記走査線の長さは、前記第2引き回し配線に接続
される前記走査線の長さと同一とされていることを特徴とする請求項1に記載の電気光学
表示パネル。 - 前記第1引き回し配線に接続される前記走査線は、前記第1引き回し配線に接続される
前記走査線上の前記絶縁膜に形成されたコンタクトホールを介して、前記導電性材料に電
気的に接続されていることを特徴とする請求項1に記載の電気光学表示パネル。 - 前記第1引き回し配線に接続される前記走査線上のコンタクトホールの数は、前記第2
引き回し配線に接続される前記走査線上のコンタクトホールの数と等しいことを特徴とす
る請求項3に記載の電気光学表示パネル。 - 前記第1引き回し配線は、前記絶縁膜の前記第1引き回し配線上および前記走査線上に
連続して設けられたコンタクトホールに形成された前記導電性材料によって、前記走査線
と電気的に接続されていることを特徴とする請求項1に記載の電気光学表示パネル。 - 前記第1引き回し配線および前記第2引き回し配線は、隣接して交互に配置されること
を特徴とする請求項1に記載の電気光学表示パネル。 - 前記第1引き回し配線は前記走査線と同一の材料で形成されたものであり、前記導電性
材料及び前記第2引き回し配線は前記信号線と同一の材料で形成されたものであることを
特徴とする請求項1〜6のいずれかに記載の電気光学表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026239A JP2011164329A (ja) | 2010-02-09 | 2010-02-09 | 電気光学表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010026239A JP2011164329A (ja) | 2010-02-09 | 2010-02-09 | 電気光学表示パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011164329A true JP2011164329A (ja) | 2011-08-25 |
Family
ID=44595079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010026239A Pending JP2011164329A (ja) | 2010-02-09 | 2010-02-09 | 電気光学表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011164329A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015129941A (ja) * | 2014-01-08 | 2015-07-16 | アップル インコーポレイテッド | 金属引き回し抵抗を減少したディスプレイ回路 |
CN105594205A (zh) * | 2013-10-02 | 2016-05-18 | 奥林巴斯株式会社 | 三维图像系统 |
JP2016517039A (ja) * | 2013-04-02 | 2016-06-09 | ビーオーイー・テクノロジー・グループ・カンパニー・リミテッド | 残像除去装置、ディスプレイ及び残像除去方法 |
JP2017067830A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社ジャパンディスプレイ | 表示装置 |
CN109891598A (zh) * | 2016-10-27 | 2019-06-14 | 夏普株式会社 | Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 |
JPWO2021059468A1 (ja) * | 2019-09-27 | 2021-04-01 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000002892A (ja) * | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
JP2004022635A (ja) * | 2002-06-13 | 2004-01-22 | Casio Comput Co Ltd | アクティブ基板の配線構造 |
JP2008003134A (ja) * | 2006-06-20 | 2008-01-10 | Mitsubishi Electric Corp | 配線構造、及び表示装置 |
JP2008064961A (ja) * | 2006-09-06 | 2008-03-21 | Mitsubishi Electric Corp | 配線構造、及び表示装置 |
JP2009093023A (ja) * | 2007-10-10 | 2009-04-30 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2010026168A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
-
2010
- 2010-02-09 JP JP2010026239A patent/JP2011164329A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000002892A (ja) * | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
JP2004022635A (ja) * | 2002-06-13 | 2004-01-22 | Casio Comput Co Ltd | アクティブ基板の配線構造 |
JP2008003134A (ja) * | 2006-06-20 | 2008-01-10 | Mitsubishi Electric Corp | 配線構造、及び表示装置 |
JP2008064961A (ja) * | 2006-09-06 | 2008-03-21 | Mitsubishi Electric Corp | 配線構造、及び表示装置 |
JP2009093023A (ja) * | 2007-10-10 | 2009-04-30 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2010026168A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016517039A (ja) * | 2013-04-02 | 2016-06-09 | ビーオーイー・テクノロジー・グループ・カンパニー・リミテッド | 残像除去装置、ディスプレイ及び残像除去方法 |
CN105594205A (zh) * | 2013-10-02 | 2016-05-18 | 奥林巴斯株式会社 | 三维图像系统 |
JP2015129941A (ja) * | 2014-01-08 | 2015-07-16 | アップル インコーポレイテッド | 金属引き回し抵抗を減少したディスプレイ回路 |
US9704888B2 (en) | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
JP2017067830A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社ジャパンディスプレイ | 表示装置 |
CN109891598A (zh) * | 2016-10-27 | 2019-06-14 | 夏普株式会社 | Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 |
CN109891598B (zh) * | 2016-10-27 | 2021-09-28 | 夏普株式会社 | Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 |
JPWO2021059468A1 (ja) * | 2019-09-27 | 2021-04-01 | ||
JP7280962B2 (ja) | 2019-09-27 | 2023-05-24 | シャープ株式会社 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8395744B2 (en) | Display device including dummy pixel region | |
JP4178090B2 (ja) | 電極配線基板および表示装置 | |
KR101987320B1 (ko) | 표시 장치 | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR101098084B1 (ko) | 액정 표시 장치 | |
US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
KR20090038670A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JP2008003134A (ja) | 配線構造、及び表示装置 | |
JP2006209089A (ja) | 表示装置 | |
JP2007047259A (ja) | 液晶表示装置 | |
JP2017146450A (ja) | 表示装置 | |
JP6539743B2 (ja) | アレイ基板及び液晶表示パネル | |
JP4886278B2 (ja) | 表示装置 | |
US10401698B2 (en) | Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another | |
US9971212B2 (en) | Array substrate, liquid crystal display panel, and liquid crystal display | |
JP2011164329A (ja) | 電気光学表示パネル | |
JP2008064961A (ja) | 配線構造、及び表示装置 | |
US20120112199A1 (en) | Thin film transistor array panel | |
JP5443144B2 (ja) | 表示装置 | |
JP2007219046A (ja) | 液晶表示パネル | |
JP2011017821A (ja) | 液晶表示パネル及びその製造方法 | |
JP4092309B2 (ja) | 液晶表示装置 | |
CN112071206B (zh) | 显示面板及显示装置 | |
US10754210B1 (en) | Display device | |
JP2016224297A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121220 |
|
A977 | Report on retrieval |
Effective date: 20130710 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130716 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |