JP2016224297A - 表示装置 - Google Patents

Abstract

【課題】表示装置が高精細になり、端子ピッチが小さくなった場合の、端子部における抵抗の増加を防止する。【解決手段】表示領域と端子領域を有する表示装置であって、前記端子領域には、外部配線と接続するＦＯＧ端子と半導体チップと接続するＣＯＧ入力端子とＣＯＧ出力端子が形成され、前記ＦＯＧ端子は前記ＣＯＧ入力端子と接続し、前記ＣＯＧ出力端子は、前記表示領域の配線から延在する引き出し線と接続し、前記ＦＯＧ端子および前記ＣＯＧ入力端子は、第１の端子金属５４の上に第１ＩＴＯ５５が形成され、その上に絶縁膜５１が形成され、前記絶縁膜５１に第１のスルーホールが形成されて前記第１ＩＴＯ５５が露出する構成であり、前記ＣＯＧ出力端子は、第２の端子金属の上に前記絶縁膜が形成され、前記絶縁膜に第２のスルーホールが形成されて前記第２の端子金属が露出され、前記第２の端子金属を覆って第２ＩＴＯが形成されていることを特徴とする表示装置。【選択図】図４

Description

本発明は表示装置に係り、特に、高精細となり、端子の数が多くなった場合の、端子部の接続の信頼性を向上した液晶表示装置に関する。

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

液晶表示装置では、ドライバである半導体チップを、異方性導電膜等を介してＴＦＴ基板に形成された端子に接続することが行われている。接続は、ボンディングツールを用いて熱圧着によって行われる。この熱圧着時、ボンディングツールの底面と半導体チップの平行度が出ていないと、半導体チップとＴＦＴ基板側端子の接続不良を生ずる。

特許文献１には、熱圧着時のボンディングツールの底面と半導体チップの平行度を向上させるため、半導体チップ側とＴＦＴ基板側とにダミー端子を形成しておき、このダミー端子によって、ＴＦＴ基板側の端子と半導体チップ側の端子の平行度を保つことにより接続不良を防止する構成が記載されている。

特開平１１−２８２００２号公報

液晶表示装置では、表示領域と端子領域が形成され、端子領域に液晶表示装置を駆動するための半導体チップおよび半導体チップに外部から電源や映像信号等を供給するためのフレキシブル配線基板を接続している。半導体チップは、ＴＦＴ基板に形成された端子に異方性導電フィルム等を用いて接続される。これをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）と呼んでいる。また、フレキシブル配線基板は、ＴＦＴ基板に形成された端子に異方性導電フィルム等を用いて接続される。これをＦＯＧ（Ｆｉｌｍ Ｏｎ Ｇｌａｓｓ）と呼んでいる。

画面が高精細になるにつれて、配線の数も多くなり、端子の数も多くなる。端子は、絶縁膜で覆われた引き出し線の端部に形成された端子金属の部分において、絶縁膜に対してエッチングによって、スルーホールを形成し、端子金属を露出させることによって形成される。端子の数が多くない場合は、端子部のエッチングはウェットエッチングによって行われてきた。しかし、端子の数が多くなると、ガスを含むドライエッチングを用いてエッチングする必要がある。

ドライエッチング時において、ドライエッチングに用いられるガスと端子金属との組み合わせによっては、端子金属の表面に高抵抗膜が形成される。端子部において、高抵抗膜が形成されると、電圧降下が生じ、誤動作の原因となる。

本発明の課題は、ドライエッチングを用いて端子部を形成する場合においても、端子部に高抵抗膜が形成されることを防止し、信頼性の高い、かつ優れた画質を有する表示装置を実現することである。

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

（１）表示領域と端子領域を有する表示装置であって、前記端子領域には、外部配線と接続するＦＯＧ端子と半導体チップと接続するＣＯＧ入力端子とＣＯＧ出力端子が形成され、前記ＦＯＧ端子は前記ＣＯＧ入力端子と接続し、前記ＣＯＧ出力端子は、前記表示領域の配線から延在する引き出し線と接続し、前記ＦＯＧ端子および前記ＣＯＧ入力端子は、第１の端子金属の上に第１ＩＴＯが形成され、その上に絶縁膜が形成され、前記絶縁膜に第１のスルーホールが形成されて前記第１ＩＴＯが露出する構成であり、前記ＣＯＧ出力端子は、第２の端子金属の上に前記絶縁膜が形成され、前記絶縁膜に第２のスルーホールが形成されて前記第２の端子金属が露出され、前記第２の端子金属を覆って第２ＩＴＯが形成されていることを特徴とする表示装置。

（２）前記第１の端子金属および前記第２の端子金属は表面がＴｉによって形成されていることを特徴とする（１）に記載の表示装置。

（３）前記第１の端子金属および前記第２の端子金属はＡｌ合金の上にＴｉによるキャップメタルが形成されていることを特徴とする（１）に記載の液晶表示装置。

前記絶縁膜はＳｉＮｘであることを特徴とする（１）に記載の表示装置。

（５）前記第１のスルーホールおよび前記第２のスルーホールはドライエッチングで形成されていることを特徴とする（１）に記載の表示装置。

（６）前記ドライエッチングは、ＳＦ６ガスを含むものであることを特徴とする（５）に記載の表示装置。

（７）前記第１ＩＴＯは表示領域における画素に形成された第１の電極と同時に形成され、前記第２ＩＴＯは表示領域における画素に形成された第２の電極と同時に形成されたものであることを特徴とする（１）に記載の液晶表示装置。

（８）表示領域と端子領域を有する表示装置であって、前記端子領域には、外部配線と接続するＦＯＧ端子と半導体チップと接続するＣＯＧ入力端子とＣＯＧ出力端子が形成され、前記ＦＯＧ端子は前記ＣＯＧ入力端子と接続し、前記ＣＯＧ出力端子は、前記表示領域の配線から延在する引き出し線と接続し、前記引き出し線には、長い引き出し線と短い引き出し線とが存在し、前記短い引き出し線と接続するＣＯＧ出力端子は、第１の端子金属の上に第１ＩＴＯが形成され、その上に絶縁膜が形成され、前記絶縁膜に第１のスルーホールが形成されて前記第１ＩＴＯが露出する構成であり、前記長い引き出し線と接続するＣＯＧ出力端子は、第２の端子金属の上に前記絶縁膜が形成され、前記絶縁膜に第２のスルーホールが形成されて前記第２の端子金属が露出され、前記第２の端子金属を覆って第２ＩＴＯが形成されていることを特徴とする表示装置。

（９）前記ＦＯＧ端子および前記ＣＯＧ入力端子は、第３の端子金属の上に第１ＩＴＯが形成され、その上に絶縁膜が形成され、前記絶縁膜に第３のスルーホールが形成されて前記第１ＩＴＯが露出する構成であることを特徴とする（８）に記載の表示装置。

本発明の液晶表示装置の平面図である。 端子領域の拡大図である。 ＦＯＧ端子あるいはＣＯＧ入力端子の平面図である。 図３のＡ−Ａ断面図である。 ＣＯＧ出力端子の平面図である。 図５のＢ−Ｂ断面図である。 実施例２の端子領域の拡大図である。 本発明で解決しようとする、端子の問題点を示す断面図である。

以下に実施例を用いて本発明の内容を詳細に説明する。

図１は本発明が適用される液晶表示パネルの例を示す平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持され、この部分で表示領域を形成している。ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が１枚となっている部分は端子領域１５０となっている。

表示領域３００では、走査線７０が横方向に延在し、第１のピッチで縦方向に配列している。また、映像信号線７１が縦方向に延在し、第２のピッチで横方向に配列している。走査線７０と映像信号線７１に囲まれた領域に画素７２が形成されている。本明細書では、本発明を、視野角特性に優れた、いわゆるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置について説明するが、本発明は、ＩＰＳ方式の液晶表示装置に限定されるものではなく、他の液晶表示装置あるいは有機ＥＬ表示装置等に対しても適用することが出来る。

ＩＰＳ方式では、ＩＴＯ等の透明導電膜によって平面状に形成された第１の電極の上に、ＩＴＯ等の透明導電膜によって１本或いは複数本の線状（櫛歯状）、あるいは、スリットを有するように形成された第２の電極が、層間絶縁膜を介して形成されている。そして、第１の電極と第２の電極の間に映像信号による電圧を印加することによって、液晶を駆動する。画素には、ＴＦＴ（薄膜トランジスタ）、第１の電極、第２の電極等が形成されている。

端子領域１５０には、液晶表示パネルを駆動する半導体チップ１０００が異方性導電フィルム等を介して接続されている。ガラス等の基板上に半導体チップが搭載されているため、この構成をＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）と呼ばれる。また、端子領域１５０には、半導体チップ１０００に電源や信号を供給するフレキシブル配線基板２０００が異方性導電膜等を介して接続されている。表示領域３００の走査線７０、映像信号線７１は、引き出し線８０によって、半導体チップ１０００と接続している。また、フレキシブル配線基板２０００は接続線９０によって半導体チップ１０００と接続している。

図２は、図１の端子領域１５０を示す拡大図である。図２において、ＴＦＴ基板１００の半導体チップ１０００に対応した部分には、半導体チップからの出力端子３０と半導体チップへの入力端子２０とが形成されている。半導体チップ１０００には、出力端子３０および入力端子２０に対応してバンプが形成されている。出力端子３０は、表示領域３００における走査線７０と映像信号線７１の数に対応して存在しているので、非常に多く、例えば１０００個以上である。これに対して入力端子２０は、フレキシブル配線基板の配線に接続される端子１０に対応した数なので、例えば２０〜３０個程度である。したがって、半導体チップからの出力端子３０は大きさもピッチも半導体チップへの入力端子２０に比べて小さい。

図２において、フレキシブル配線基板２０００と接続する端子１０（Ｆｉｌｍ Ｏｎ Ｇｌａｓｓ用の端子であるため、以下ＦＯＧ端子、或いは、外部端子という。）は数が２０〜３０個程度であるから、端子の大きさもピッチも出力端子３０（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓの半導体チップからの出力端子であるため、以下ＣＯＧ出力端子という。）に比較して大きくすることが出来る。また、ＦＯＧ端子１０は、入力端子２０（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓの半導体チップへの入力端子であるため、以下ＣＯＧ入力端子という。）あるいはＣＯＧ出力端子３０に比べて、端子用スペースを広くとることが出来るので、ＣＯＧ入力端子２０あるいはＣＯＧ出力端子３０よりも端子のサイズ及び端子間ピッチを大きくすることが出来る。

端子は、絶縁膜（層間絶縁膜）の下層に形成されている引き出し線あるいは接続線の端部に形成された端子金属に対応した部分の絶縁膜にエッチングによってスルーホールを形成し、金属あるいは合金で形成された引き出し線、あるいは、接続線を露出させ、それら露出部をＩＴＯ等の透明導電膜で覆ったものである。層間絶縁膜は多くは窒化シリコン（ＳｉＮｘ）によって形成される。従来は、このスルーホールはウェットエッチングで形成されてきたが、端子のサイズが小さくなると、精細度を高くすることが出来るドライエッチングによって形成する。ドライエッチングでは、六フッ化硫黄（ＳＦ６）等のガスを用いてエッチングする。

引き出し線８０、あるいは、接続線９０の本数が多くなるにしたがって、線幅が小さくなる。引き出し線８０、あるいは、接続線９０には抵抗が増大することを防止するために、ＡｌＮｂ、ＡｌＳｉ、ＡｌＣｕ等のＡｌ合金が用いられる。Ａｌ合金は、ヒロック等が生じたり、ＩＴＯとの接続に問題を生ずる場合がある。これを防止するために、Ａｌ合金の上側にキャップメタルとしてＴｉを用いることが多い。なお、このような構成の引き出し線、あるいは、接続線は映像信号線と同時に形成される場合が多い。

図８はこのような構成における問題点を示す端子部の断面図である。図８において、ＴＦＴ基板１００の上に端子金属が形成され、その上に保護膜としての絶縁膜すなわち、層間絶縁膜５１が形成されている。端子金属はＴｉによるベースメタル５２、Ａｌ合金５３、キャップメタル５４から構成されている。端子部において、ＳＦ６を含むガスを用いて層間絶縁膜５１をドライエッチングし、層間絶縁膜５１にスルーホールを形成し、端子金属のキャップメタルＴｉを露出させる。その後、先に説明した、画素において第２の電極となる第２ＩＴＯで端子部を被覆する。第２ＩＴＯによって端子金属を腐食から保護する。

図８における問題点は、ドライエッチングを行う、ＳＦ６を含むガスとＴｉが反応し、高抵抗膜５７が形成されることである。このような高抵抗膜５７が形成されると、端子部において、電圧降下が生じ、特に、直流電源の供給等において深刻な問題が生ずる。つまり、図２において、フレキシブル配線基板２０００から半導体チップ１０００の電源となる直流電圧がＦＯＧ端子１０から、半導体チップのＣＯＧ入力端子２０に供給されるが、端子部に高抵抗膜が形成されると、端子部においてで電圧降下が生じ、半導体チップ１０００の動作に必要な電圧が供給されなくなってしまう。

一方、液晶表示装置は交流駆動されるので、ＣＯＧ出力端子３０からは周期的に極性や電圧が変化する信号が供給される。交流駆動する場合は、端子において、容量カップリングが生ずるので、ＣＯＧ出力端子３０では、ＦＯＧ端子１０あるいはＣＯＧ入力端子２０におけるほど深刻な問題にはならない。ＦＯＧ端子１０あるいはＣＯＧ入力端子２０は、端子の大きさも端子間ピッチもＣＯＧ出力端子に比べ大きいが、ＣＯＧ出力端子３０をドライエッチングする必要上、ＦＯＧ端子１０もＣＯＧ入力端子２０もドライエッチングをすることになる。

図３はこの問題を対策するための、本発明における、ＦＯＧ端子１０およびＣＯＧ入力端子２０の平面図である。（表１）にＦＯＧ端子１０およびＣＯＧ入力端子２０の平面図における寸法例を示す。図３における端子間ピッチｐ１は、２×ｗ１１＜ｐ１≦２×ｗ１２である。

図４は図３の断面図である。図４が従来の端子と大きく異なるところは、端子金属を保護するＩＴＯがスルーホールを覆うのではなく、スルーホールの下側、あるいは層間絶縁膜５１の下層に形成されていることである。端子金属の構成は図８で説明したのと同様である。図４の構成におけるＩＴＯ５５は、画素における第１電極と同時に形成された第１ＩＴＯ５５である。第１ＩＴＯ５５は画素における第１電極と同時に形成されるので、工数が増加することはない。

図４において、第１ＩＴＯ５５をパターニングした後、層間絶縁膜５１であるＳｉＮｘで覆い、ドライエッチングによって端子部にスルーホールを形成する。この時は、ドライエッチングに用いるガスは第１ＩＴＯと接触するがＴｉとは接触しないので、Ｔｉとの化合物である高抵抗膜は生成されない。したがって、端子部における電圧降下は防止することが出来る。なお、端子金属はすでに第１ＩＴＯによって覆われているので、あらためて、第２ＩＴＯによってスルーホールを覆う必要はない。

図４では、端子金属はＡｌ合金５３をＴｉによるベースメタル５２およびＴｉによるキャップメタル５４で挟んだ構成であるが、ベースメタル５２はドライエッチングのガスと反応することはないので、本発明の構成には必須ではない。

図５はＣＯＧ出力端子の平面図である。図５における端子の寸法の例は、（表２）に示すとおりである。表２における端子間ピッチｐ２は２×ｗ２１＜ｐ２≦２×ｗ２２である。

図６は図５のＢ−Ｂ断面図である。図６の構造は、基本的には、図８と同じであるが、図６においては、高抵抗膜は省略されている。特定の端子金属（例えばＴｉ）で、ドライエッチングにおいて特定のガス（例えばＳＦ６）を用いれば端子金属の表面に高抵抗膜が形成される。しかし、ＣＯＧ出力端子３０において、図４に示すような断面構造をとると、異方性導電フィルム等と接触する面積が小さくなって、端子部における抵抗が増大する。

一方、ＣＯＧ出力端子３０においては、交流電圧のみが通過するので、仮に、端子に高抵抗膜が形成されても、容量カップリングによって接続するため、ＦＯＧ端子１０あるいはＣＯＧ入力端子２０におけるような、深刻な問題にならない。したがって、本実施例においては、ＣＯＧ出力端子３０については、端子抵抗を大きくしないという観点から図５あるいは図６に示す構成をとっている。

図６は、端子金属はＡｌ合金５３をＴｉによるベースメタル５２およびＴｉによるキャップメタル５４で挟んだ構成であるが、ベースメタル５２はドライエッチングのガスと反応することはないので、本発明の構成には必須ではない。

このように、本実施例によれば、少なくとも、ＦＯＧ端子１０およびＣＯＧ入力端子２０において、高抵抗膜が形成されるのを防止することが出来、かつ、ＣＯＧ出力端子３０においては、端子抵抗の増加をきたすことが無いので、信頼性の高い液晶表示装置を実現することが出来る。

以上の説明では、端子金属の表面にＴｉが存在し、ＳＦ６を含むドライエッチングのガスによってドライエッチングをした場合に端子金属上に高抵抗膜が形成されるとして説明した。しかし、端子金属がＴｉ以外の場合、あるいは、ドライエッチングのガスがＳＦ６以外のガスを含む場合にも端子金属の表面に高抵抗膜が形成されることがありうる。本発明は、このような場合であっても、ＦＯＧ端子１０とＣＯＧ入力端子２０に図３、図４に示すような構成を用い、ＣＯＧ出力端子３０に図５、図６に示すような構成を用いる組み合わせによって、以上で説明したような効果を得ることが出来る。

図７は実施例２における液晶表示装置の端子部の拡大図である。図７の構成は図２と同様である。しかし、図７においては、半導体チップ１０００におけるＣＯＧ出力端子３０の位置によって、ＣＯＧ出力端子３０の構造を変えている。すなわち、図７の半導体チップ１０００において、中央付近のＡで示す領域においては、ＣＯＧ出力端子３１を用い、両側のＢで示す領域は図６に示すＣＯＧ出力端子３０を用いる。ＣＯＧ出力端子３１の断面形状は、図４と同様であるが、図４のｗ１１は例えば９μｍであり、ｗ１２は２６μｍである。

端子金属の表面に高抵抗膜が形成されない場合は、図６で示す端子の方が、図４で示す端子よりも抵抗は小さくできる。つまり、異方性導電膜等を介して半導体チップのバンプと接続する端子の面積は、ＣＯＧ出力端子３０のＣＯＧ出力端子３１よりも大きいからである。しかし現実には、図６で示す構成では、ドライエッチングを行うと、高抵抗膜が形成されて、端子抵抗が大きくなる。

しかし、ＣＯＧ出力端子では、実施例１で説明したように、電圧や極性が定期的に変化する信号が通過する。したがって、容量カップリングが形成されるので、高抵抗膜が形成されても顕著な電圧降下が生ずることはない。一方、容量カップリングでは、端子部の抵抗に対して端子の面積が大きな影響を持つ。したがって、交流電圧のみが通過する場合は、ＣＯＧ出力端子３０のほうがＣＯＧ出力端子３１よりも端子部の抵抗を小さくすることが出来る。

一方、引き出し線８０の長さは、図７における領域Ｂのほうが、領域Ａよりも長い。つまり、引き出し線８０の抵抗は、図７における領域Ｂの方が領域Ａよりも高い。そうすると、領域Ａと領域Ｂとで、実際に画素に印加される映像信号等の大きさが異なってくる。これは、画面における輝度むら等になって現れる。

本実施例によれば、ＣＯＧ出力端子３１の端子部の抵抗をＣＯＧ出力端子３０の抵抗よりも大きくしている。映像信号等に対する影響は、端子部の抵抗と引き出し線抵抗の和になる。したがって、本実施例によれば、領域Ａと領域Ｂにおける端子部の抵抗と引き出し線抵抗の合計の差を小さくすることが出来るので、画素における映像信号等の大きさを均一化することが出来、画面の輝度を均一化することが出来る。

図７において、ＣＯＧ出力端子３０の最外端子間の距離をｗ３とした場合、ＣＯＧ出力端子３１が形成されている領域Ａの幅は例えばｗ３/２であり、ＣＯＧ出力端子３０が形成されている領域Ｂの各々の幅は、ｗ３/４である。ただし、領域Ａ及領域Ｂ幅は、引き出し線８０の長さ、あるいはレイアウトの状態によって最適値となるように変えることが出来る。

なお、図７においては、半導体チップ１０００の長径の中心が表示領域３００の中心と一致している。液晶表示装置によっては、半導体チップ１０００の位置が表示領域３００の中心からずれて配置される場合もある。このような場合は、接続する引き出し線８０が長いＣＯＧ出力端子を図５あるいは図６のような構成とし、接続する引き出し線８０が短いＣＯＧ出力端子を図３あるいは図４のような構成とすればよい。

本実施例においては、ＣＯＧ出力端子３０においては、端子金属の保護は第２ＩＴＯによって行い、ＣＯＧ出力端子３１においては、第１ＩＴＯによって行う。第１ＩＴＯは画素における第１電極形成時に同時に形成し、第２ＩＴＯは画素における第２電極形成時に同時に形成するので、工数が増加することはない。なお、本実施例においても、ＦＯＧ端子１０あるいはＣＯＧ入力端子２０の形状は、図３あるいは図４とすることが望ましい。

以上のように、本実施例によれば、端子部における直流抵抗の増加を防止することが出来るとともに、極性や電圧が周期的に変化する映像信号線に対して端子部の抵抗と引き出し線の抵抗の和を画面の中央、周辺において、より均一化することが出来るので、画面の輝度むら等を軽減することが出来る。

以上においては、液晶表示装置を例にとって説明した。しかし、本発明は、有機ＥＬ表示装置等、ＣＯＧやＦＯＧによって、半導体チップあるいはフレキシブル配線基板をＴＦＴ基板あるいは素子基板（有機ＥＬ表示装置における発光素子が形成された基板）に接続するような表示装置であれば、同様に適用することが出来る。また、ＣＯＧ出力端子は、映像信号線に直接接続するのではなく、途中にＲＧＢスイッチ（セレクタ）等を設けることも可能である。また、ＣＯＧ出力端子を走査線に直接接続するのではなく、ＴＦＴ基板上にＴＦＴを用いて走査線駆動回路を形成し、それら走査線駆動回路に対してクロック等を供給するものであってもよい。その場合、映像信号線に対して映像信号を供給する端子を上述のＣＯＧ出力端子構造とし、走査線駆動回路に対してクロックや電源を供給する端子を上述のＣＯＧ入力端子と同構造とすることも可能である。また、走査線駆動回路に対してクロックを供給する端子を上述のＣＯＧ出力端子と同構造とし、電源を供給する端子を上述のＣＯＧ入力端子と同構造とすることも可能である。なお、有機ＥＬ表示装置における第１ＩＴＯおよび第２ＩＴＯは、有機ＥＬ発光素子を挟む、カソード電極あるいはアノード電極として用いられるＩＴＯを使用することが出来る。

１０…ＦＯＧ端子、 ２０…ＣＯＧ入力端子 ３０…ＣＯＧ出力端子、 ３１…実施例２における中央付近のＣＯＧ出力端子、 ５１…層間絶縁膜、 ５２…ベースメタル、 ５３…Ａｌ合金、 ５４…キャップメタル、 ５５…第１ＩＴＯ、 ５６…第２ＩＴＯ、 ５７…高抵抗膜、 ７０…走査線、 ７１…映像信号線、 ７２…画素、 ８０…引き出し線、 ９０…接続線、 １００…ＴＦＴ基板、 １５０…端子領域、 １６０…シール材、 ２００…対向基板、 ３００…表示領域

Claims (16)

1. 表示領域と端子領域とを有する表示装置であって、
   前記端子領域には、フレキシブル配線基板と接続する外部端子と半導体チップと接続する入力端子と出力端子が形成され、
   前記外部端子は前記入力端子と接続し、
   前記出力端子は、前記表示領域の配線から延在する引き出し線と接続し、
   前記外部端子および前記入力端子は、第１の端子金属の上に第１の透明導電膜が形成され、その上に絶縁膜が形成され、前記絶縁膜に第１のスルーホールが形成されて前記絶縁膜から前記第１の透明導電膜が露出する構成であり、
   前記出力端子は、第２の端子金属の上に前記絶縁膜が形成され、前記絶縁膜に第２のスルーホールが形成されて、前記第２のスルーホールと前記第２の端子金属を覆って第２の透明導電膜が形成されていることを特徴とする表示装置。
2. 前記第１の端子金属および前記第２の端子金属は表面がチタンを有していることを特徴とする請求項１に記載の表示装置。
3. 前記第１の端子金属および前記第２の端子金属はアルミニウム合金の上にチタンを有する金属によるキャップメタルが形成されていることを特徴とする請求項１に記載の表示装置。
4. 前記絶縁膜は窒化シリコンであることを特徴とする請求項１に記載の表示装置。
5. 前記第１のスルーホールおよび前記第２のスルーホールはドライエッチングで形成されていることを特徴とする請求項１に記載の表示装置。
6. 前記ドライエッチングは、６フッ化硫黄ガスを含むものであることを特徴とする請求項５に記載の表示装置。
7. 前記第１の透明導電膜は表示領域における画素に形成された第１の電極と同時に形成され、前記第２の透明導電膜は表示領域における画素に形成された第２の電極と同時に形成されたものであることを特徴とする請求項１に記載の表示装置。
8. 表示領域と端子領域を有する表示装置であって、
   前記端子領域には、外部配線と接続する外部端子と半導体チップと接続する入力端子と出力端子が形成され、
   前記外部端子は前記入力端子と接続し、
   前記出力端子は、前記表示領域の配線から延在する引き出し線と接続し、
   前記引き出し線には、第１の引き出し線と前記第１の引き出し線よりも短い第２の引き出し線とが存在し、
   前記第２の引き出し線と接続する出力端子は、第１の端子金属の上に第１の透明導電膜が形成され、その上に絶縁膜が形成され、前記絶縁膜に第１のスルーホールが形成される構成であり、
   前記第１引き出し線と接続する出力端子は、第２の端子金属の上に前記絶縁膜が形成され、前記絶縁膜に第２のスルーホールが形成され、前記第２のスルーホールと前記第２の端子金属を覆って第２の透明導電膜が形成されていることを特徴とする表示装置。
9. 前記第１の端子金属および前記第２の端子金属は表面がチタンを有していることを特徴とする請求項８に記載の表示装置。
10. 前記第１の端子金属および前記第２の端子金属はアルミニウム合金の上にチタンを有する金属からなるキャップメタルが形成されていることを特徴とする請求項８に記載の表示装置。
11. 前記絶縁膜は窒化シリコンであることを特徴とする請求項８に記載の表示装置。
12. 前記第１のスルーホールおよび前記第２のスルーホールはドライエッチングで形成されていることを特徴とする請求項８に記載の表示装置。
13. 前記ドライエッチングは、六フッ化硫黄ガスを含むものであることを特徴とする請求項１２に記載の表示装置。
14. 前記第１の透明導電膜は表示領域における画素に形成された第１の電極と同時に形成され、前記第２の透明導電膜は表示領域における画素に形成された第２の電極と同時に形成されたものであることを特徴とする請求項８に記載の表示装置。
15. 前記外部端子および前記入力端子は、第３の端子金属の上に第１の透明導電膜が形成され、その上に絶縁膜が形成され、前記絶縁膜に第３のスルーホールが形成されて前記第１の透明導電膜が露出する構成であることを特徴とする請求項８に記載の表示装置。
16. 前記表示領域は液晶表示装置であることを特徴とする請求項１乃至１５のいずれか１項に記載の表示装置。

Images