JP2004022635A

JP2004022635A - アクティブ基板の配線構造

Info

Publication number: JP2004022635A
Application number: JP2002172492A
Authority: JP
Inventors: Takeshi Toyoshima; 豊島　剛
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2002-06-13
Filing date: 2002-06-13
Publication date: 2004-01-22
Anticipated expiration: 2022-06-13
Also published as: JP4310969B2

Abstract

【課題】光電変換薄膜トランジスタを備えた指紋読取装置において、ガラス基板の端面に露出された引き出し線の腐食の進行を抑制する。
【解決手段】指紋読取装置複数個分に対応する大きさのガラス基板１１は、最終的には一点鎖線で示すカットライン１２に沿って切断されることにより、各単体に分断される。そして、例えば、光電変換薄膜トランジスタ１６のボトムゲート電極１８に接続されたボトムゲートライン２２の右端部は、引き回し線３１、ボトムゲートドライバ搭載領域３２内の接続パッド３３および引き出し線３４を介して、カットライン１２の外側に配置された静電気対策用の共通ライン１５に接続されている。この場合、引き出し線３４の幅は３０〜５５μｍ程度と比較的大きくなっている。これにより、ガラス基板１１切断後に、ガラス基板１１の端面に露出される引き出し線３４の腐食の進行を抑制することができる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明はアクティブ基板の配線構造に関し、特に、アクティブ素子として薄膜トランジスタを備えたアクティブ基板の配線構造に関する。
【０００２】
【従来の技術】
例えば指紋読取装置には、光源上にマトリクスに配置された複数の光電変換素子（フォトセンサ素子）を、光源側に遮光性を有する材料からなる第１ゲート電極が配置され、光源側とは反対側に透光性を有する材料からなる第２ゲート電極が配置された薄膜トランジスタによって構成したものがある。
【０００３】
従来のこのような指紋読取装置を製造する場合、生産性の向上を図るために、指紋読取装置のベースとなるガラス基板として、指紋読取装置複数個分に対応する大きさのものを用意し、そして所定の工程までは複数個分を一括して製造し、その後各単体に分断して製造する。
【０００４】
この場合、各単体に分断する前に、例えばガラス基板を作業台上から引き剥がすとき、ガラス基板の下面に静電気が発生することがある。このような場合には、薄膜トランジスタに接続されたゲートラインやドレインライン等の配線ごとに帯電する電荷量が異なると、配線間で電位差が発生し、この結果隣接する配線間で放電が生じ、配線に断線が生じることがある。
【０００５】
そこで、従来では、各単体に分断する前のガラス基板上の各単体形成領域の周囲に共通ラインを格子状に設け、この共通ラインに各単体形成領域内の配線から引き出された引き出し線を接続し、単体形成領域内の配線ごとに帯電する電荷量が異なっても、共通ラインを介して電荷が速やかに移動することにより、すべての配線が同電位となり、これにより配線の断線を防止するようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ガラス基板を各単体に分断すると、例えば図１０（Ａ）、（Ｂ）に示すように、配線のうちの引き回し線１に接続された接続端子２から引き出された引き出し線３が絶縁膜４で覆われていても、その端面３ａがガラス基板５の端面５ａから露出されるため、この露出部分の汚染等に起因して、当該露出部分が腐食するおそれがある。このような場合、引き出し線３の幅は引き回し１の幅とほぼ同じで極めて小さいため、引き出し線３の露出側から接続端子２側への腐食の進行が速くなってしまう。
そこで、この発明は、基板の端面に露出された引き出し線の腐食の進行を抑制することができるアクティブ基板の配線構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、基板上に、該基板上にマトリクス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、該配線から引き出された引き出し線の端面が前記基板の端面から露出されているアクティブ基板の配線構造において、前記引き出し線の幅は前記配線の幅よりも大きくなっていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記引き出し線の幅は３０〜５５μｍ程度であることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるゲートラインであることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるソースラインであることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッドに接続されていることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記引き出し線はクロムまたはモリブデンにより形成されていることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記引き出し線は単層構造であることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記引き出し線は複数層構造であることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は光電変換素子としての薄膜トランジスタであることを特徴とするものである。
請求項１０に記載の発明は、請求項１に記載の発明において、前記アクティブ素子はスイッチング素子としての薄膜トランジスタであることを特徴とするものである。
そして、この発明によれば、基板の端面に露出された引き出し線の幅を配線のうちの引き回し線の幅よりも大きくしているので、基板の端面に露出された引き出し線の腐食の進行を抑制することができる。
【０００８】
【発明の実施の形態】
図１はこの発明の一実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【０００９】
指紋読取装置複数個分に対応する大きさのガラス基板１１は、最終的には一点鎖線で示す格子状のカットライン１２に沿って切断されることにより、カットライン１２で囲まれた単体形成領域１３からなる各単体に分断されるようになっている。ガラス基板１１上の各単体形成領域１３内の周辺部およびその周囲には第１および第２の共通ライン１４、１５がそれぞれ格子状に設けられている。なお、図面の明確化のため、第１の共通ライン１４を第２の共通ライン１５よりも太い実線で記載しているが、これは、実際のラインの幅寸法とは関係がない。
【００１０】
単体形成領域１３内の中央部には光電変換素子（アクティブ素子）としての複数の薄膜トランジスタ１６がマトリクス状に配置されている。薄膜トランジスタ１６は、その具体的な構造については後で説明するが、トップゲート電極１７、ボトムゲート電極１８、ドレイン電極１９およびソース電極２０を備えている。
【００１１】
単体形成領域１３内の中央部には、行方向に配置され、薄膜トランジスタ１６のトップゲート電極１７に接続された複数のトップゲートライン２１と、行方向に配置され、薄膜トランジスタ１６のボトムゲート電極１８に接続された複数のボトムゲートライン２２と、列方向に配置され、薄膜トランジスタ１６のドレイン電極１９に接続された複数のドレインライン２３と、列方向に配置され、薄膜トランジスタ１６のソース電極２０に接続された複数のソースライン２４とが設けられている。
【００１２】
薄膜トランジスタ１６、トップゲートライン２１、ボトムゲートライン２２、ドレインライン２３およびソースライン２４が配置された指搭載領域の最上層には透明導電層２５（図２参照）が設けられている。透明導電層２５は、この上に指紋読み取りのために接触された指が静電気を帯びているとき、この静電気を逃がすためのものである。
【００１３】
各トップゲートライン２１の左端部は、ガラス基板１１上において透明導電層２５の左側に設けられた引き回し線２６、その左側の点線で示すトップゲートドライバ搭載領域２７内に設けられた出力側の接続パッド２８およびその左側に設けられた引き出し線２９を介して、その左側のカットライン１２の外側の第１の共通ライン１４に接続されている。
【００１４】
各ボトムゲートライン２２の右端部は、ガラス基板１１上において透明導電層２５の右側に設けられた引き回し線３１、その右側の点線で示すボトムゲートドライバ搭載領域３２内に設けられた出力側の接続パッド３３およびその右側に設けられた引き出し線３４を介して、その左側のカットライン１２の外側の第２の共通ライン１５に接続されている。
【００１５】
各ドレインライン２３の下端部は、ガラス基板１１上において透明導電層２５の下側に設けられた引き回し線３５、その下側の点線で示すドレインドライバ搭載領域３６内に設けられた出力側の接続パッド３７に接続されている。各ドレインライン２３の上端部は、ガラス基板１１上において透明導電層２５の上側に設けられた引き出し線３８を介して、その上側のカットライン１２の外側の第２の共通ライン１５に接続されている。
【００１６】
各ドライバ搭載領域２７、３２、３６内にそれぞれ設けられた入力側の接続パッド４１、４２、４３は、ガラス基板１１上においてドレインドライバ搭載領域３６の下側の各所定の箇所に設けられた外部接続端子４４に引き回し線４５を介して接続されている。各ソースライン２４の上端部は、共通引き回し線４６を介して１つの外部接続端子４４ａに接続されている。
【００１７】
ここで、上述したドレインライン２３に接続された引き出し線３８は、その下方で共通引き回し線４６と交差するため、その交差部分１５ａを第２の共通ライン１５と、同材料により同層に、つまり、同時に形成し、スルホールＴｈを介して引き出し線３８およびドレインライン２３に接続される。
【００１８】
透明導電層２５の所定の２箇所は、引き回し線４７を介して２つの外部接続端子４４ｂに接続されている。各外部接続端子４４は、その下側に設けられた引き出し線４８を介して、その下側のカットライン１２の外側の第１の共通ライン１５に接続されている。各外部接続端子４４ｂは、ガラス基板１１をカットライン１２に沿って切断した後、接地される。
【００１９】
なお、図１において、各配線の交差箇所に付した●の中、参照符号Ｔｈを付したものだけがスルホールであり、Ｔｈが付されていない箇所は、第１の共通ライン１４または第２の共通ライン１５と一体に形成されていることを示すだけで、図面の明確化を目的とするものである。各スルーホールＴｈは、ドレインライン２３、ソースライン２２、共通引き回し線４６、引き回し線４７、第２の共通ライン１４を形成する際に同時に形成されるものである。
【００２０】
次に、図１に示す指紋読取装置の一部の具体的な構造の一例について、図２を参照して説明する。この場合、図２は薄膜トランジスタ１６の部分および各出力側の接続パッド２８、３３、３７の部分の断面図を示す。
【００２１】
まず、薄膜トランジスタ１６の部分について説明する。ガラス基板１１の上面の所定の箇所にはクロムまたはモリブデンからなるボトムゲート電極１８（膜厚は一例として１０００Å程度、以下同じ）が設けられている。ボトムゲート電極１８を含むガラス基板１１の上面には窒化シリコンからなるボトムゲート絶縁膜５１（膜厚４０００Å程度）が設けられている。ボトムゲート電極１８上におけるボトムゲート絶縁膜５１の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５２（膜厚５００Å程度）が設けられている。
【００２２】
半導体薄膜５２の上面の所定の箇所には窒化シリコンからなるチャネル保護膜５３（膜厚１０００Å程度）が設けられている。チャネル保護膜５３の上面両側およびその両側における半導体薄膜５２の上面にはｎ型アモルファスシリコンからなるコンタクト層５４、５５（膜厚２５０Å程度）が設けられている。各コンタクト層５４、５５の上面にはクロムまたはモリブデンからなるドレイン電極１９およびソース電極２０（膜厚５００Å程度）が設けられている。
【００２３】
ドレイン電極１９およびソース電極２０等を含むボトムゲート絶縁膜５１の上面には窒化シリコンからなるトップゲート絶縁膜５６（３０００Å程度）が設けられている。半導体薄膜５２上におけるトップゲート絶縁膜５６の上面の所定の箇所にはＩＴＯからなるトップゲート電極１７（膜厚５００Å程度）が設けられている。トップゲート電極１７を含むトップゲート絶縁膜５６の上面には窒化シリコンからなるオーバーコート膜５７（膜厚８０００Å程度）が設けられている。オーバーコート膜５７の上面の所定の箇所にはＩＴＯからなる透明導電層２５（膜厚１５００Å程度）が設けられている。
【００２４】
次に、トップゲートドライバ搭載領域２７内の出力側の接続パッド２８について説明する。接続パッド２８は、トップゲート絶縁膜５６の上面の所定の箇所に設けられたＩＴＯからなる第１のパッド層２８ａと、その上のオーバーコート膜５７の上面に設けられたＩＴＯからなる第２のパッド層２８ｂとからなっている。この場合、第２のパッド層２８ｂは、オーバーコート膜５７に設けられたコンタクトホール６１を介して第１のパッド層２８ａに接続されている。
【００２５】
次に、ボトムゲートドライバ搭載領域３２内の出力側の接続パッド３３について説明する。接続パッド３３は、ガラス基板１１の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層３３ａと、その上のボトムゲート絶縁膜５１の上面に設けられたクロムまたはモリブデンからなる第２のパッド層３３ｂと、その上のトップゲート絶縁膜５６の上面に設けられたＩＴＯからなる第３のパッド層３３ｃと、その上のオーバーコート膜５７の上面に設けられたＩＴＯからなる第４のパッド層３３ｄとからなっている。
【００２６】
この場合、第２のパッド層３３ｂは、ボトムゲート絶縁膜５１に設けられたコンタクトホール６２を介して第１のパッド層３３ａに接続されている。第３のパッド層３３ｃは、トップゲート絶縁膜５６に設けられたコンタクトホール６３を介して第２のパッド層３３ｂに接続されている。第４のパッド層３３ｄは、オーバーコート膜５７に設けられたコンタクトホール６４を介して第３のパッド層３３ｃに接続されている。
【００２７】
次に、ドレインドライバ搭載領域３６内の出力側の接続パッド３７について説明する。接続パッド３７は、ボトムゲート絶縁膜５１の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層３７ａと、その上のトップゲート絶縁膜５６の上面に設けられたＩＴＯからなる第２のパッド層３７ｂと、その上のオーバーコート膜５７の上面に設けられたＩＴＯからなる第３のパッド層３７ｃとからなっている。
【００２８】
この場合、第２のパッド層３７ｂは、トップゲート絶縁膜５６に設けられたコンタクトホール６５を介して第１のパッド層３７ａに接続されている。第３のパッド層３７ｃは、オーバーコート膜５７に設けられたコンタクトホール６６を介して第２のパッド層３７ｂに接続されている。
【００２９】
次に、代表として、ボトムゲートドライバ搭載領域３２内の出力側の接続パッド３３の部分について、図３（Ａ）、（Ｂ）を参照して説明する。この場合、図３（Ａ）は接続パッド３３の部分の平面図を示し、図３（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。
【００３０】
引き回し線３１は、ガラス基板１１の上面に設けられたクロムまたはモリブデン層からなり、長方形状の接続パッド３３のクロムまたはモリブデンからなる第１のパッド層３３ａの左辺中央部に接続されている。引き出し線３４は、ガラス基板１１の上面に設けられたクロムまたはモリブデン層からなり、第１のパッド層３３ａの右辺部に接続されている。接続パッド３３の配列ピッチは、例えば、６０μｍ程度とされているものであり、その場合、各接続パッド３３の幅は４０〜５５μｍ程度、引き回し線３１の幅は１０μｍ程度、引き出し線３４の幅は３０〜５５μｍ程度である。
【００３１】
ここで、接続パッド３３の配列ピッチが６０μｍ程度と比較的大きいのに対して、引き回し線３１の幅が１０μｍ程度と極めて小さいのは、図１において、ボトムゲートライン２２の右端部（例えば透明導電層２４の右辺）とボトムゲートドライバ搭載領域３２との間隔が全体の小型化を図るため狭く、この狭い領域に多数の引き回し線３１を適宜に傾斜させて且つ密集させて配置するためである。
【００３２】
つまり、指搭載領域の一辺の長さに比し、ボトムゲートドライバ搭載領域３２はその長さが短いので、引き回し線３１を指搭載領域側からボトムゲートドライバ搭載領域３２に向けて密集するように傾斜させて引き回す（図１では簡略のため平行に図示されている）ことが必要となり、しかも、指搭載領域側とボトムゲートドライバ搭載領域３２との間隔が大変狭いので、この引き回し線３１の傾斜角度が大変大きくなる。このため、ボトムゲートドライバ搭載領域３２近傍では、この引き回し線３１の傾斜された方向と直交する方向のピッチは、６０μｍより遙かに小さくなるため、引き回し線３１の幅を大きくすることができないのである。
【００３３】
一方、引き出し線３４の配列ピッチは接続パッド３３の配列ピッチ６０μｍ程度と同じとすることができる。この結果、引き出し線３４の幅は、その配列ピッチ６０μｍ程度に可及的に近づけることができ、フォトリソグラフィ工程を考慮すると、最大で５５μｍ程度とすることができる。そして、本発明では、上述の如く、各接続パッド３３の幅は４０〜５５μｍ程度とし、引き出し線３４の幅は３０〜５５μｍ程度としている。
【００３４】
なお、引き出し線３４の長さに関しては、最近、機器小型化のため、ドライバ搭載領域等を含む非読取領域の幅を小さくする傾向があるが、それでも、カットライン１２から接続パッド３３までの長さは、通常、１．０ｍｍ〜２．５ｍｍ程度であり、引き出し線３４の幅に対し、長さは十分に大きいのでこの方向の腐食が問題になることはない。
【００３５】
そして、図１において、ガラス基板１１をカットライン１２に沿って切断すると、引き出し線３４の切断面がガラス基板１１の切断面から露出されるが、引き出し線３４の幅が、引き回し線３１の幅１０μｍ程度よりも大きく、３０〜５５μｍ程度であるので、引き出し線３４の露出部分の汚染等に起因して、当該露出部分が腐食しても、引き出し線３４の露出側から接続パッド３３側への腐食の進行を抑制することができる。このようなことは、図１に示す、残りの引き出し線２９、３８、４８についても同様である。
【００３６】
なお、上記実施形態では、図３（Ｂ）に示すように、引き出し線３４をクロム層またはモリブデン層の単層構造とした場合について説明したが、これに限定されるものではない。例えば、図４に示すように、引き出し線３４をクロム層またはモリブデン層３４ａ、３４ｂの２層構造としてもよい。また、図５に示すように、引き出し線３４をクロム層またはモリブデン層３４ａ、３４ｂおよびＩＴＯ層３４ｃの３層構造としてもよい。このように、引き出し線３４を複数層構造とした場合には、引き出し線３４の露出側から接続パッド３３側への腐食の進行をより一層抑制することができる。
【００３７】
次に、図６はこの発明の他の実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【００３８】
液晶表示装置複数個分に対応する大きさのガラス基板７１は、最終的には一点鎖線で示すカットライン７２に沿って切断されることにより、カットライン７２で囲まれた単体形成領域７３からなる各単体に分断されるようになっている。ガラス基板７１上の各単体形成領域７３の周囲には共通ライン７４が格子状に設けられている。単体形成領域７３において二点鎖線で囲まれた領域は表示領域７５となっている。
【００３９】
表示領域７５には、マトリクス状に配置された複数の画素電極７６と、これらの画素電極７６にそれぞれ接続されたスイッチング素子（アクティブ素子）としての複数の薄膜トランジスタ７７と、行方向に配置され、薄膜トランジスタ７７に走査信号を供給する複数の走査ライン７８と、列方向に配置され、薄膜トランジスタ７７にデータ信号を供給する複数のデータライン７９とが設けられている。
【００４０】
各走査ライン７８の右端部は、ガラス基板７１上において表示領域７５の右側に設けられた引き回し線８１、その右側の点線で示す走査ドライバ搭載領域８２内に設けられた出力側の接続パッド８３およびおよびその右側に設けられた引き出し線８４を介して、その右側の共通ライン７４に接続されている。
【００４１】
各データライン７９の下端部は、ガラス基板７１上において表示領域７５の下側に設けられた引き回し線８５、その下側の点線で示すデータドライバ搭載領域８６内に設けられた出力側の接続パッド８７およびその下側に設けられた引き出し線８８を介して、その下側の共通ライン７４に接続されている。
【００４２】
各ドライバ搭載領域８２、８６内にそれぞれ設けられた入力側の接続パッド８９、９０は、ガラス基板７１上においてデータドライバ搭載領域８６の右下側の各所定の箇所に設けられた外部接続端子９１に引き回し線９２を介して接続されている。各外部接続端子９１は、その下側に設けられた引き出し線９３を介して、その下側の共通ライン７４に接続されている。
【００４３】
次に、図６に示す液晶表示装置の一部の具体的な構造の一例について、図７を参照して説明する。この場合、図７は薄膜トランジスタ７７の部分および各出力側の接続パッド８３、８７の部分の断面図を示す。
【００４４】
まず、薄膜トランジスタ７７の部分について説明する。ガラス基板７１の上面の所定の箇所にはクロムまたはモリブデンからなるゲート電極１０１が設けられている。ゲート電極１０１を含むガラス基板７１の上面には窒化シリコンからなるゲート絶縁膜１０２が設けられている。ゲート電極１０１上におけるゲート絶縁膜１０２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１０３が設けられている。
【００４５】
半導体薄膜１０３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１０４が設けられている。チャネル保護膜１０４の上面両側およびその両側における半導体薄膜１０３の上面にはｎ型アモルファスシリコンからなるコンタクト層１０５、１０６が設けられている。各コンタクト層１０５、１０６の上面にはクロムまたはモリブデンからなるドレイン電極１０７およびソース電極１０８が設けられている。
【００４６】
ドレイン電極１０７およびソース電極１０８等を含むゲート絶縁膜１０２の上面には窒化シリコンからなるオーバーコート膜１０９が設けられている。オーバーコート膜１０９の上面の所定の箇所にはＩＴＯからなる画素電極７６が設けられている。画素電極７６は、オーバーコート膜１０９に設けられたコンタクトホール１１０を介してソース電極１０８に接続されている。
【００４７】
次に、走査ドライバ搭載領域８２内の出力側の接続パッド８３について説明する。接続パッド８３は、ガラス基板７１の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層８３ａと、その上のゲート絶縁膜１０２の上面に設けられたクロムまたはモリブデンからなる第２のパッド層８３ｂと、その上のオーバーコート膜１０９の上面に設けられたＩＴＯからなる第３のパッド層８３ｃとからなっている。
【００４８】
この場合、第２のパッド層８３ｂは、ゲート絶縁膜１０２に設けられたコンタクトホール１１１を介して第１のパッド層８３ａに接続されている。第３のパッド層８３ｃは、オーバーコート膜１０９に設けられたコンタクトホール１１２を介して第２のパッド層８３ｂに接続されている。
【００４９】
次に、データドライバ搭載領域８６内の出力側の接続パッド８７について説明する。接続パッド８７は、ゲート絶縁膜１０２の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層８７ａと、その上のオーバーコート膜１０９の上面に設けられたＩＴＯからなる第２のパッド層８７ｂとからなっている。この場合、第２のパッド層８７ｂは、オーバーコート膜１０９に設けられたコンタクトホール１１３を介して第１のパッド層８７ａに接続されている。
【００５０】
次に、代表として、走査ドライバ搭載領域８２内の出力側の接続パッド８３の部分について、図８（Ａ）、（Ｂ）を参照して説明する。この場合、図８（Ａ）は接続パッド８３の部分の平面図を示し、図８（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。
【００５１】
引き回し線８１は、ガラス基板７１の上面に設けられたクロムまたはモリブデン層からなり、長方形状の接続パッド８３のクロムまたはモリブデンからなる第１のパッド層８３ａの左辺中央部に接続されている。引き出し線８４は、ガラス基板７１の上面に設けられたクロムまたはモリブデン層からなり、第１のパッド層８３ａの右辺部に接続されている。この場合、接続パッド８３（および引き出し線８４）の配列ピッチは６０μｍ程度である。引き回し線８１の幅は１０μｍ程度である。引き出し線８４の幅は３０〜５５μｍ程度である。
【００５２】
そして、図６において、ガラス基板７１をカットライン７２に沿って切断すると、引き出し線８４の切断面がガラス基板７１の切断面から露出されるが、引き出し線８４の幅が、引き回し線８１の幅１０μｍ程度よりも大きく、３０〜５５μｍ程度であるので、引き出し線８４の露出部分の汚染等に起因して、当該露出部分が腐食しても、引き出し線８４の露出側から接続パッド８３側への腐食の進行を抑制することができる。このようなことは、図６に示す、残りの引き出し線８８、９３についても同様である。
【００５３】
なお、上記実施形態では、図８（Ｂ）に示すように、引き出し線８４をクロムまたはモリブデン層の単層構造とした場合について説明したが、これに限定されるものではない。例えば、図９に示すように、引き出し線８４をクロムまたはモリブデン層８４ａ、８４ｂの２層構造としてもよい。このように、引き出し線８４を複数層構造とした場合には、引き出し線８４の露出側から接続パッド８３側への腐食の進行をより一層抑制することができる。
【００５４】
【発明の効果】
以上説明したように、この発明によれば、基板の端面に露出された引き出し線の幅を配線のうちの引き回し線の幅よりも大きくしているので、基板の端面に露出された引き出し線の腐食の進行を抑制することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図２】図１に示す指紋読取装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図３】（Ａ）は図１に示す指紋読取装置のうちのボトムゲートドライバ搭載領域内の出力側の接続パッドの部分の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図４】ボトムゲートドライバ搭載領域内の出力側の接続パッドの部分の他の例の断面図。
【図５】ボトムゲートドライバ搭載領域内の出力側の接続パッドの部分のさらに他の例の断面図。
【図６】この発明の一実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図７】図６に示す液晶表示装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図８】（Ａ）は図６に示す液晶表示装置のうちの走査ドライバ搭載領域内の出力側の接続パッドの部分の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図９】走査ドライバ搭載領域内の出力側の接続パッドの部分の他の例の断面図。
【図１０】（Ａ）は従来の指紋読取装置の問題点を説明するために示す平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【符号の説明】
１１　ガラス基板
１２　カットライン
１３　単体形成領域
１４、１５　共通ライン
１６　薄膜トランジスタ
２１　トップゲートライン
２２　ボトムゲートライン
２３　ドレインライン
２４　ソースライン
２６　引き回し線
２７　トップゲートドライバ搭載領域
２９　引き出し線
３１　引き回し線
３２　ボトムゲートドライバ搭載領域
３３　出力側の接続パッド
３４　引き出し線
３５　引き回し線
３６　ドレインドライバ搭載領域
３７　出力側の接続パッド
３８　引き出し線
４１、４２、４３　入力側の接続パッド
４４　外部接続端子
４６　共通引き回し線
４８　引き出し線

Claims

基板上に、該基板上にマトリクス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、該配線から引き出された引き出し線の端面が前記基板の端面から露出されているアクティブ基板の配線構造において、前記引き出し線の幅は前記配線の幅よりも大きくなっていることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記引き出し線の幅は３０〜５５μｍ程度であることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるゲートラインであることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるソースラインであることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッドに接続されていることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記引き出し線はクロムまたはモリブデンにより形成されていることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記引き出し線は単層構造であることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記引き出し線は複数層構造であることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記アクティブ素子は光電変換素子としての薄膜トランジスタであることを特徴とするアクティブ基板の配線構造。
請求項１に記載の発明において、前記アクティブ素子はスイッチング素子としての薄膜トランジスタであることを特徴とするアクティブ基板の配線構造。