KR20010055970A - 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 - Google Patents

Abstract

두 고립 게이트 전극이 게이트 절연막으로 덮여 있고, 그 위에는 반도체 패턴과 저항성 접촉층 패턴이 형성되어 있다. 저항성 접촉층 패턴 위에 형성되어 있으며 데이터 패드로부터 연장된 데이터선 연장부는 두 고립 게이트 전극 상부의 반도체 패턴을 중심으로 세 부분으로 나뉘어 두 개의 방전용 박막 트랜지스터의 신호 전극을 이루고 있다. 방전용 가로 배선은 해당 신호 전극과 연결되어 있고, 고립 게이트 전극과 해당하는 신호 전극 중 하나는 보호막과 게이트 절연막에 뚫린 접촉 구멍을 통하여 도전 패턴으로 연결되어 있어 두 방전용 박막 트랜지스터는 백-투-백(back-to-back)으로 연결된 다이오드로서 기능한다. 이와 같은 구조의 박막 트랜지스터 기판은 제조 공정 시 발생하는 정전기를 효과적으로 방전시키며 어레이 검사를 용이하게 실시할 수 있다.

Description

정전기 방전 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{a thin film transistor array panel for a liquid crystal display having an electrostatic protection structure and a manufacturing method thereof}

본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 화소 불량 및 단락 또는 단선 불량을 검사하기 위한 검사용 배선을 가지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 기판, 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

이러한 액정 표시 장치는 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적인데, 박막 트랜지스터는 두 기판 중 하나에 형성된다.

박막 트랜지스터가 형성되는 기판에는 다수의 게이트선 및 데이터선이 행과 열 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 제어하여 화소 전극으로 내보낸다. 화소와 화소를 둘러싸는 배선들의 집합으로 이루어진 표시 영역의 밖에는 게이트선과 데이터선에 각각 연결되어 있는 다수의 게이트 패드 및 데이터 패드가 형성되어 있으며, 이 패드들은 외부와 직접 연결되어 외부로부터 주사 신호및 화상 신호를 해당하는 신호선으로 전달한다.

이러한 박막 트랜지스터 기판은 다수의 박막을 증착하고 패터닝하는 과정에서 발생하는 정전기에 노출되기 쉬우며, 이러한 정전기로 인하여 박막 트랜지스터의 특성이 저하되거나 박막 트랜지스터가 파괴될 수도 있다. 이를 방지하기 위해 방전용 배선(shorting bar)을 이용하여 각각의 신호선 등을 서로 연결하여 정전기를 방전시키는 방법이 적용되고 있다.

한편, 이러한 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정이 완료된 후에는 기판 내의 화소 불량이나 단락 또는 단선 불량을 검사하기 위한 어레이(array) 검사를 실시하는데, 어레이 검사를 실시하기 전에 방전용 배선을 통해 연결된 게이트선 및 데이터선을 전기적으로 서로 분리할 필요가 있다.

본 발명이 이루고자 하는 기술적 과제는 정전기를 효과적으로 방전하면서도 어레이 검사가 용이한 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 전체 구조를 간략히 도시한 도면이고,

도 2는 도 1에서 화소 영역(P) 및 패드 부근의 구조를 확대하여 도시한 배치도이고,

도 3 및 도 4는 도 1에서 각각 Ⅲ 및 Ⅳ 부분을 확대하여 상세하게 도시한 배치도이고,

도 5, 도 6 및 도 7은 각각 도 2, 도 3 및 도 4에서 Ⅴ-Ⅴ, Ⅵ-Ⅵ 및 Ⅶ-Ⅶ 선을 따라 절단한 단면도이고,

도 8은 도 4의 Q 부분에 대한 등가 회로도이고,

도 9는 화소 전극이 형성되기 전 단계의 데이터 패드부 위쪽을 나타낸 도 15a의 R 부분에 대한 등가 회로도이고,

도 10a 및 도 11a는 각각 본 발명의 실시예에 따라 제조하는 첫 단계에서의 배치도이고,

도 10b 및 도 11b는 각각 도 10a 및 도 11a에서 Ⅹb-Ⅹb 및 XIb-XIb 선을 따라 절단한 단면도이고,

도 12a 및 도 13a는 각각 도 10a 및 도 11a 다음 단계에서의 배치도이고,

도 12b, 도 12c, 도 12d, 도 12e, 도 12f는 도 12a에서 XⅡ-XⅡ 선을 따라 절단한 단면도로서 10b 다음 단계들을 공정 순서에 따라 도시한 것이고,

도 13b, 도 13c, 도 13d, 도 13e, 도 13f는 도 13a에서 XⅢ-XⅢ 선을 따라 절단한 단면도로서 11b 다음 단계들을 공정 순서에 따라 도시한 것이고,

도 14a 및 도 15a는 각각 도 12a 및 도 13a 다음 단계에서의 배치도이고,

도 14b 및 도 15b는 각각 도 14a 및 도 15a에서 XⅣb-XⅣb 및 XⅤb-XⅤb 선을 따라 절단한 단면도이고,

도 16은 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 화소 영역 및 패드 부근의 구조를 확대하여 도시한 배치도이고,

도 17은 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부 왼쪽의 구조를 확대하여 도시한 배치도이며,

도 18은 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 데이터 패드부 위쪽의 구조를 확대하여 도시한 배치도이고,

도 19, 도 20 및 도 21은 각각 도 16, 도 17 및 도 18에서 XⅨ-XⅨ, XX-XX, XXI-XXI 선을 따라 절단한 단면도이다.

이러한 과제를 이루기 위한 본 발명에서는 데이터 패드와 방전용 배선이 고립된 두 게이트 전극과 그 상부의 반도체 패턴, 반도체 패턴을 중심으로 양쪽으로 분리되어 있는 도전체로 이루어진 두 방전용 박막 트랜지스터로 연결되어 있다.

본 발명에 따르면, 절연 기판 상부에 주사 신호를 전달하는 다수의 게이트선, 게이트선에 연결되어 있는 제1 게이트 전극, 게이트선에 연결되어 외부로부터주사 신호를 전달받는 게이트 패드를 포함하는 게이트 배선이 형성되어 있다. 기판 위에는 또한 게이트 배선과 분리되어 있는 다수의 데이터선 검사 신호선과 다수의 제2 및 제3 게이트 전극이 형성되어 있다. 게이트 배선과 데이터선 검사 신호선, 제2 및 제3 게이트 전극은 게이트 절연막으로 덮여 있다. 제1 내지 제3 게이트 전극 위의 게이트 절연막 위에는 제1 내지 제3 반도체 패턴이 형성되어 있고, 제1 내지 제3 반도체 패턴 위에는 각각 서로 분리된 제1 및 제2 부분으로 나누어진 제1 내지 제3 저항성 접촉층 패턴이 형성되어 있다. 게이트 절연막 위에는 또한 데이터 배선, 다수의 게이트선 검사 신호선 및 제1 방전용 배선이 형성되어 있다. 데이터 배선은 다수의 데이터선, 데이터선에 연결되어 있으며 제1 저항성 접촉층 패턴의 제1 부분 위에 형성되어 있는 소스 전극, 게이트 전극을 중심으로 소스 전극과 마주하며 제1 저항성 접촉층 패턴의 제2 부분 위에 형성되어 있는 드레인 전극, 데이터선에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드를 포함한다. 데이터 패드와 제1 방전용 배선 사이에는 데이터 패드와 제2 저항성 접촉층 패턴의 제1 부분에 연결되어 있는 제1 도전체, 제2 저항성 접촉층 패턴의 제2 부분과 제3 저항성 접촉층 패턴의 제1 부분에 연결되어 있는 제2 도전체, 제3 저항성 접촉층 패턴의 제2 부분과 제1 방전용 배선에 연결되어 있는 제3 도전체가 형성되어 있다. 게이트선 검사 신호선 및 데이터선 검사 신호선은 각각 게이트선 및 데이터선과 연결되어 있다.

본 발명에서는, 데이터 패드와 제1 방전용 배선이 제2 및 제3 게이트 전극과 제2 및 제3 반도체 패턴, 제1 내지 제3 도전체로 이루어진 두 개의 방전용 박막 트랜지스터로 연결되어 있다. 이러한 구조에서 높은 전압의 정전기가 배선으로 유입되면 두 방전용 박막 트랜지스터가 턴-온되어 정전기가 제1 방전용 배선 및 각 배선으로 퍼져 나간다.

여기에서, 제2 및 제3 게이트 전극은 제1 도전체 및 제1 방전용 배선과 각각 서로 연결되어 있을 수 있으며, 이 경우 두 방전용 박막 트랜지스터는 백-투-백(back-to-back)으로 연결된 순방향의 다이오드와 역방향의 다이오드로 된다. 여기서 정전기가 배선으로 유입되면 정전기는 다이오드의 역방향 항복 전압 이상의 전압을 가지고 있으므로 정전기가 두 다이오드에 모두 도통되어 데이터선으로 퍼져 나가게 된다. 한편, 검사용 신호 등과 같이 순방향 문턱 전압 또는 역방향 항복 전압보다 작은 크기의 신호가 인가되면 신호가 제1 방전용 배선으로 전달되지 않는다. 이로써, 데이터선과 제1 방전용 배선이 전기적으로 분리되어 검사용 신호가 데이터선에만 인가되므로 어레이 검사가 가능하다.

기판 위에는 또한 제2 방전용 배선이 형성될 수 있고 이때 게이트 패드와 제2 방전용 배선은 연결되어 정전기가 제2 방전용 배선을 거쳐 게이트선으로도 전달되어 방전될 수도 있다. 그러나, 어레이 검사 시에는 제2 방전용 배선과 게이트선이 전기적으로 분리되어 있어야 하므로 이 둘 간의 연결을 끊어주어야 한다.

본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는, 먼저 절연 기판 위에 게이트선 연장부를 포함하는 게이트 배선과 다수의 데이터선 검사 신호선, 다수의 제1 및 제2 고립 게이트 전극을 형성한다. 그 위에 게이트 절연막, 반도체층, 저항성 접촉층 및 제1 도전체층을 연속하여 증착한다. 이어, 제1 도전체층,저항성 접촉층, 반도체층을 패터닝하여 데이터선 연장부를 포함하는 데이터 배선, 다수의 게이트선 검사 신호선, 데이터선 연장부에 연결되어 있는 제1 방전용 배선, 그 하부의 저항성 접촉층 패턴 및 반도체 패턴을 형성한다. 이어, 보호막을 증착하고 패터닝하여 드레인 전극과 게이트선 연장부, 데이터선 연장부, 게이트선 검사 신호선, 데이터선 검사 신호선, 게이트 패드, 데이터 패드를 각각 드러내는 제1 내지 제7 접촉 구멍을 형성한다. 이어, 제2 도전체층을 증착하고 패터닝하여 제1 접촉 구멍을 통하여 드레인 전극을 덮는 화소 전극, 제2 및 제4 접촉 구멍을 통하여 게이트선 연장부 및 게이트선 검사 신호선을 덮는 제1 도전 패턴, 제3 및 제5 접촉 구멍을 통하여 데이터선 연장부 및 데이터선 검사 신호선을 덮는 제2 도전 패턴을 형성한다. 여기에서, 데이터선 연장부 및 저항성 접촉층 패턴은 각각 제1 및 제2 고립 게이트 전극을 중심으로 제1 내지 제3 부분으로 나뉘어 있고 제1 부분과 제2 부분 사이 및 제2 부분과 제3 부분 사이, 소스 전극과 드레인 전극 사이의 반도체 패턴은 보호막으로 덮여 있다.

보호막을 패터닝할 때 제1 및 제2 고립 게이트 전극과 데이터선 연장부의 제1 부분, 제1 방전용 배선을 각각 드러내는 제8 내지 제11 접촉 구멍을 형성할 수 있다. 이어, 화소 전극을 형성할 때 제8 및 제10 접촉 구멍을 통해 제1 고립 게이트 전극과 데이터선 연장부의 제1 부분을 연결하는 제3 도전 패턴과 제9 및 제11 접촉 구멍을 통해 제2 고립 게이트 전극과 제1 방전용 배선을 연결하는 제4 도전 패턴을 형성하는 것이 바람직하다.

한편, 화소 전극을 형성할 때 제2 및 제3 접촉 구멍을 통하여 게이트 패드및 데이터 패드를 각각 덮는 제5 및 제6 도전 패턴을 형성할 수도 있다.

이러한 박막 트랜지스터 기판에서 게이트선 검사 신호선과 데이터선 검사 신호선에 각각 검사 신호를 인가하여 어레이 검사를 실시할 수 있다.

한편, 게이트선 연장부와 연결되어 있는 제2 방전용 배선을 형성하고 게이트선 연장부를 드러내는 개구부를 보호막 및 게이트 절연막에 형성할 수도 있는데, 이때는 개구부를 통해 드러난 게이트선 연장부를 식각하는 것이 바람직하다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

먼저, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 개략적으로 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 전체 구조를 간략히 나타낸 도면이다.

우선, 표시 영역(D)에는 다수의 게이트선(200)이 가로 방향으로 형성되어 있고 게이트선(200)과 절연되어 교차하는 다수의 데이터선(600)이 세로 방향으로 형성되어 있다. 다수의 게이트선(200)과 데이터선(600)은 서로 교차하여 다수의 화소 영역(P)들을 정의하며, 각각의 화소 영역(P)에는 박막 트랜지스터(TFT) 및 화소 전극(PE)이 형성되어 있다. 박막 트랜지스터(TFT)는 게이트선(200)으로부터 주사 신호를 인가 받아 데이터선(600)으로부터 화소 전극(PE)으로 전달되는 화상 신호를 제어하는 역할을 하며, 화소 전극(PE)은 반대쪽 기판의 공통 전극(도시하지 않음)과 함께 둘 사이의 액정 분자들을 재배열시킨다.

표시 영역(D)의 밖에는 게이트선(200) 및 데이터선(600)의 패드들과 정전기 방전용 소자 및 배선, 그리고 불량 검사용 배선들이 형성되어 있으며 이에 대해 상세히 설명한다.

먼저, 각각의 게이트선(200)에 연결되어 외부로부터 주사 신호를 게이트선(200)에 전달하는 게이트 패드(230) 및 각 게이트 패드(230)로부터 게이트선(200) 반대쪽으로 연장된 게이트선 연장부(240)가 형성되어 있다. 세로 방향으로는 방전용 세로 배선(250)이 형성되어 있으며, 게이트선 연장부(240)의 일부가 끊어져 있어 방전용 세로 배선(250)과 게이트선(200)은 전기적으로 분리되어 있다. 이와는 달리 방전용 세로 배선(250)은 생략할 수도 있다.

또한, 각각의 데이터선(600)에 연결되어 외부로부터의 화상 신호를 데이터선(600)에 전달하는 데이터 패드(630) 및 데이터 패드(630)로부터 데이터선(600) 반대쪽으로 연장된 데이터선 연장부(640)가 형성되어 있다. 가로 방향으로는 방전용 가로 배선(650)이 형성되어 있으며, 방전용 가로 배선(650)과 데이터 패드(630)는 방전용 소자(E)로 연결되어 있다.

표시 영역(D)의 밖에는 또한 게이트선 연장부(240)와 교차하는 제1 및 제2 게이트선 검사 신호선(660, 670)과 데이터선 연장부(640)와 교차하는 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)이 형성되어 있다. 제1 및 제2 게이트선 검사 신호선(660, 670)은 각각 게이트선 연장부(240)를 통하여 홀수 번째 및 짝수 번째 게이트선(200)과 연결되어 있으며, 제1 내지 제3 데이터선 검사 신호선(260,270, 280)은 각각 데이터선 연장부(640)를 통하여 (3n-2)번째, (3n-1)번째, 3n 번째(n은 자연수) 데이터선(600)과 연결되어 있다.

또한, 방전용 세로 배선(250)과 방전용 가로 배선(650)은 서로 연결되어 있다.

이와 같은 박막 트랜지스터 기판에서 발생한 높은 전압의 정전기는 방전용 소자(E), 방전용 가로 배선(650) 및 방전용 세로 배선(250)을 통하여 각 배선들로 분산된다.

이러한 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판에서 어레이 검사를 실시할 때에는, 홀수 번째 게이트선(200)이 연결되어 있는 제1 게이트선 검사 신호선(660)과 짝수 번째 게이트선(200)이 연결되어 있는 제2 게이트선 검사 신호선(670)에 각각 다른 신호를 인가하고, 데이터선(600)에 대해서는 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)을 이용하여 세 개의 그룹으로 나누어 각각 R, G, B 신호를 인가하여 기판 내 화소 불량이나 게이트선(200)과 데이터선(600)의 단락 또는 단선을 검사하게 된다. 이때, 검사용 신호가 인가되면 게이트선 연장부(240)의 일부가 끊어져 있어 신호가 통과하지 못하며, 사용되는 전류의 크기가 작기 때문에 방전용 소자(E)로도 신호가 통과하지 못한다. 따라서, 어레이 검사에 사용되는 신호는 해당하는 신호선에만 전달되므로 방전용 배선(250, 650)을 절단하지 않고도 어레이 검사를 할 수 있다.

그러면, 도 1에 도시한 액정 표시 장치용 박막 트랜지스터 기판의 구조 및 제조 방법에 대하여 상세하게 설명하기로 한다.

먼저, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 도 1 내지 도 7을 참조하여 더욱 상세히 설명한다.

도 2는 도 1에서 화소 영역(P) 및 패드 부근의 구조를 확대하여 도시한 배치도이고, 도 3 및 도 4는 도 1에서 각각 Ⅲ 및 Ⅳ 부분을 확대하여 상세하게 도시한 배치도이며, 도 5, 도 6 및 도 7은 각각 도 2, 도 3 및 도 4에서 Ⅴ-Ⅴ, Ⅵ-Ⅵ 및 Ⅶ-Ⅶ 선을 따라 절단한 단면도이다.

도 1 내지 도 7에서와 같이, 투명한 절연 기판(100) 위에 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 게이트 배선(200, 210, 230, 240)과 다수의 유지 전극(220), 방전용 세로 배선(250), 제1 내지 제3 데이터선 검사 신호선(260, 270, 280), 다수의 제1 및 제2 고립 게이트 전극(211, 212)이 형성되어 있다.

게이트 배선은 가로 방향으로 뻗어 있는 다수의 게이트선(200), 게이트선(200)의 분지인 게이트 전극(210), 게이트선(200)에 연결되어 있는 게이트 패드(230), 게이트 패드(230)에 연결되어 있는 게이트선 연장부(240)를 포함한다. 여기서, 게이트선 연장부(240)의 일부분은 끊어져 있다.

방전용 세로 배선(250)은 게이트선 연장부(240) 왼쪽에 세로 방향으로 뻗어 있고 게이트선 연장부(240)와 연결되어 있으며, 앞서 설명한 것처럼 생략할 수도 있다. 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)은 게이트선(200) 위쪽에 위치하며 가로 방향으로 뻗어 있다. 제1 및 제2 고립 게이트 전극(211, 212)은 가장 위쪽에 위치한 제1 데이터선 검사 신호선(260) 위쪽에 위치하며 세로 방향으로 일렬로 배열되어 있다.

유지 전극(220)은 게이트선(200) 사이에 위치하며 게이트선(200)과 평행하게 화소 영역(P)을 가로지른다. 유지 전극(220)은 후술할 화소 전극(830)과 연결된 유지 축전기용 도전 패턴(680)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(830)과 게이트선(200)의 중첩으로 형성되는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.

게이트 배선(200, 210, 230, 240)과 제1 및 제2 고립 게이트 전극(211, 212), 유지 전극(220), 방전용 세로 배선(250), 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)은 질화 규소 또는 산화 규소 따위로 이루어진 게이트 절연막(300)으로 덮여 있다.

게이트 절연막(300) 상부에는 비정질 규소 따위의 반도체로 이루어진 반도체 패턴(410, 411, 412, 413, 416, 417, 418)이 형성되어 있으며, 반도체 패턴(410, 411, 412, 413, 416, 417, 418) 상부에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층 패턴(510, 511, 512, 516, 517, 518, 520)이 형성되어 있다.

저항성 접촉층 패턴(510, 511, 512, 516, 517, 518, 520) 상부에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(600, 610, 620, 630, 640), 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680)이 형성되어 있다.

데이터 배선은 세로 방향으로 뻗어 있는 다수의 데이터선(600), 데이터선(600)의 분지인 소스 전극(610), 게이트 전극(210)을 중심으로 소스 전극(610)과 마주하는 드레인 전극(620), 데이터선(600)에 연결되어 외부로부터 화상 신호를 인가 받아 데이터선(600)에 전달하는 데이터 패드(630), 데이터 패드(630)에 연결되며 데이터선(600)의 반대 방향으로 뻗어 있는 데이터선 연장부(640)를 포함한다.

데이터선 연장부(640)는 제1 데이터선 검사 신호선(260) 위쪽에서 제1 및 제2 고립 게이트 전극(211, 212) 상부의 반도체 패턴(412, 413)을 중심으로 세 부분으로 나뉘며, 반도체 패턴(412, 413)을 채널층으로 하는 두 방전용 박막 트랜지스터의 신호 전극(611, 612, 621, 622)을 이룬다. 여기에서 반도체 패턴(412) 양쪽의 신호 전극을 제1 방전용 소스 전극(611) 및 드레인 전극(621)이라 하고, 반도체 패턴(413) 양쪽의 신호 전극을 제2 방전용 소스 전극(612) 및 드레인 전극(622)이라 하며, 제1 방전용 드레인 전극(621)과 제2 방전용 소스 전극(612)은 연결되어 있다.

방전용 가로 배선(650)은 다수의 제2 방전용 소스 전극(612)과 연결되어 가로 방향으로 뻗어 있으며, 제1 및 제2 게이트선 검사 신호선(660, 670)은 게이트 패드(230)와 방전용 세로 배선(250) 사이에 세로 방향으로 뻗어 있고 게이트선 연장부(240)와 교차하고 있다.

유지 축전기용 도전 패턴(680)은 유지 전극(220) 상부에 형성되어 있으며, 유지 전극(220)을 형성하지 않을 경우 유지 축전기용 도전 패턴(680) 또한 형성하지 않는다.

저항성 접촉층 패턴(510, 511, 512, 516, 517, 518, 520)은 상부의 데이터 배선(600, 610, 620, 630, 640) 및 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680)과 동일한 형태를 가진다.

한편, 반도체 패턴(410, 416, 417, 418)은 저항성 접촉층 패턴(510, 516, 517, 518) 및 그 상부의 배선(600, 640, 650, 660, 670, 680)과 동일한 형태를 가지나, 반도체 패턴(411)은 소스 전극(610) 및 드레인 전극(620) 하부의 반도체 패턴(410)과 연결되어 있으며, 제1 및 제2 방전용 반도체 패턴(412, 413)은 제1 방전용 소스 전극(611)과 제2 방전용 소스 전극(612) 하부의 반도체 패턴(410)과 연결되어 있다.

데이터 배선(600, 610, 620, 630, 640) 및 반도체 패턴(411), 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680), 제1 및 제2 방전용 반도체 패턴(412, 413), 게이트 절연막(300)의 상부에는 보호막(700)이 형성되어 있다.

보호막(700)은 게이트 절연막(300)과 함께 게이트 패드(230)를 드러내는 접촉 구멍(711)을 가지고 있을 뿐만 아니라, 데이터 패드(630)를 드러내는 접촉 구멍(712)을 가지고 있다. 또한, 보호막(700)은 게이트 절연막(300)과 함께 게이트선 연장부(240)를 드러내는 개구부(710)를 가지고 있는데, 개구부(710)는 게이트선 연장부(240)가 끊어진 부분 위에 위치하고 있다. 이 개구부(710)는 없을 수도 있다. 보호막(700)은 드레인 전극(620)을 드러내는 접촉 구멍(763)을 가지고 있고, 제1 및 제2 게이트선 검사 신호선(660, 670)을 드러내는 접촉 구멍(720) 및 데이터선 연장부(640)를 드러내는 접촉 구멍(780)을 가지고 있으며, 게이트 절연막(300)과 함께 게이트선 연장부(240)를 드러내는 접촉 구멍(730)과 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)을 드러내는 접촉 구멍(790)을 가지고 있다. 또한, 보호막(700)은 데이터선 연장부(640)를 드러내는 접촉 구멍(760)과 방전용 가로 배선(650)을 드러내는 접촉 구멍(740)을 가지고 있으며, 게이트 절연막(300)과 함께 제1 및 제2 고립 게이트 전극(211, 212)을 각각 드러내는 접촉 구멍(770, 750)을 가지고 있다.

보호막(700)은 또한 방전용 가로 배선(650)을 드러내는 접촉 구멍(도시하지 않음)을 가지며, 게이트 절연막(300)과 함께 방전용 세로 배선(250)을 드러내는 접촉 구멍(도시하지 않음)을 가지고 있다.

보호막(700) 상부에는 ITO 따위의 투명한 도전 물질 또는 통상의 도전 물질로 이루어진 화소 전극(830), 보조 게이트 패드(810), 보조 데이터 패드(820), 도전 패턴(840, 841, 842, 850, 851, 860, 861)이 형성되어 있다. 보호막(700) 위에는 또한 방전용 가로 배선(650)과 방전용 세로 배선(250)을 접촉 구멍을 통하여 연결하는 도전 패턴(도시하지 않음)이 형성되어 있다.

화소 전극(830)은 화소 영역(P)에 형성되어 있으며, 접촉 구멍(763)을 통하여 드레인 전극(620)과 연결되어 있고 접촉 구멍(761. 762)을 통하여 유지 축전기용 도전 패턴(680)과 연결되어 있다.

보조 게이트 패드(810)와 보조 데이터 패드(820)는 접촉 구멍(711, 712)을통해 게이트 패드(230) 및 데이터 패드(630)와 각각 연결되어 있으며, 이들은 패드(230, 630)와 외부 회로 장치와의 접착성을 보완하고 패드(230, 630)를 보호하는 역할을 하는 것으로 필수적인 것은 아니다.

도전 패턴(851, 850)은 접촉 구멍(720, 730)을 통하여 홀수 번째 및 짝수 번째 게이트선 연장부(240)와 제1 및 제2 게이트선 검사 신호선(660, 670)을 각각 연결한다. 또한, 도전 패턴(840, 841, 842)은 접촉 구멍(780, 790)을 통하여 (3n-2), (3n-1), 3n 번째 데이터선 연장부(640)와 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)을 각각 연결한다.

도전 패턴(861)은 접촉 구멍(760, 770)을 통하여 제1 고립 게이트 전극(211)과 제1 방전용 소스 전극(611)을 연결하며, 도전 패턴(860)은 접촉 구멍(740, 750)을 통하여 제2 고립 게이트 전극(212)과 제2 방전용 드레인 전극(622)을 연결한다.

여기에서 고립 게이트 전극(211, 212)과 그 위의 게이트 절연막(300), 반도체 패턴(412, 413), 방전용 소스 전극(611, 612) 및 방전용 드레인 전극(621, 622)은 방전용 소자, 즉 방전용 박막 트랜지스터를 이룬다. 그런데, 도전 패턴(860, 861)을 통하여 고립 게이트 전극(211, 212)과 소스 전극(611) 및 드레인 전극(622)이 각각 전기적으로 연결되기 때문에 이 박막 트랜지스터는 다이오드로서 기능한다.

도 8에는 도 4의 Q 부분에 해당하는 등가 회로도가 도시되어 있다.

도 8에서와 같이, 제1 및 제2 방전용 다이오드(d1, d2)의 게이트 단자(G1, G2)는 소스 단자(S1) 및 드레인 단자(D2)에 각각 연결되어 있고, 제1 다이오드(d1)의 드레인 단자(D1)와 제2 다이오드(d2)의 소스 단자(S2)가 연결되어 백-투-백(back-to-back) 구조를 이루고 있다. 즉, 데이터선(600)으로부터 방전용 가로 배선(650) 쪽으로 향하는 양의 전류에 대해서 제1 방전용 다이오드(d1)의 방향은 순방향이 되고, 제2 방전용 다이오드(d2)의 방향은 역방향이 되며 그 반대 방향의 전류에 대해서는 제2 방전용 다이오드(d2)는 순방향, 제1 방전용 다이오드(d1)는 역방향이 된다.

여기에서, 게이트 단자(G1, G2)는 고립 게이트 전극(211, 212), 소스 단자(S1, S2)는 소스 전극(611, 612), 드레인 단자(D1, D2)는 드레인 전극(621, 622)에 각각 해당한다.

그런데, 통상의 정전기는 방전용 다이오드(d1, d2)의 역방향 항복 전압 이상의 전압을 가지고 있으므로 정전기 발생 시 두 다이오드(d1, d2)가 모두 도통되어 정전기가 모든 데이터선(600)으로 분산된다. 그러나, 어레이 검사 시 제1 내지 제3 데이터선 검사 신호선(260, 270, 280)에 인가되는 신호의 전압은 방전용 다이오드(d1, d2)의 순방향 문턱 전압 또는 역방향 항복 전압보다 작으므로 검사 신호는 방전용 가로 배선(650) 쪽으로 전달되지 못하고 해당 데이터선(600)에만 인가된다.

한편, 이 박막 트랜지스터 기판에서 도전 패턴(840, 841, 842, 850, 851, 860, 861)이 형성되기 전까지는 방전용 박막 트랜지스터는 다이오드가 아니라 통상의 삼단자 단극성(unipolar) 트랜지스터로서 기능한다. 이때의 등가 회로를 도 9에 도시하였다.

도 9에서 보면, 게이트 단자(G1, G2)와 소스 및 드레인 단자(S1, D1; S2, D2) 사이에 방전용 축전기(C1, C2, C3, C4)가 연결되어 있는 것으로 나타나 있다. 이때 방전용 축전기(C1, C2)는 도 4에서 제1 고립 게이트 전극(211)과 제1 방전용 소스 전극(611) 및 드레인 전극(621)이 게이트 절연막(300)을 사이에 두고 중첩되어 이루는 것이며, 방전용 축전기(C3, C4)는 제2 고립 게이트 전극(212)과 제2 방전용 소스 전극(612) 및 드레인 전극(622)이 게이트 절연막(300)을 사이에 두고 중첩되어 이루는 것이다.

이때, 정전기가 발생하면 축전기 C1과 C2의 커플링 및 축전기 C3과 C4의 커플링에 의해서 게이트 단자(G1, G2)의 전위가 변하여 제1 및 제2 방전용 박막 트랜지스터(d1-TFT, d2-TFT)가 턴-온되므로 방전용 가로 배선(650) 및 데이터선(600)으로 정전기가 퍼져 나간다.

그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 10a 내지 도 15b, 앞서의 도 3, 도 4, 도 6 및 도 7을 참조하여 상세히 설명한다. 표시 영역(D)을 이루는 요소는 도 2 및 도 5를 참조하여 함께 설명한다.

먼저, 도 10a 및 도 11a, 도 10b 및 도 11b에서와 같이 절연 기판(100) 상부에 게이트 배선용 도전체층을 증착하고, 제1 사진 식각 공정을 이용하여 게이트 배선(200, 210, 230, 240), 유지 전극(220), 방전용 세로 배선(250), 제1 내지 제3 데이터선 검사 신호선(260, 270, 280), 제1 및 제2 고립 게이트 전극(211, 212)을 형성한다. 방전용 세로 배선(250)은 게이트선 연장부(240)와 끊어져 있거나 생략될 수도 있다.

이어, 도 12b 및 도 13b에서와 같이 게이트 절연막(300), 반도체층(400) 및 저항성 접촉층(500)을 CVD(chemical vapor deposition)로 연속하여 증착하고, 이어 데이터 배선용 도전체층(601)을 스퍼터링 따위의 방법으로 증착한 다음, 제2 사진 식각 공정을 이용하여 데이터 배선(600, 610, 620, 630, 640) 및 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680)을 형성한다. 이 과정을 다음에서 상세하게 설명한다.

도전체층(601) 상부에 감광막을 도포한 후, 마스크를 이용하여 위치에 따라 두께를 달리 하는 감광막 패턴(112, 114)을 형성한다. 이때 사용되는 마스크는 위치에 따라 빛의 투과율이 다른 특성을 지닌다. 감광막 패턴(112, 114) 중에서 박막 트랜지스터와 제1 및 제2 방전용 박막 트랜지스터의 소스 전극(610, 611, 612)과 드레인 전극(620, 621, 622) 사이에 위치한 부분(C)의 감광막 패턴(114)은 데이터 배선부(A), 즉 데이터 배선(600, 610, 620, 630, 640)이나 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680)이 형성될 부분에 위치한 부분(112)보다 두께를 얇게 하며, 기타 부분(B)의 감광막은 모두 제거하거나 다른 부분보다 두께를 얇게 한다.

이어, 도 12c 및 도 13c에서와 같이 기타 부분(B)의 노출되어 있는 도전체층(601)을 제거하여 그 하부의 저항성 접촉층(500)을 노출시킨다. 만일 기타 부분(B)에 얇은 감광막이 남아 있다면 이를 먼저 제거한다. 이렇게 하면, C 부분의 소스/드레인용 도전체 패턴(도시하지 않음)과 방전용 소스/드레인용 도전체패턴(602) 및 데이터 배선부(A)의 도전체 패턴(603)만이 남고 기타 부분(B)의 도전체층(601)은 모두 제거되어 그 하부의 저항성 접촉층(500)이 드러난다. 이때, 도전체 패턴(603)은 소스 전극(610, 611, 612) 및 드레인 전극(620, 621, 622)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(600, 610, 620, 630, 640) 및 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680)의 형태와 동일하다.

이어, 도 12d 및 도 13d에서와 같이 기타 부분(B)의 노출된 저항성 접촉층(500) 및 그 하부의 반도체층(400)을 식각하여 저항성 접촉층 패턴(502, 503)과 그 하부의 반도체 패턴(402, 403)을 형성한다. 이때, 기타 부분(B)의 저항성 접촉층(500) 및 반도체층(400)이 완전히 제거되어 그 하부의 게이트 절연막(300)이 드러날 수도 있지만, 반도체층(400)이 약간 남아 있을 수도 있다. 한편, C 부분의 감광막 패턴(114)은 남아 있을 수도 있고 그렇지 않을 수도 있지만, 데이터 배선부(A)의 감광막 패턴(112)은 남아 있어야 한다. C 부분의 감광막 패턴(114)이 남아 있는 경우에는 애싱(ashing) 따위를 통하여 제거한다. 이때, 데이터 배선부(A)의 감광막 패턴(112)은 어느 정도 두께가 줄지만 제거되지는 않는다. 이렇게 하면, 소스/드레인용 도전체 패턴과 제1 및 제2 방전용 소스/드레인용 도전체 패턴(602)이 드러난다.

이어, 도 12e 및 도 13e에서와 같이 C 부분의 소스/드레인용 도전체 패턴과 방전용 소스/드레인용 도전체 패턴(602) 및 그 하부의 저항성 접촉층 패턴과 방전용 저항성 접촉층 패턴(502)을 식각하여 제거한다. 이때, 반도체 패턴(402)의 일부가 제거되어 두께가 얇아질 수도 있으며 감광막 제2 부분(112)의 두께도 어느 정도 식각될 수도 있다. 또한, 기타 부분(B)에 반도체층(400)이 남아 있다면 이때 제거되어야 한다. 이렇게 하여, 소스/드레인용 도전체 패턴 및 저항성 접촉층 패턴이 분리되며, 방전용 소스/드레인용 도전체 패턴(602) 및 저항성 접촉층 패턴(502)이 분리된다.

이와 같이, 데이터 배선(600, 610, 620, 630, 640) 및 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680)을 완성한 후, 도 12a, 도 12f, 도 13a 및 도 13f에서와 같이 데이터 배선부(A)에 남아 있는 감광막(112)을 제거한다.

이어, 도 14a 및 도 15a, 도 14b 및 도 15b에서와 같이 보호막(700)을 증착하고 제3 사진 식각 공정을 이용하여 개구부(710)와 접촉 구멍(711, 712, 763, 761, 762, 720, 730, 740, 750, 760, 770, 780, 790)을 형성한다. 방전용 세로 배선(250)이 없거나 게이트선 연장부(240)가 이미 끊어져 있는 경우에는 개구부(710)는 형성하지 않을 수 있다.

이어, 도 3, 도 4, 도 6 및 도 7에서와 같이 도전 물질을 증착하고 제4 사진 식각 공정을 이용하여 화소 전극(830), 보조 게이트 패드(810), 보조 데이터 패드(820) 및 도전 패턴(840, 841, 842, 850, 851, 860, 861)을 형성한다.

마지막으로, 개구부(710)를 통해 드러난 게이트선 연장부(240)를 제거한다.

이와 같이 네 번의 사진 식각 공정을 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하기도 하지만, 다섯 번의 사진 식각 공정을 이용하여 제조할수도 있다.

그러면, 다섯 번의 사진 식각 공정을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 도 16 내지 도 21을 참조하여 본 발명의 제2 실시예로 설명한다.

도 16은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 화소 영역 및 패드 부근의 구조를 확대하여 도시한 배치도이고, 도 17은 게이트 패드부 왼쪽의 구조를 확대하여 도시한 배치도이며, 도 18은 데이터 패드부 위쪽의 구조를 확대하여 도시한 배치도이다. 도 19, 도 20 및 도 21은 도 16, 도 17 및 도 18에서 각각 XⅨ-XⅨ, XX-XX, XXI-XXI 선을 따라 절단한 단면도이다

도 16 내지 도 21에서와 같이, 다섯 번의 사진 식각 공정을 이용한 액정 표시 장치용 박막 트랜지스터 기판의 구조는 네 번의 사진 식각 공정을 이용한 실시예와 유사하다. 단, 저항성 접촉층(500)과 반도체층(400)이 게이트 전극(210)과 제1 및 제2 고립 게이트 전극(211, 212) 상부에만 있고, 데이터선(600) 및 방전용 가로 배선(650), 제1 및 제2 게이트선 검사 신호선(660, 670), 유지 축전기용 도전 패턴(680), 방전용 세로 배선(690)의 하부에는 없다는 점이 다르다.

그러면, 다섯 번의 사진 식각 공정을 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 간략히 설명한다.

먼저, 절연 기판(100) 상부에 게이트 배선용 도전체를 형성한 후 제1 사진 식각을 실시하여 게이트 배선 등을 형성하고, 게이트 절연막(300), 반도체층(400), 저항성 접촉층(500)을 차례로 증착한 후 제2 사진 식각 공정을 하여 반도체패턴(411, 412, 413) 및 저항성 접촉층 패턴(510, 520, 511, 521, 512)을 형성한다. 이어, 데이터 배선용 도전체를 증착한 후 제3 사진 식각을 실시하여 데이터 배선 등을 형성하며, 데이터선 연장부(640)의 일부는 분리되어 제1 방전용 소스 전극(611) 및 드레인 전극(621)과 제2 방전용 소스 전극(612) 및 드레인 전극(622)을 이룬다. 이어, 보호막(700)을 증착한 후 제4 사진 식각을 실시하여 개구부(710)와 접촉 구멍(711, 712, 763, 761, 762, 720, 730, 740, 750, 760, 770, 780, 790)을 형성한다. 이어, ITO와 같은 투명한 도전 물질을 증착한 후 제5 사진 식각을 실시하여 화소 전극(830), 보조 게이트 패드(810), 보조 데이터 패드(820) 및 도전 패턴(840, 841, 842, 850, 851, 860, 861)을 형성한다. 이어, 개구부(710)를 통해 드러난 게이트선 연장부(240)를 식각한다.

제1 및 제2 실시예에서는 데이터선 검사 신호선을 세 개 형성하였지만 두 개만 형성할 수도 있다.

이와 같이 본 발명에서는 액정 표시 장치용 박막 트랜지스터 기판의 제조 시에 발생하는 정전기를 효과적으로 방전시키며, 방전용 배선을 제거하지 않고 화소 불량이나 단락 또는 단선 불량을 검사하는 어레이 검사를 실시할 수 있다.

Claims (13)

1. 절연 기판,

   상기 기판 위에 형성되어 있으며, 주사 신호를 전달하는 다수의 게이트선, 상기 게이트선에 연결되어 있는 제1 게이트 전극, 상기 게이트선에 연결되어 외부로부터 주사 신호를 전달받는 게이트 패드를 포함하는 게이트 배선,

   상기 기판 위에 형성되어 있으며 상기 게이트 배선과 분리되어 있는 다수의 데이터선 검사 신호선,

   상기 기판 위에 형성되어 있으며 고립되어 있는 다수의 제2 및 제3 게이트 전극,

   상기 게이트 배선과 상기 데이터선 검사 신호선, 상기 제2 및 제3 게이트 전극을 덮고 있는 게이트 절연막,

   상기 제1 내지 제3 게이트 전극 위의 상기 게이트 절연막 위에 각각 형성되어 있는 제1 내지 제3 반도체 패턴,

   상기 제1 내지 제3 반도체 패턴 위에 각각 형성되어 있으며 서로 분리된 제1 및 제2 부분으로 나누어진 제1 내지 제3 저항성 접촉층 패턴,

   상기 게이트 절연막 위에 형성되어 있는 다수의 데이터선, 상기 데이터선에 연결되어 있으며 상기 제1 저항성 접촉층 패턴의 제1 부분 위에 형성되어 있는 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하며 상기 제1 저항성 접촉층 패턴의 제2 부분 위에 형성되어 있는 드레인 전극, 상기 데이터선에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드를 포함하는 데이터 배선,

   상기 게이트 절연막 위에 형성되어 있으며 상기 데이터선과 분리되어 있는 다수의 게이트선 검사 신호선,

   상기 게이트 절연막 위에 형성되어 있는 제1 방전용 배선,

   상기 데이터 패드와 상기 제2 저항성 접촉층 패턴의 제1 부분에 연결되어 있는 제1 도전체,

   상기 제2 저항성 접촉층 패턴의 제2 부분과 상기 제3 저항성 접촉층 패턴의 제1 부분에 연결되어 있는 제2 도전체,

   상기 제3 저항성 접촉층 패턴의 제2 부분과 상기 제1 방전용 배선에 연결되어 있는 제3 도전체

   를 포함하며,

   상기 게이트선 검사 신호선 및 상기 데이터선 검사 신호선은 각각 상기 게이트선 및 상기 데이터선에 연결되어 있는

   액정 표시 장치용 박막 트랜지스터 기판.
2. 제1항에서,

   상기 제1 저항성 접촉층 패턴은 상기 데이터 배선, 게이트선 검사 신호선 및 제1 방전용 배선의 하부에 형성되어 모양이 동일하고, 상기 제1 반도체 패턴은 상기 소스 전극과 상기 드레인 전극 사이를 제외하고는 상기 제1 저항성 접촉층 패턴의 모양과 동일한 액정 표시 장치용 박막 트랜지스터 기판.
3. 제1항에서,

   상기 기판 위에 형성되어 있는 제2 방전용 배선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
4. 제3항에서,

   상기 게이트 패드와 상기 제2 방전용 배선이 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
5. 제3항에서,

   상기 제2 및 제3 게이트 전극은 상기 제1 도전체 및 상기 제1 방전용 배선과 각각 서로 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
6. 제5항에서,

   상기 제2 방전용 배선과 상기 게이트 패드는 분리되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
7. 절연 기판 위에 다수의 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선에 연결되어 주사 신호를 전달받는 게이트 패드, 상기 게이트 패드에 연결되어 있는 게이트선 연장부를 포함하는 게이트 배선, 그리고 상기 게이트배선과 분리되어 있는 다수의 데이터선 검사 신호선과 다수의 제1 및 제2 고립 게이트 전극을 형성하는 단계,

   게이트 절연막을 증착하는 단계,

   상기 게이트 절연막 위에 반도체층, 저항성 접촉층 및 제1 도전체층을 연속하여 증착하는 단계,

   상기 제1 도전체층, 저항성 접촉층 및 반도체층을 패터닝하여 다수의 데이터선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극, 상기 데이터선에 연결되어 외부로부터 화상 신호를 전달받는 데이터 패드, 상기 데이터 패드와 연결되어 있는 데이터선 연장부를 포함하는 데이터 배선, 그리고 상기 데이터 배선과 분리되어 있는 다수의 게이트선 검사 신호선, 상기 데이터선 연장부에 연결되어 있는 제1 방전용 배선, 그리고 그 하부의 저항성 접촉층 패턴 및 반도체 패턴을 형성하는 단계,

   보호막을 증착하는 단계,

   상기 보호막을 상기 게이트 절연막과 패터닝하여, 상기 드레인 전극과 게이트선 연장부, 데이터선 연장부, 게이트선 검사 신호선, 데이터선 검사 신호선, 게이트 패드, 데이터 패드를 각각 드러내는 제1 내지 제7 접촉 구멍을 형성하는 단계,

   제2 도전체층을 증착하는 단계,

   상기 제2 도전체층을 패터닝하여 상기 제1 접촉 구멍을 통하여 상기 드레인 전극을 덮는 화소 전극, 상기 제2 및 제4 접촉 구멍을 통하여 상기 게이트선 연장부 및 상기 게이트선 검사 신호선을 덮는 제1 도전 패턴, 상기 제3 및 제5 접촉 구멍을 통하여 상기 데이터선 연장부 및 상기 데이터선 검사 신호선을 덮는 제2 도전 패턴을 형성하는 단계

   를 포함하며,

   상기 데이터선 연장부 및 상기 저항성 접촉층 패턴은 각각 상기 제1 및 제2 고립 게이트 전극을 중심으로 제1 내지 제3 부분으로 나뉘어 있고 상기 제1 부분과 제2 부분 사이 및 상기 제2 부분과 제3 부분 사이, 상기 소스 전극과 드레인 전극 사이의 반도체 패턴은 상기 보호막으로 덮여 있는

   액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
8. 제7항에서,

   상기 보호막을 패터닝하는 단계에서,

   상기 제1 및 제2 고립 게이트 전극, 상기 데이터선 연장부의 제1 부분, 상기 제1 방전용 배선을 각각 드러내는 제8 내지 제11 접촉 구멍을 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
9. 제8항에서,

   상기 화소 전극을 형성하는 단계에서,

   상기 제8 및 제10 접촉 구멍을 통해 상기 제1 고립 게이트 전극과 상기 데이터선 연장부의 제1 부분을 연결하는 제3 도전 패턴과 상기 제9 및 제11 접촉 구멍을 통해 제2 고립 게이트 전극과 제1 방전용 배선을 연결하는 제4 도전 패턴을 형성하는

   액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
10. 제9항에서,

    상기 화소 전극을 형성하는 단계에서,

    상기 제2 및 제3 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드를 각각 덮는 제5 및 제6 도전 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
11. 제10항에서,

    상기 게이트선 검사 신호선과 상기 데이터선 검사 신호선에 각각 검사 신호를 인가하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
12. 제10항에서,

    상기 게이트선 연장부와 연결되어 있는 제2 방전용 배선을 형성하는 단계와 상기 게이트선 연장부를 드러내는 개구부를 상기 보호막 및 상기 게이트 절연막에 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
13. 제12항에서,

    상기 개구부를 통해 드러난 상기 게이트선 연장부를 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.