KR100248855B1 - 액티브 매트릭스 기판의 제조 방법 및 그 구조 - Google Patents
액티브 매트릭스 기판의 제조 방법 및 그 구조 Download PDFInfo
- Publication number
- KR100248855B1 KR100248855B1 KR1019970028270A KR19970028270A KR100248855B1 KR 100248855 B1 KR100248855 B1 KR 100248855B1 KR 1019970028270 A KR1019970028270 A KR 1019970028270A KR 19970028270 A KR19970028270 A KR 19970028270A KR 100248855 B1 KR100248855 B1 KR 100248855B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pad
- gate pad
- electrode
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000011159 matrix material Substances 0.000 title description 3
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 22
- 239000011651 chromium Substances 0.000 claims description 19
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052804 chromium Inorganic materials 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 4
- 238000007689 inspection Methods 0.000 abstract description 20
- 238000006748 scratching Methods 0.000 abstract description 3
- 230000002393 scratching effect Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 57
- 239000010408 film Substances 0.000 description 27
- 239000010409 thin film Substances 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 알루미늄을 포함하는 게이트 패드가 검사 공정시 검사 핀에 의해 긁힘으로 인하여 발생하는 단선 혹은 접촉 불량을 방지하기 위한 방법 및 그 구조에 관련된 것이다. 본 발명에서는 알루미늄을 포함하는 게이트 패드 위에 게이트 절연막과, 소스 배선을 형성할 때 사용한 금속 배층 층을 덮고, 게이트 패드의 가장자리 일부분을 노출시키는 콘택 홀을 형성하고, 콘택 홀을 통하여 게이트 패드와 연결된 게이트 패드 연결 단자를 형성하였다. 그럼으로써, 게이트 패드 연결 단자에 인가된 전기 신호는 콘택 홀을 통하여 게이트 패드에 전달되도록 하였다. 한편, 검사 공정시 검사핀이 접촉하는 게이트 패드의 가운데 부분은 게이트 절연막과 게이트 보호막으로 덮음으로써, 핀의 압력에 의해 게이트 패드가 긁히거나 뜯겨지거나 뚫려서 발생하는 단선이나 접촉 불량 등이 발생하지 않도록 하였다.
Description
본 발명은 액정 표시 장치(Liquid Crystal Display Device)에 사용되는 액티브 매트릭스(Active Matrix) 기판(혹은, 액티브 기판)에 관련된 것이다. 더 상세히는 게이트 배선과 소스 배선의 끝 부분에 형성되는 게이트 패드의 구조를 개선하여, 품질 검사 공정중 하나인 오토 프로브(Auto-Probe) 공정시 공정 장비의 검사 핀(Probe Pin)에 의해 패드가 긁히거나 뜯겨지거나 뚫림으로써 발생하는 단선이나 접촉불량 등과 같은 불량을 극복한 액티브 기판의 제조 방법 및 그 구조에 관한 것이다.
화상 정보를 화면에 나타내는 화면표시 장치를 중에서 지금까지 많이 사용되던 브라운관 표시 장치(혹은 Cathode Ray Tube(CRT))는 얇고 가볍기 때문에 어느 장소에든지 쉽게 사용할 수 있는 박막형 평판 표시 장치로 대체되고 있다. 특히, 액정 표시 장치는 표시 해상도가 다른 평판 장치보다 뛰어나고, 동화상을 구현할 때 그 품질이 브라운관의 것에 비할 만큼 반응 속도가 빠르기 때문에 가장 활발한 개발 연구가 이루어지고 있는 제품이다. 더욱이 박막 트랜지스터(Thin Film Transistor)와 같이 능동 소자를 스위칭 소자로 이용하는 액티브 기판이 액정 표시 장치 등에 널리 응용되고 있다.
박막 트랜지스터를 스위칭 소자로 이용하는 일반적인 액티브 기판의 구조를 평면도인 제1도로 나타내었다.이 도면을 참조로 일반적인 액정 표시 장치에서 사용되는 액티브 기판의 구조는 다음과 같다. 유리와 같은 재질로 형성한 투명 절연성 기판(1) 위에 복수의 게이트 배선(13)이 수평 방향으로 평행하게 형성되어 있고, 복수의 소스 배선(23)이 수직 방향으로 평행하게 형성되어 있다. 각각의 게이트 배선(13)과 소스 배선(23)에 외부 신호를 인가하는 게이트 패드(15)와 소스 패드(25)가 각 배선의 끝단에 형성되어 있다. 각 배선의 교차점 부분에는 스위칭 소자인 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터는 게이트 전극(11), 게이트 절연막(17), 반도체 층(33), 소스 전극(21) 및 드레인 전극(31)으로 이루어진다. 박막 트랜지스터의 게이트 전극(11)은 게이트 배선(13)에서 분기하며, 소스 전극(21)은 소스 배선(23)에서 분기한다. 박막 트랜지스터의 드레인 전극(31)은 각각의 게이트 배선(13)과 소스 배선(23)으로 둘러싸인 영역에 형성된 화소 전극(41)과 전기적으로 연결되어 있다.
그리고, 그 액티브 기판의 제조 공정을 제1도에서 절단선 II-II와 III-III으로 자른 단면인 제2도와 제3도으로 각각 나타내었다. 이 도면들을 참조로 우선 일반적인 액티브 패널을 제조하는 방법을 살펴보면 다음과 같다.
투명 절연성 기판(1) 위에 알루미늄(Al) 혹을 알루미늄계 합금(Al-alloy)과 같은 금속을 스퍼터링 법을 이용하여 증착한 후 포토리소그래피(Photo-Lithography : 사진 식각)법으로 패턴하여 저 저항 게이트 배선(13a), 저 저항 게이트 패트(15a)를 형성한다. 각 저 저항 게이트 배선(13a)은 설계된 화소의 행 방향으로 연장된다. 그리고, 복수개의 저 저항 게이트 배선(13)이 열 방향으로 나열되어 있다. 저 저항 게이트 패드(15a)는 상기 저 저항 게이트 배선(13a)의 끝 부분에 형성된다(제2a도, 제3a도).
그리고 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 그리고, 안티몬(Sb)과 같은 금속을 증착하고 패턴하여 게이트 전극(11), 게이트 배선(13), 게이트 패드(15)를 형성한다. 게이트 배선(13)은 상기 저 저항 게이트 배선(13a)을 덮고 있따. 게이트 전극(11)은 상기 게이트 배선(13)에서 분기되며 설계된 화소의 한쪽 구석에 형성된다. 그리고, 게이트 패드(15)는 상기 저 저항 게이트 패드(15a)를 덮는 형상으로 형성된다(제2b도, 제3b도)
기판의 전체면에 걸쳐 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)과 같은 물질을 플라즈마 CVD(Chemical Vapor Deposition) 방법으로 증착하여 게이트 절연막(17)을 형성한다. 게이트 절연막(17)은 상기 게이트 배선(13)과 게이트 전극(11)들이 다른 도전층과 전기적으로 연결되지 않도록 보호한다(제2c도, 제3c도).
상기 게이트 절연막(17)위에 아몰퍼스 실리콘과 n+ 아몰펄스 실리콘을 플라즈마 CVD 법으로 차례로 중착 한 후 사진 식각법으로 패턴하여 반도체 층(33)과 불순물 반도체 층(35)을 형성한다. 반도체 층(33)은 박막 트랜지스터의 채널 층 역할을 한다. 그리고 불순물 반도체 층(35)은 나중에 형성되는 소스(도면 1의 21)-드레인 전극(도면 1의 31)과 상기 반도체 층(33)이 오믹 접촉(Ohmic contact)을 이루도록 한다(제2d도).
크롬이나 크롬계 합금과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각법으로 패턴하여 소스 전극(21)과 드레인 전극(31), 소스 배선(23) 그리고, 소스 패드(제1도의 25)를 형성한다. 이 때, 상기 불순물 반도체 층(35)중 소스 전극(21)과 드레인 전극(31) 사이에서 노출된 부분을 소스 전극(21)과 드레인 전극(31)을 마스크로 한는 건식 식각(Dry-etching)법을 이용해서 제거한다. 소스 전극(21)은 상기 불순물 반도체 층(35)을 사이에 두고 게이트 전극(11)의 한쪽 변과 중첩되어 있다. 드레인 전극(31)은 상기 소스 전극(21)과 대향하여 형성되며, 상기 불순물 반도체 층(35)을 사이에 두고 상기 게이트 전극(11)의 다른 쪽 변과 중첩되어 있다. 소스 배선(23)은 설계된 화소의 열 방향으로 연장된다. 복수개의 소스 배선(23)들이 행 방향으로 나열되어 있다. 소스 패드(25)는 상기 소스 배선(23)의 끝 부분에 형성된다(제1도, 제2e도).
질화 실리콘과 같은 물질을 플라즈마 CVD법으로 증착하여 보호 절연막(37)을 형성한다. 보호 절연막(37)을 사진 식각법으로 패턴하여 드레인 콘택 홀(71), 게이트 콘택 홀(59) 그리고, 소스 콘택 홀(제1도의 69)을 형성한다. 드레인 콘택 홀(71)은 상기 드레인 전극(31)의 일부분을 노출시킨다. 게이트 콘택 홀(59)과 소스 콘택 홀(69)은 각각 게이트 패드(15)와 소스 패드(25)의 일부분을 노출시킨다(제1도, 제2f도, 제3d도).
상기 보호 절연막(37) 위에 ITO와 같은 투명 도전막을 증착한 후 패턴하여 화소 전극(41), 게이트 패드 연결 단자(57)와 소스 패드 연결 단자(제1도의 67)를 형성한다. 화소 전극(41)은 상기 드레인 콘택 홀(71)을 통하여 상기 드레인 전극(31)과 전기적으로 연결된다. 게이트 패드 연결 단자(57)와 소스 패드 연결 단자(67)는 각각 게이트 콘택 홀(59)과 소스 콘택 홀(69)을 통하여 게이트 패드(15)와 소스 패드(25)에 연결되어 있다(제1도, 제2g도, 제3e도).
이와 같은 방법으로 제조된 일반적인 액티브 기판의 단면 구조를 상세히 살펴보면 다음과 같이 이루어져 있다. 먼저, 박막 트랜지스터 부를 설명하면 다음과 같다. 투명 절연성 기판(1) 상에 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 혹은 안티몬(Sb)등과 같은 금속으로 이루어진 게이트 전극(11)이 형성되어 있다. 게이트 전극(11)을 포함한 기판(1)의 전체면을 질화 실리콘(SiNx)이나 산화 실리콘(SiOx) 등으로 된 게이트 절연막(17)이 덮고 있다. 게이트 절연막(17) 위에 아몰펄스 실리콘(a-Si)과 같은 물질로 이루어진 반도체 층(33)이 형성되어 있다. 반도체 층(33) 위에는 인(P)과 같은 불순 물빌이 첨가된 n+ 아몰퍼스 실리콘과 같은 물질로 이루어진 불순물 반도체 층(35)이 양쪽으로 분리 형성되어 있다. 불순물 반도체 층(35) 위에는 크롬이나 몰리브덴과 같은 금속으로 이루어진 소스 전극(21)과 드레인 전극(31)이 각각 양쪽으로 분리된 불순물 반도체 층(35)에 대응하여 형성되어 있다. 소스 전극(21) 및 드레인 전극(31)을 포함한 기판의 전체면에 걸쳐 보호 절연막(37)이 형성되어 있다. 드레인 전극(31)은 콘택 홀에 의해 ITO(Indium-Tin-Oxide)와 같은 투명 도전 물질로 된 화소 전극(41)과 전기적으로 연결되어 있다.
그리고, 이 게이트 패드 부분에 대하여 살펴보면 다음과 같다. 기판(1) 위에 알루미늄을 포함하는 금속으로 형성된 저 저항 게이트 패드(15a)가 형성되어 있다. 그위에, 크롬, 몰리브덴, 탄탈 혹은, 안티몬 등을 포함하는 게이트 패드(15)가 형성되어 있다(필요에 따라서는, 게이트 패드(15) 밑에 저 저항 게이트 패드(15a)를 형성하지 않을 수도 있다). 게이트 패드(15)을 덮는 게이트 절연막(17)과 보호 절연막(37)은 게이트 패드(15)의 일부를 노출시키며 그 외의 기판 전체를 덮고 있다. 게이트 절연막(17)과 보호 절연막(37)으로 덮이지 않고 노출된 게이트 패드(15) 위에는 화소 전극을 형성하는 ITO로 이루어진 게이트 패드 연결 단자(59)가 형성되어 있다.
마지막으로 비록 단면도로 나타내지는 않았지만, 소스 패드 부분에 대해 살펴보면 다음과 같다. 투명 절연성 기판 위에 질화 실리콘으로 이루어진 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 크롬을 포함하는 금속으로 된 소스패드(25)가 형성되어 있다. 그리고, 보호 절연막이 소스 패드(25)의 일부를 노출시키며, 그 외의 게이트 절연막 전체를 덮고 있다. 보호 절연막으로 덮이지 않고 노출된 소스 패드(25) 위에는 화소 전극(41)을 형성하는 ITO로 이루어진 소스 패드 연결 단자(69)가 형성되어 있다.
이와 같은 방법으로 완성된 액티브 기판은 자동 검사(A/P; auto probe)공정에서 검사가 행해진다. 자동 검사 공정에서는 각 패드를 검사 장비의 핀으로 연결하고 전압을 인가하여 각 배선의 이상 유무를 판단한다. 상기의 자동 검사 공정에서 검사 장비의 핀의 압력에 의해 ITO로 이루어진 패드 연결 단자는 물론, 패드까지도 단선 시키는 불량이 발생할 수 있다. 또 탭 리페어(TAP repair)시에는 패드가 긁히거나 뜯겨지는 등의 불량이 발생한다.
실제로 2000Å 정도 두께의 알루미늄으로 저 저항 게이트 패드를 형성하고, 그 위에 1000Å 정도 두께의 몰리브덴으로 게이트 패드를 형성하고, 그 위에 500Å 정도 두께의 ITO로 게이트 패드 연결 단자를 형성한 구조에서 자동 검사 공정 후 단선 불량은 392번 검사에 20건 정도 발생하여 불량률이 약 5%정도 되었다. 반면에 알루미늄을 제거한 구조에서의 실험에서는 자동 검사 후 게이트 패드에서 단선 불량은 거의 발생하지 않았다. 이것은 알루미늄이 강도가 약한 금속으로 검사 핀이 접촉 할 때, 압력을 견디지 못하고 긁히거나 뜯겨져 나가기 때문인 것으로 사려된다.
정상적으로 완성된 액티브 기판의 검사 공정에서 불량이 발생한다는 것은 불량 검사 공정을 수행하는 의미가 없는것이므로 검사 공정에서 검사 핀의 압력에 견딜 수 있는 정도가 높은 패드를 형성하는 것이 중요하다.
제1도는 종래 일반적인 액티브 매트릭스 기판의 평면도이다.
제2도는 제1도에서 박막 트랜지스터가 형성되는 부분을 절단선 II-II로 자른 제조 공정을 나타내는 단면도들이다.
제3도는 제1도에서 게이트 패드가 형성되는 부분을 절단선 III-III으로 자른 제조 공정을 나타내는 단면도들이다.
제4도는 본 발명의 실시 예에 의한 기판의 평면도이다.
제5도는 본 발명의 실시 예에 관련된 것으로 제4도에서 박막 트랜지스터가 형성되는 부분을 절단선 V-V로 자른 제조 공정을 나타내는 단면도들이다.
제6도는 본 발명의 실시 예에 관련된 것으로 제4도에서 게이트 패드가 형성되는 부분을 절단선 VI-VI로 자른 제조 공정을 나타내는 단면도들이다.
제7도는 본 발명의 실시 예에 관련된 것으로 제4도에서 게이트 패드가 형성되는 부분을 절단선 VII-VII로 자른 제조 공정을 나타내는 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
1, 101 : 기판 11, 111 : 게이트 전극
13, 113 : 게이트 배선 15, 115 : 게이트 패드
13a, 113a : 저 저항 게이트 배선 15a, 115a : 저 저항 게이트 패드
17, 117 : 게이트 절연막 21, 121 : 소스 전극
23, 123 : 소스 배선 25, 125 : 소스 패드
31, 131 : 드레인 전극 33, 133 : 반도체 층
35, 135 : 불순물 반도체 층 37, 137 : 보호막 절연막
41, 141 : 화소 전극 57, 157 : 게이트 패드 연결 단자
59, 159 : 게이트 콘택 홀 67, 167 : 소스 패드 연결 단자
69, 169 : 소스 콘택 홀 71, 171 : 드레인 콘택 홀
147 : 게이트 보호막
이러한 문제점을 해결하기 위해서 본 발명의 액티브 기판을 다음과 같이 검사 핀의 압력에 견딜 수 있는 구조로 이루어진 패드를 제공한다. 기판 위에 제1도전 물질로 게이트 패드가 형성된다. 그 위에 제1절연 물질로 형성된 게이트 절연막이 있다. 상기 게이트 절연막에는 상기 게이트 패드의 가장자리 일부분을 노출시키는 게이트 제1콘택 홀이 형성되어 상기 게이트 패드의 가장 자리 일부분은 노출되고, 가운데 부분은 게이트 절연막으로 덮여져 있다. 상기 게이트 패드의 가운데 부분을 덮는 게이트 절연막 위에는 소스-드레인 전극을 형성하는 제2도전 물질로 게이트 패드 보호층이 더 형성되어 있다. 상기 게이트 패드 보호층 위에는 제2절연 물질로 형성된 절연 보호막이 형성되어 있다. 상기 보호막에는 상기 게이트 패드 보호층의 일부를 노출시킨다 게이트 제2콘택 홀이 형성되어 있다. 그 위에는 제3도전 물질로 상기 게이트 패드의 가장자리에 형성된 게이트 제1콘택 홀을 통하여 상기 게이트 패드와 연결되며, 상기 게이트 제2콘택 홀을 통하여 상기 게이트 패드 보호층과 연결되는 게이트 패드 연결 단자가 형성되어 있다.
검사 공정에서 검사 장비의 핀과 접촉하는 부분인 게이트 패드의 가운데 부분에 도전 물질로 이루어진 게이트 보호막과 게이트 절연막으로 이루어진 2층막이 형성되어 절연층 밑에 있는 게이트 패드를 덮고 있다. 그러므로 게이트 패드를 덮는 상기 2개막은 일종의 완충 구실을 하는 물질로서 검사 장비 핀의 접촉 압력으로부터 게이트 패드를 보호한다.
이하, 본 발명을 더욱 구체적으로 설명하기 위해 다음 실시예를 참조하여 설명한다. 이해를 돕기 위해서 본 발명에 의한 액티브 패널의 평면도를 제4도로 나타내었다. 제5도는 제4도에서 절단선 V-V로 자른 단면으로 박막 트랜지스터가 형성되는 부분의 제조 공정을 나타내었다. 제6도는 절단선 VI-VI 그리고, 제7도는 절단선 VII-VII로 자른 단면들로서 게이트 패드가 형성되는 부분의 제조 공정을 나타내었다.
[실시예]
투명 절연성 기판(101) 위에 알루미늄(Al) 혹을 알루미늄계 합금을 스퍼터링 법등을 이용하여 증착한 후 사진 식각법으로 패턴하여 저 저항 게이트 배선(113a), 저 저항 게이트 패트(115a)를 형성한다. 저 저항 게이트 배선(113a)은 설계된 화소의 행 방향으로 연장된다. 복수개의 저 저항 게이트 패드(113a)들이 열 방향으로 나열되어 있다. 그리고, 상기 저 저항 게이트 배선(113a)의 끝 부분에는 저 저항 게이트 패드(115a)가 형성되어 있다(제5a도, 제6a도, 제7a도)
그리고, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 그리고, 안티몬(Sb)과 같은 금속을 스퍼터링 법으로 증착한 후 사진 식각법으로 패턴하여 게이트 전극(111), 게이트 배선(113), 게이트 패드(115)를 형성한다. 게이트 배선(113)은 저 저항 게이트 배선(113a)을 덮는 형상으로 형성된다. 게이트 전극(111)은 상기 게이트 배선(113)에서 분기되면 설계되노 화소의 한쪽 구석에 형성된다. 그리고, 게이트 패드(115)는 상기 저 저항 게이트 패드(115a)를 덮고 있다((제5b도, 제6b도, 제7b도).
상기 기판(101)의 전체면에 걸쳐 질화 실리콘(SiNx)이나 산화 실리콘(SiO2) 물질을 플라즈마 CVD등의 방법으로 증착하여 게이트 절연막(17)을 형성한다. (제5c도, 제6c도, 제7c도).
이어서, 아몰퍼스 실리콘과 n+ 아몰퍼스 실리콘을 플라즈마 CVD법을 이용하여 차례로 중착 한 후 패턴하여 반도체 층(133)과 불순물 반도체 층(135)을 형성한다. 반도체 층(133)은 박막 트랜지스터의 채널 층 역할을 하고, 그리고 불순물 반도체 층(135)은 나중에 형성되는 소스전극과 드레인 전극이 반도체 층(133)과 오믹 접촉을 이루도록 한다(제5d도).
크롬이나 크롬계 합금과 같은 금속을 스퍼터링 법으로 증착한 후 패턴하여 소스 전극(121)과 드레인 전극(131), 소스 배선(123), 소스 패드(제4도의 125)그리고, 게이트 패드 보호막(147)을 형성한다. 소스 배선(125)은 설계된 화소의 열 방향으로 연장된다. 복수개의 소스 배선(125)들이 행 방향으로 나열되어 있다. 소스 전극(121)은 상기 소스 배선(123)에서 분기하며, 상기 불순물을 반도체 층(135)을 사이에 두고 상기 게이트 전극(111)의 한쪽 변과 중첩되어 있다. 드레인 전극(131)은 상기 소스 전극(121)과 대향하여 형성되며, 상기 불순물 반도체 층(135)을 사이에 두고 상기 게이트 전극(111)의 다른 쪽 변과 중첩되어 있다. 소스 패드(125)는 상기 소스 배선(125)의 끝 부분에 형성된다. 게이트 패드 보호막(147)은 상기 게이트 절연막 위에서 게이트 패드의 가운데 일부분을 덮는 형상으로 형성된다. 그리고, 소스 전극(121)과 드레인 전극(131) 사이에 불순물 반도체 층(135)을 소스 전극(121)과 드레인 전극(131)을 마스크로 하는 건식 식각법을 이용하여 제거한다(제4도, 제5e도, 제6d도, 제7d도).
질화 실리콘 둥과 같은 물질을 플라즈마 CVD법으로 증착하여 보호 절연막(137)을 형성한다. 그리고, 상기 보호 절연막(37)을 패턴하여 드레인 전극(131) 상에 드레인 콘택 홀(171) 형성한다. 상기 드레인 콘택 홀(171)은 드레인 전극1(31)의 일부을 노출시킨다. 그리고, 소스 패드(제4도의 125)부분에도 상기 소스패드(125)를 노출시키는 소스 콘택 홀(제4도의 169)을 형성한다. 한편, 게이트 패드 부분은 상기 게이트 패드 보호막(147)을 노출시키는 콘택 홀(159a)을 형성한다. 이 대, 콘택 홀의 크기를 상기 게이트 패드의 크기와 거의 비슷하게 형성한다. 그러면, 상기 게이트 패드의 가운데 부분을 덮는 게이트 패드 보호막(1447)을 노출시키는 제1게이트 콘택홀(159a)이 형성되고, 상기 게이트 패드 보호막(147)이 덮지 않는 상기 게이트 패드의 양끝 분분을 덮는 게이트 절연막(117)의 일부도 노출된다. 상기 노출된 게이트 절연막(117)은 상기 보호 절연막(137)과 유사한 물질이므로, 같은 식각물로 계속 식각하여 게이트 패드의 양 끝 부분을 노출시키는 제2게이트 콘택 홀(159b)을 형성한다(제4도, 제5f도, 제6e도, 제7e도).
ITO와 같은 투명 도전 물질을 증착한 후 패턴하여 화소 전극(141), 게이트 패드 연결 단자(157) 그리고, 소스 패드 연결 단자(제4도의 167)를 형성한다. 화소 전극(141)은 드레인 콘 택 홀(171)을 통하여 드레인 전극(131)과 전기적으로 연결되어 있다. 게이트 패드 연결 단자(157)는 제1게이트 콘택 홀(159a)을 통하여 게이트 패드(115)와 연결되며, 제2게이트 콘택홀(159b)을 통하여 게이트 패드 보호막(147)과 연결된다. 소스 패드 연결 단자(제4도의 167)는 소스 콘택 홀(제4도의 169)을 통하여 소스 패드(125)와 연결된다.(제4도, 제5g도, 제8f도, 제7f도).
이와 같은 방법으로 형성된 게이트 패드 부분은 다음과 같은 구조를 갖고 있다. 절연성 투명 기판(101) 위에 알루미늄을 포함하는 저 저항 게이트 패드(115a)가 형성되어 있다. 상기 저 저항 게이트 패드(115a) 위에 크롬, 몰리브덴, 탄탈 혹은, 안티몬을 포함하는 게이트 패드(115)가 형성되어있다. 상기 게이트 패드(115) 위에는 질화 실리콘 혹은 산화 실리콘과 같은 절연 물질로 게이트 절연막(117)이 형성되어 있다. 상기 게이트 절연막(117)은 상기 게이트 패드(115)의 가운데 부분을 덮고 있다. 그리고, 게이트 패드(115)의 양끝 부분은 제2게이트 콘택 홀(159b)에 의해 노출되어 있다. 게이트 패드(115)의 가운데 부분을 덮는 게이트 절연막(117) 위에는 크롬을 포함하는 게이트 보호층(147)이 형성되어 있다. 상기 게이트 보호층(147) 위에는 절연성 물질로 이루어진 보호 절연막(137)이 형성되어 있다. 보호 절연막(137)에는 상기 게이트 패드(115)와 유사한 크기를 갖는 제1게이트 콘택 홀(159a)이 형성되어 있어서, 게이트 패드(115)의 가운데 부분을 덮고 있는 게이트 보호막(147)을 노출시키고 있고, 게이트 패드(115)의 양 끝 부분에는 게이트 패드(115)를 노출시키고 있다. 그리고, 상기 보호 절연막(137) 위에는 게이트 패드 연결 단자(157)가 형성되고, 상기 콘택 홀들을 통하여 상기 게이트 보호막(147)과 상기 게이트 패드(115)와 서로 연결되어 있다.
본 발명에서는 액정 표시 장치의 액티브 기판을 형성함에 있어서, 게이트 패드의 가운데 부분에 크롬과 같은 금속으로 게이트 보호막을 형성하였다. 따라서, 액정 패널을 완성한 후에 자동 검사 공정에서 검사 핀이 게이트 패드에 접촉할 때, 핀의 압력에 의해 게이트 패드에 긁힘이 발생하거나, 뜯겨짐으로써 단선이 일어나는 것을 방지하였다. 따라서, 종래 기술에 의한 액티브 패널보다 불량 발생률을 감소시킬 수 있었고, 생산 수율을 향상하는 효과를 얻을 수 있었다.
Claims (12)
- 기판 상에 제1도전 물질로 게이트 패드를 형성하는 단계와; 상기 게이트 패드 위에 제1절연 물질로 게이트 절연막을 형성하는 단계와; 상기 게이트 패드의 가운데 일부분을 덮도록 상기 게이트 절연막 위에 제2도도전 물질로 더미 패드를 형성하는 단계와; 제2절연 물질로 상기 게이트 절연막과 상기 더미 패드를 덮는 보호막을 형성하는 단계와; 상기 보호막을 식각하여 상기 보호막 일부와 상기 게이트 패드 위를 덮는 게이트 절연막의 일부를 노출시키고, 노출된 게이트 절연막의 일부를 계속 식각하여 게이트 패드의 일부를 노출시키는 단계와; 게3도전 물질로 상기 노출된 게이트 패드와 상기 더미 패드를 전기적으로 연결하는 게이트 패드 연결 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 제1항에 있어서, 상기 제1도전 물질로 게이트 패드에 연결된 게이트 배선과, 상기 게이트 배선에서 분기된 게이트 전극을 더 형성하는 단계와; 상기 게이트 절연막 위에 반도체 물질과 불순물 반도체 물질로, 상기 게이트 전극이 위에 반도체 층과 불순물 반도체 층을 형성하는 단계와; 상기 제2도전 물질로 상기 불순물 반도체 물질을 사이에 두고 상기 반도체 층의 한 부분과 접촉하는 소스 전극과, 상기 소스 전극과 대향하며 상기 불순물 반도체 물질을 사이에 두고 상기 반도체 층의 다른 부분과 접촉하는 드레인 전극과, 상기 소스 전극들을 연결하는 소스 배선을 더 형성하는 단계와; 상기 제2도전 물질을 덮는 보호막을 식각할 때, 상기 드레인 전극을 덮는 보호막의 일부도 식각하여 상기 드레인 전극의 일부를 노출시키는 단계와; 상기 제3도전 물질로 상기 노출된 드레인 전극과 전기적으로 연결된 화소 전극을 더 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 제1항에 있어서, 상기 게이트 패드를 형성하는 단계에서, 제1금속 물질로 저 저항 게이트 패드를 형성하는 단계와; 제2금속 물질로 상기 저 저항 게이트 패드를 덮는 게이트 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 제3항에 있어서, 상기 제1금속 물질은 알루미늄을 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 제3항에 있어서, 상기 제1금속 물질은 크롬, 탄탈, 몰리브덴, 그리고, 안티몬을 포함하는 금속 중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 제1항 및 제5항중 어느 한 항에 있어서, 상기 제2도전 물질은 크롬을 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 제1항 및 제5항중 어느 한 항에 있어서, 상기 제3도전 물질을 ITO(Indium Tin Oxide)를 포함하는 것을 특징으로 하는 액정 표시 장치 제조방법.
- 기판과; 상기 기판 상에 형성된 게이트 패드와; 상기 게이트 패드의 양끝 부분을 노출시키는 제1콘택 홀을 가지며 상기 게이트 패드의 가운데 부분을 덮고 있는 게이트 절연막과; 상기 게이트 패드의 노출되지 않은 가운데 부분을 덮는 상기 게이트 절연막 위에 형성된 더미 패드와; 상기 게이트 절연막을 덮으며 상기 더미 패드의 일부를 노출시키는 제2콘택 홀을 갖는 보호막과; 상기 제1콘택 홀을 통하여 게이트 패드와 연결되고, 상기 제2콘택 홀을 통하여 상기 더미 패드와 연결되는 게이트 패드 연결 단자를 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제8항에 있어서, 상기 게이트 패드에 연결된 게이트 배선과; 상기 게이트 배선에서 분기된 게이트 전극과; 상기 게이트 전극을 덮는 게이트 절연막 위에 형성된 반도체 층과; 상기 반도체 층위에서 두 부분으로 분리되어 형성된 불순물 반도체 층과; 상기 한 부분의 불순물 반도체 층과 접촉하는 소스전극과; 상기 소스 전극을 연결하는 소스 배선과; 상기 소스 전극과 대향하며 상기 다른 부분의 불순물 반도체 층과 접촉하는 드레인 전극과; 상기 소스 전극과 드레인 전극을 등을 덮는 보호막과; 상기 드레인 전극의 일부분을 노출하는 드레인 콘택 홀과; 상기 드레인 콘택 홀을 통하여 상기 드레인 전극과 연결된 화소 전극을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제8항에 있어서, 상기 게이트 패드가 제1금속 층과 제2금속 층을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제10항에 있어서, 상기 제1금속 층은 알루미늄(Al)을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제10항에 있어서, 상기 제2금속 층은 크롬, 탄탈, 몰리브덴 그리고, 안티몬을 포함하는 그룹중 선택된 어느 하나를 포함하는 것을 특징으로 하는 액정 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028270A KR100248855B1 (ko) | 1997-06-27 | 1997-06-27 | 액티브 매트릭스 기판의 제조 방법 및 그 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028270A KR100248855B1 (ko) | 1997-06-27 | 1997-06-27 | 액티브 매트릭스 기판의 제조 방법 및 그 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004220A KR19990004220A (ko) | 1999-01-15 |
| KR100248855B1 true KR100248855B1 (ko) | 2000-03-15 |
Family
ID=19511759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970028270A KR100248855B1 (ko) | 1997-06-27 | 1997-06-27 | 액티브 매트릭스 기판의 제조 방법 및 그 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248855B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864486B1 (ko) * | 2001-10-18 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100943284B1 (ko) * | 2003-06-30 | 2010-02-23 | 엘지디스플레이 주식회사 | 칩온글라스 실장 액정표시장치에서의 패드 구조 |
-
1997
- 1997-06-27 KR KR1019970028270A patent/KR100248855B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990004220A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100252306B1 (ko) | 액티브 매트릭스 기판 및 그 제조방법 | |
| US6400425B1 (en) | TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same | |
| US6566686B2 (en) | Thin-film transistor display devices | |
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| US6924179B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US6842199B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| US7872698B2 (en) | Liquid crystal display with structure resistant to exfoliation during fabrication | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| JP3235540B2 (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
| KR100316072B1 (ko) | 액정 표시 장치 제조 방법 및 그 구조 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP2000164874A (ja) | 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置 | |
| KR100248855B1 (ko) | 액티브 매트릭스 기판의 제조 방법 및 그 구조 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100261976B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| KR100629685B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| JPH0659281A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP3907297B2 (ja) | Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置 | |
| KR20000014524A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 18 |
|
| EXPY | Expiration of term |