KR100895308B1 - 수평 전계형 박막 트랜지스터 기판 - Google Patents

수평 전계형 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100895308B1
KR100895308B1 KR1020020065491A KR20020065491A KR100895308B1 KR 100895308 B1 KR100895308 B1 KR 100895308B1 KR 1020020065491 A KR1020020065491 A KR 1020020065491A KR 20020065491 A KR20020065491 A KR 20020065491A KR 100895308 B1 KR100895308 B1 KR 100895308B1
Authority
KR
South Korea
Prior art keywords
layer
reference electrode
electrode
gate
line
Prior art date
Application number
KR1020020065491A
Other languages
English (en)
Other versions
KR20040036822A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020065491A priority Critical patent/KR100895308B1/ko
Publication of KR20040036822A publication Critical patent/KR20040036822A/ko
Application granted granted Critical
Publication of KR100895308B1 publication Critical patent/KR100895308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 수평 전계형 박막 트랜지스터 기판은 투명한 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선, 절연 기판 위에 형성되어 있는 기준 전극선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되어 있는 반도체층, 반도체층의 소정 영역을 제외한 영역에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제1 접촉구와 기준 전극선을 노출하는 제2 접촉구를 가지는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 보호층 위에 형성되어 있으며 제2 접촉구를 통해 기준 전극선과 연결되는 기준 전극을 포함하여 이루어진다.
박막트랜지스터, 수평전계, 기준전극, 화소전극

Description

수평 전계형 박막 트랜지스터 기판{IPS mode type thin film transistor array panel}
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b, 1c는 도 1a의 Ib-Ib', Ic-Ic' 선에 대한 단면도이다.
도 2a 내지 도 5c는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서에 따라 도시한 배치도와 단면도이다.
도 6a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 6b, 6c는 도 6a의 VIb-VIb', VIc-VIc'선에 대한 단면도이다.
도 7a 내지 도 10c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 제조하는 공정을 순서에 따라 도시한 배치도와 단면도이다.
도 11은 본 발명에 따른 효과를 설명하기 위한 도면이다.
본 발명은 박막 트랜지스터 기판으로 특히 수평 전계형 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 상부 기판과 하부 기판 사이에 액정 물질을 주입해 놓고 액정에 전계를 인가하여 액정의 배향을 변경시킴으로써 이를 통과하는 빛의 편광 상태에 변화를 유도하고, 편광 상태에 따라 편광판을 통과하는 빛의 양이 달라짐으로써 화상을 표시하는 장치이다.
액정에 전계를 인가하기 위해서는 두 개의 전극이 필요한데, 이 중 하나는 각 화소마다 별개로 형성하는 화소 전극이고, 다른 하나는 모든 화소에 공통적으로 형성되며 기준이 되는 전위가 인가되는 기준 전극이다.
액정 표시 장치에는 화소 전극과 기준 전극이 각각 다른 기판에 형성되어 있어서 기판에 대하여 수직 방향의 전계를 형성하는 수직 전계형과 두 전극이 모두 동일한 기판 위에 형성되어 있어서 기판에 대하여 평행 방향의 전계를 형성하는 평행 전계형 액정 표시 장치가 있다. 이중에서 후자를 IPS(In Plane Switching) 모드 액정 표시 장치라고도 하는데, IPS 모드는 광시야각을 구현하는데 유리한 것으로 알려져 있다.
액정 표시 장치에서 정전 용량(C)과 전압(V)의 관계를 조사한 결과에 따르면 기준 전극과 화소 전극에 형성되어 있는 절연층 또는 보호층의 두께에 따라서 정전 용량 및 전압과의 관계가 변화함을 알수 있다. 즉, 절연층 또는 보호층의 두께가 두꺼울수록 정전 용량과 전압의 히스테리시스(CV-hysteresis)가 커지는 것을 알 수 있다. 또한 플리커와 보호층과의 관계를 조사할 결과 보호층의 두께가 두꺼울수록 플리커의 소멸 속도가 빠르게 나타나는 것을 알 수 있었다.
이와 같이, 절연층 또는 보호층의 두께에 따라서 충전되는 전하의 양이 달라지고 따라서 플리커 및 잔상에 영향을 주게 된다. 이러한 문제점을 해결하기 위해서는 기준 전극과 화소 전극에 형성되는 보호층 또는 절연층의 두께를 동일하게 하여 충전되는 전하량이 동일하게 유지되도록 하여야 한다.
그러나 현재 적용되고 있는 IPS 모드는 기준 전극과 화소 전극이 동일한 층에 형성되지 않는다. 즉, 기준 전극은 절연 기판 위에 형성되고, 화소 전극은 기준 전극과 게이트 배선을 덮고 있는 게이트 절연층 위에 형성된다. 이와 같이 종래의 수평 전계형 액정 표시 장치에서는 화소 전극과 기준 전극이 각기 다른 층에 형성되어 비대칭적인 구조를 가진다.
따라서 본 발명은 기준 전극과 화소 전극이 대칭적인 구조를 가지는 박막 트랜지스터 기판을 제공하는 것을 목적으로 한다.
상기한 목적을 이루기 위한 본 발명에 따른 수평 전계형 박막 트랜지스터 기판은 투명한 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선, 절연 기판 위에 형성되어 있는 기준 전극선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위에 형성되어 있는 반도체층, 반도체층의 소정 영역을 제외한 영역에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노 출하는 제1 접촉구와 기준 전극선을 노출하는 제2 접촉구를 가지는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 보호층 위에 형성되어 있으며 제2 접촉구를 통해 기준 전극선과 연결되는 기준 전극을 포함한다.
그리고 소정 영역을 제외한 반도체층, 저항성 접촉층 및 데이터 배선은 동일한 평면 패턴을 가질 수 있다.
여기서 화소 전극은 데이터선과 평행한 다수개의 가지를 가지며, 기준 전극은 가지 사이에 위치하도록 형성하고, 기준 전극선은 제1 및 제2 기준 전극선 2개를 포함하고, 이들 제2 기준 전극과 제2 기준 전극선은 연결부에 의하여 연결되는 것이 바람직하다. 또한, 화소 전극의 가지는 연결부와 중첩되며 연결부 보다 기준 전극과 더 가깝게 위치하도록 형성되어 있는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 층, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조 및 제조 방법에 대하여 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 1b, 1c는 도 1a의 Ib-Ib'선, Ic'-Ic''선에 대한 단면도이다.
도시한 바와 같이, 절연 기판(110) 위에 게이트 배선(121, 123, 125) 및 기준 전극 배선이 형성되어 있다. 게이트 배선(121, 123, 125)은 가로 방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123), 게이트선(121)의 일단에 형성되어 외부 신호를 전달 받는 게이트 패드(125)로 이루어진다.
기준 전극 배선은 제1 및 제2 기준 전극선(131a, 131b), 기준 전극(133) 및 다수개의 연결부(132)를 포함한다. 여기서 제1 및 제2 기준 전극선(131a, 131b)과 연결부(132)는 게이트 배선(121, 123, 125)과 동일한 층에 형성되어 있으나 기준 전극(133)은 후술하는 화소 전극(190)과 동일한 층에 형성되어 있다.
제1 및 제2 기준 전극선(131a, 131b)은 게이트선(121)과 평행하도록 형성되어 있다. 그리고 연결부(132)는 데이터선(171)과 평행하고, 제1 및 제2 기준 전극선(131a, 131b)과 연결되어 제1 및 제2 기준 전극선(131a, 131b)을 전기적으로 연결한다. 연결부(132)는 중앙이 소정 각도로 구부러져 있다. 기준 전극(133)은 제4 접촉구(184)를 통해 제1 기준 전극선(131a) 또는 제2 기준 전극선(131b)과 연결되어 있다.
게이트 배선(121, 123, 125)과 기준 전극(133)을 제외한 기준 전극 배선(131a, 131b, 132) 위에는 게이트 절연층(140)이 형성되어 있다. 게이트 절연층(140) 위에는 반도체층(151, 154)이 형성되어 있다. 반도체층(151, 154)은 게이트 전극(123) 상부에 위치하는 박막 트랜지스터의 채널부(154)와 세로 방향으로 길게 뻗어 있으며 채널부(154)를 상하로 연결하고 있는 데이터선부(151)를 포함한다. 반도체층(151, 154)의 위에는 저항성 접촉층(161, 163, 165)이 형성되어 있다. 저항성 접촉층(161, 163, 165)은 채널부(154) 위에서 양쪽으로 분리되어 소스부 접촉층(163)과 드레인부 접촉층(165)을 이루는 점을 제외하고는 반도체층(151, 154)과 동일한 평면적 모양을 가진다. 여기서 저항성 접촉층(161, 163, 165)은 N형 불순물로 고농도로 도핑된 비정질 규소로 이루어져 있다.
저항성 접촉층(161, 163, 165) 위에는 데이터선(171)이 세로 방향으로 뻗어 있고, 데이터선(171)에는 분지로서 소스 전극(173)이 형성되어 있다. 소스 전극(173)은 소스부 접촉층(163) 위에 형성되어 있다. 드레인부 접촉층(165)의 위에는 드레인 전극(175)이 형성되어 있고, 드레인 전극(175)은 화소 전극(190)과 연결되어 있다. 드레인 전극(175)의 일부는 화소 전극과 연결되는 부분으로 드레인 접촉층(165) 위에 형성되지 않을 수 있다. 그리고 데이터선(171)의 일단에는 외부 회로와 연결하기 위한 데이터 패드(179)가 형성되어 있다.
데이터선(171) 위에는 제1 내지 제4 접촉구(181 내지 184)를 가지는 보호 층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(185)를 노출하고, 제4 접촉구(184)는 제1 또는 제2 기준 전극선(131a, 131b)을 노출한다. 보호층(180)은 소스 전극(173)과 드레인 전극(175) 사이에 노출되어 있는 비정질 규소층(154)의 채널부를 보호하는 역할을 한다.
보호층(180) 위에는 ITO(indium tin oxide)와 같은 투명한 도전 물질로 이루어진 화소 전극(190)과 기준 전극(133)이 형성되어 있다. 또한, 보조 게이트 패드(95) 및 보조 데이터 패드(97)도 함께 형성되어 있다. 화소 전극(190)은 게이트선(121)과 데이터선(131)에 의해 정의되는 화소 영역 내에 위치하며, 데이터선(171)과 평행한 다수개의 가지를 가지도록 형성되어 있다. 여기서 화소 전극(190)의 가지들은 연결부(132)와 중첩되며 기준 전극(133)은 화소 전극(190)의 가지 사이에 위치하도록 형성되어 있다. 그리고 연결부(132)와 중첩되지 않은 화소 전극(190)은 연결부(132)보다 기준 전극(132)과 더 가깝도록 형성하여 기준 전극(133)과 화소 전극(190) 사이에 수평 전계가 형성되도록 한다. 또한, 연결부(132)와 중첩되는 화소 전극(190)의 면적이 종래보다 넓기 때문에 종래보다 충분한 유지 용량(Cst)를 형성할 수 있다.
또한, 화소 전극(190)을 투명 도전층으로 형성함으로 종래에 불투명한 도전층으로 형성할 때보다 투과율을 증가시킬 수 있다. 그리고 도 11에 도시한 바와 같이, 색필터 기판(1)과 본 발명에 따른 박막 트랜지스터 기판으로 액정 표시 장치를 형성하여 백라이트(350)로부터 빛이 액정 표시 장치로 입사된다. 본 발명에서는 화소 전극(190)을 데이터선(171)과 다른 층에 형성하기 때문에 화소 전극(190)을 데이터선(171)과 인접한 위치에 형성할 수 있고, 그와 중첩하도록 연결부(132)를 둘 수 있기 때문에 데이터선(171)과 화소 전극(190) 사이에서 발생될 수 있는 빛샘을 연결부가 방지한다.
보조 게이트 패드(95)와 보조 데이터 패드(97)는 각각 제2 및 제3 접촉구(182, 183)를 통하여 게이트 패드(125)와 데이터 패드(179)에 연결되어 있다. 보조 게이트 패드(95)와 보조 데이터 패드(97)는 형성하지 않을 수 있다. 이들도 안정한 ITO, IZO등으로 형성함으로써 패드부의 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 5c는 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 설명하기 위해 공정순서대로 도시한 도면으로, 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2c에 도시한 바와 같이, 기판(110) 위에 게이트 금속층을 증착하고 사진 식각하여 게이트 배선(121, 123, 125)과 기준 전극(133)을 제외한 기준 전극 배선(131a, 131b, 132)을 형성한다.
그리고 질화 규소로 이루어진 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑되어 있는 비정질 규소층(160)을 형성한다.
도 3a 내지 도 3c에 도시한 바와 같이, 불순물이 도핑되어 있는 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)을 함께 사진 식각하여 게이트 절연층(140) 위에 반도체층(151, 154)과 불순물이 도핑되어 있는 비정질 규소층 패턴(160A, 161)을 형성한다.
도 4a 내지 도 4c에 도시한 바와 같이, 비정질 규소층 패턴(160A, 161) 위에 금속층을 형성한 후 사진 식각 공정으로 데이터 배선(171, 173, 175, 179)을 형성한다. 이 후 데이터 배선(171, 173, 175, 179)으로 가리지 않은 비정질 규소층 패턴(160A)을 식각하여 게이트 전극(123)을 중심으로 양쪽으로 분리되도록 하여 저항성 접촉층(161, 163, 165)을 완성한다.
도 5a 내지 도 5c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 위에 보호층(180)을 형성한다. 그리고 사진 식각 공정으로 보호층(180) 및 게이트 절연층(140)의 소정 영역을 식각하여 제1 내지 제4 접촉구(181 내지 184)를 형성한다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3 접촉구(183)는 데이터 패드(179)를 노출하고 제4 접촉구(184)는 제1 또는 제2 기준 전극선(131a, 131b)를 노출한다.
마지막으로, 보호층(190) 위에 투명한 도전층을 형성한 후 패터닝하여 화소 전극(190) 및 기준 전극(133)을 형성한다. 그리고 보조 게이트 패드(95) 및 보조 데이터 패드(97)도 함께 형성한다. (도 1a 내지 도 1c 참조)
화소 전극(190)은 제1 접촉구(181)를 통해 드레인 전극(175)과 연결하고, 기준 전극(133)은 제4 접촉구(184)를 통해 제1 또는 제2 기준 전극선(131a, 131b)과 연결하고, 보조 게이트 패드(95)는 제2 접촉구(182)를 통해 게이트 패드(125)와 연결하고, 보조 데이터 패드(97)는 제3 접촉구(183)를 통해 데이터 패드(179)와 연결한다.
[제2 실시예]
도 6a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 6b, 6c는 도 6a의 VIb-VIb', VIc'-VIc''선에 대한 단면도이다.
제2 실시예에 따른 박막 트랜지스터 기판은 소스 전극과 드레인 전극 사이에 채널이 형성되는 채널부(154)를 제외하고 저항성 접촉층(151), 반도체층(161, 163, 165, 169), 데이터 배선(171, 173, 175, 179)이 동일한 평면 패턴을 가진다는 점이 제1 실시예와 다르고 기타의 구조적 특징은 제1 실시예와 같다. 또한 제1 실시예가 가지는 여러 이점들도 그대로 가진다.
도 7a 내지 도 10c는 제2 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 설명하기 위해 공정순서대로 도시한 도면으로, 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 7a 내지 도 7c에 도시한 바와 같이, 제1 실시예와 동일한 방법으로 게이트 배선(121, 123, 125) 및 기준 전극을 제외한 기준 전극 배선(131a, 131b, 132)을 형성한다. 그리고 이들 위에 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑되어 있는 비정질 규소층(160), 금속층(701)을 형성한다.
이후 금속층(701) 위에 감광층을 형성한 후 패터닝하여 감광층 패턴(PR)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널부(A : 이하 제1 영역이라 함), 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분(A)은 데이터 배선(171, 173, 175, 179)이 형성될 부분(B : 이하 제2 영역이라 함) 보다 얇게 형성한다. 그리고 그 외 영역(C : 이하 제3 영역이라 함)의 감광층은 모두 제거한다. 이 때, 제1 영역(A)에 남아 있는 감광층의 두께와 제2 영역(B)에 남아 있는 감광층의 두께의 비는 뒤에서 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 영역(A)의 두께를 제2 영역(B) 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광층의 두께를 달리하는 방법으로는 슬릿(slit)을 이용하거나 반투명층을 이용하여 형성할 수 있으므로 선택하여 사용한다.
도 8a 내지 도 8c에 도시한 바와 같이, 제3 영역의 금속층(701)을 제거하여 불순물이 도핑된 비정질 규소층(160)을 노출한다. 이후 제1 영역(A)의 감광층과 함께 제3 영역(C)의 불순물이 도핑되어 있는 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)을 식각하여 반도체층(151, 154)을 완성하고 채널부가 연결된 비정질 규소층 패턴(160A, 161) 및 데이터 배선(171, 179, 701A)을 형성한다. 이때 제2 영역(B)의 감광층도 일부 식각된다.
도 9a 내지 도 9c에 도시한 바와 같이, 애싱하여 제1 영역(A)에 남겨진 감광층 찌꺼기를 제거하고 제1 영역의 금속층(701)을 노출한다. 그리고 제1 영역(A)의 금속층(701), 불순물이 도핑된 비정질 규소층(160)을 제거한 뒤 제2 영역(B)의 감광층 패턴을 제거하여 데이터 배선(171, 173, 175, 179) 및 저항성 접촉층(161, 163, 165, 169)을 완성한다. 이때 제1 영역(A)의 반도체층(154)의 일부가 제거될 수 있다. 제2 영역(B)의 감광층 패턴은 제1 영역(A)의 비정질 규소층을 제거하기 전에 제거할 수 있다.
도 10a 내지 도 10c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 위에 보호층(180)을 형성한다. 그리고 사진 식각하여 게이트 패드(125), 데이터 패드(179), 데이터선(171)을 각각 드러내는 제1 내지 제3 접촉구(181, 182, 183)를 형성한다. 그리고 제1 기준 전극선(131a) 또는 제2 기준 전극선(131b)을 노출하는 제4 접촉구(184)도 함께 형성한다.
마지막으로 보호층 위에 ITO, IZO 등의 투명한 도전체를 증착한 후 사진 식각하여 화소 전극(190) 및 기준 전극(133)을 형성한다. 그리고 보조 게이트 패드(95)와 보조 데이터 패드(97)도 함께 형성한다. (도 7a 내지 도 7c참조)
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 본 발명에 따른 박막 트랜지스터 기판을 형성하면 동일한 층에 화소 전극 및 기준 전극이 위치하므로 이들에 의해 충전되는 정전 용량을 일정하게 할 수 있다. 따라서 플리커 및 잔상의 변화를 최소화하여 고품질의 박막 트랜지스터 기판을 제공할 수 있다.

Claims (5)

  1. 투명한 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선,
    상기 절연 기판 위에 형성되어 있는 기준 전극선,
    상기 기판 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 반도체층의 소정 영역을 제외한 영역에 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 노출하는 제1 접촉구와 상기 기준 전극선을 노출하는 제2 접촉구를 가지는 보호층,
    상기 보호층 위에 형성되어 있으며 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극,
    상기 보호층 위에 형성되어 있으며 상기 제2 접촉구를 통해 상기 기준 전극선과 연결되는 기준 전극을 포함하고,
    상기 소정 영역을 제외한 상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선은 동일한 평면 패턴을 가지는 수평 전계형 박막 트랜지스터 기판.
  2. 삭제
  3. 제1항에서,
    상기 화소 전극은 상기 데이터선과 평행한 다수개의 가지를 가지며, 상기 기준 전극은 상기 가지 사이에 위치하도록 형성되어 있는 수평 전계형 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 기준 전극선은 제1 및 제2 기준 전극선 2개를 포함하고, 이들 제1 기준 전극선과 제2 기준 전극선은 연결부에 의하여 연결되어 있는 수평 전계형 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 화소 전극의 가지는 상기 연결부와 중첩되며 상기 연결부 보다 상기 기준 전극과 더 가깝게 위치하도록 형성되어 있는 수평 전계형 박막 트랜지스터 기판.
KR1020020065491A 2002-10-25 2002-10-25 수평 전계형 박막 트랜지스터 기판 KR100895308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020065491A KR100895308B1 (ko) 2002-10-25 2002-10-25 수평 전계형 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020065491A KR100895308B1 (ko) 2002-10-25 2002-10-25 수평 전계형 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040036822A KR20040036822A (ko) 2004-05-03
KR100895308B1 true KR100895308B1 (ko) 2009-05-07

Family

ID=37335462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020065491A KR100895308B1 (ko) 2002-10-25 2002-10-25 수평 전계형 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100895308B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318435B1 (ko) * 2005-11-03 2013-10-16 엘지디스플레이 주식회사 횡전계 방식 박막 트랜지스터 어레이 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036533A (ko) * 1997-10-16 1999-05-25 다니구찌 이찌로오, 기타오카 다카시 면내 스위칭형 액정표시장치
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20020005899A (ko) * 2000-07-10 2002-01-18 구본준, 론 위라하디락사 횡전계 방식의 액정 표시장치 및 그 제조방법
KR20020069168A (ko) * 2001-02-23 2002-08-29 닛뽄덴끼 가부시끼가이샤 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990036533A (ko) * 1997-10-16 1999-05-25 다니구찌 이찌로오, 기타오카 다카시 면내 스위칭형 액정표시장치
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20010106862A (ko) * 2000-05-23 2001-12-07 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20020005899A (ko) * 2000-07-10 2002-01-18 구본준, 론 위라하디락사 횡전계 방식의 액정 표시장치 및 그 제조방법
KR20020069168A (ko) * 2001-02-23 2002-08-29 닛뽄덴끼 가부시끼가이샤 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법

Also Published As

Publication number Publication date
KR20040036822A (ko) 2004-05-03

Similar Documents

Publication Publication Date Title
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US7295257B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
TW200403859A (en) Thin film transistor array panel
KR20160145229A (ko) 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010055970A (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100493380B1 (ko) 액정표시장치의 제조방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100895308B1 (ko) 수평 전계형 박막 트랜지스터 기판
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR20080058036A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2002131783A (ja) アクティブマトリクス型表示装置
US20060054889A1 (en) Thin film transistor array panel
KR101969428B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR100870014B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee