KR100870014B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100870014B1
KR100870014B1 KR1020020052509A KR20020052509A KR100870014B1 KR 100870014 B1 KR100870014 B1 KR 100870014B1 KR 1020020052509 A KR1020020052509 A KR 1020020052509A KR 20020052509 A KR20020052509 A KR 20020052509A KR 100870014 B1 KR100870014 B1 KR 100870014B1
Authority
KR
South Korea
Prior art keywords
gate
pad
layer
data
contact hole
Prior art date
Application number
KR1020020052509A
Other languages
English (en)
Other versions
KR20040021068A (ko
Inventor
최권영
임승택
김원주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020052509A priority Critical patent/KR100870014B1/ko
Priority to DE60336441T priority patent/DE60336441D1/de
Priority to EP03019534A priority patent/EP1394597B1/en
Priority to US10/653,556 priority patent/US7294855B2/en
Priority to TW092124224A priority patent/TWI293138B/zh
Priority to JP2003309757A priority patent/JP2004096115A/ja
Priority to CNB031648053A priority patent/CN100465704C/zh
Publication of KR20040021068A publication Critical patent/KR20040021068A/ko
Priority to US11/875,199 priority patent/US7883942B2/en
Application granted granted Critical
Publication of KR100870014B1 publication Critical patent/KR100870014B1/ko
Priority to JP2010161992A priority patent/JP5302275B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 보호층 위에 형성되어 있으며 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 보호층 위에 형성되어 있으며 제3 접촉구를 포함하고, 보조 데이터 패드는 요철(凹凸)을 가지도록 형성되어 있다.
박막트랜지스터기판, 데이터패드

Description

박막 트랜지스터 기판{Thin film transistor array panel}
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a내지 도 2c는 제1 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 4a 내지 도 4b는 제2 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 설명하기 위한 도면이다.
도5a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도5b, 5c는 각각 제3 실시예의 Vb-Vb', Vc-Vc'선에 대한 단면도이다.
도 6a 내지 8b는 제3 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 설명하기 위한 도면이다.
도9a, 도 9b는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 10a,10b는 제4 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법을 설명하기 위한 도면이다.
※도면의 주요 부분에 대한 부호의 설명※
95 : 보조 게이트 패드 97 : 보조 데이터 패드
110 : 절연 기판 121 : 게이트선
123 : 게이트 전극 125 : 게이트 패드
131 : 유지 전극선 140 : 게이트 절연층
151, 154, 157, 159 : 반도체층 161, 163, 165, 167, 169 : 저항성 접촉층
171 : 데이터 선 173 : 소스 전극
175 : 드레인 전극 177 : 유지 전극
179 : 데이터 패드 190 : 화소 전극
본 발명은 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터(Thin Film Transistor, TFT) 기판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트 랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터 기판을 형성한 후 동작 유무를 검사하기 위해서는 그로스 검사(Gross test)를 실시한다. 그로스 검사는는 테스터기의 프로브 팁(probe tip)을 보조 데이터 패드에 접촉한 후 전압을 인가하여 동작 유무를 검사한다.
그러나 그로스 검사를 위해 프로브 팁을 보조 데이터 패드에 접촉시킬 때 프로브 팁이 고정되지 않아 보조 데이터 패드 위를 미끄러지면서 긁게 되어 보조 데이터 패드에 스크래치를 형성하고 프로브 팀에 보조 데이터 패드 찌꺼기가 묻게 된다. 그런데 보조 데이터 패드를 이루는 ITO(indiem tin oxide) 또는 IZO(indium zinc oxide)는 비저항이 커서 이러한 물질이 프로브 팁에 쌓일 경우 프로브 팁의 접촉 저항이 지나치게 커져 검사의 신뢰성을 떨어뜨리게 된다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 그로스 검사시 보조 데이터 패드와 프로브 팁 사이의 접촉 저항 증가를 방지하여 검사의 신뢰성을 확보하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되 어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 보호층 위에 형성되어 있으며 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 보호층 위에 형성되어 있으며 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 보조 데이퍼 패드는 요철(凹凸)을 가지도록 형성되어 있다.
또는 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 보호층 위에 형성되어 있으며 제2 접촉구 및 제3를 통해 각각 게이트 패드 및 데이터 패드 연결되는 보조 게이트 패드 및 보조 데이터 패드를 포함하고, 데이터 패드는 홈을 가지며 보조 데이터 패드는 데이터 패드의 표면과 데이터 패드의 홈 내부를 타고 형성되어 있다.
다른 기판으로는 절연 기판, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소전극, 보호층 위에 형성되어 있으며 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드, 보호층 위에 형성되어 있으며 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 보조 데이터 패드는 요철(凹凸)을 가지도록 형성되어 있다.
상기한 목적을 달성하기 위한 또 다른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연 결되어 있는 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층, 반도체층 위의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제1 접촉구, 게이트 패드를 노출하는 제2 접촉구, 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소전극, 보호층 위에 형성되어 있으며 제2 접촉구 및 제3 접촉구를 통해 각각 게이트 패드 및 데이터 패드와 연결되는 보조 게이트 패드 및 보조 데이터 패드를 포함하고, 데이터 패드는 홈을 가지며, 보조 데이터 패드는 데이터 패드의 표면과 데이터 패드의 홈 내부를 타고 형성되어 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.
[제1 실시예]
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.
도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(125), 게이트선(121)의 일 부분인 게이트 전극(123)을 포함한다.
그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다. 게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154)과, 비정질 규소와 같은 반도체 물질에 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165, 167, 169)이 형성되어 있다.
저항성 접촉층(161, 163, 165, 167, 169) 및 게이트 절연층(140) 위에는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극이 크롬 패턴(711, 731, 751, 791)과 알루미늄 패턴(712, 732, 752, 792)의 이중층으로 형성되어 있다. 그리고 유리 용량을 향상시키기 위해 게이트선(121)과 중첩되도록 유지 용량용 전극(177)이 형성되어 있다. 유지 용량이 충분할 경우 형성하지 않을 수 있다.
데이터 배선(171, 173, 175, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 여기서 데이터 패드(179)는 제1 및 제2 홈(181, 182)을 가지고 있다. 제1 및 제2 홈(181, 182)은 데이터 패드(97) 하부의 게이트 절연막(123)에 까지 형성되어 있다. 즉, 데이터 패드(179)의 홈(181, 182)을 통하여 노출되는 그 하부의 게이트 절연층(140)도 제거되어 있다.
이 때, 홈(181, 182)의 수는 필요에 따라 더 많거나 적을 수 있고, 홈(181, 183)의 모양도 직사각형등으로 다양하게 변형될 수 있다.
그리고 데이터 배선 위에 보호층(180)이 형성되어 있다. 보호층(180)에는 제1 내지 제4접촉구(183 내지 186)가 형성되어 있다. 제1 접촉구(183)는 드레인 전극(175)을 노출하고, 제2 접촉구(184)는 게이트 패드(125)를 노출하고, 제3 접촉구(185)는 유지 용량용 전극(177)을 노출한다. 제 4 접촉구(186)는 제1 접촉구(181), 제2 접촉구(182) 및 데이터 패드(179)를 노출한다.
보호층(180) 위에는 제1및 제3 접촉구(183, 185)를 통해 각각 드레인 전극(175) 및 유지 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(184)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95)가 형성되어 있다. 그리고 제4 접촉구 뿐만 아니라 제1 및 제2 홈(181, 182) 내부를 따라 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이와 같이 보조 데이터 패드(97)가 제1 및 제2 홈(181, 182) 내부를 따라 형성되면 보조 데이터 패드(97)의 표면도 요철을 가지게 된다. 보조 데이터 패드(97)의 표면이 요철을 가지면 그로스 검사시 프로브 팁이 미끄러지지 않게 된다.
이상 설명된 박막 트랜지스터 기판을 제조하는 방법을 도 2a 내지 도 2c를 참조하여 설명하면 다음과 같다. 먼저 도 2a에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속층을 형성한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125)을 형성한다. 그리고 게이트 배선(121 123, 125) 위에 게이트 절연층(140)을 형성한다.
이후, 게이트 절연층(140) 위에 불순물이 도핑되지 않은 비정질 규소층 및 불순물이 고농도로 도핑된 비정질 규소층을 형성한 후 사진 식각 공정으로 비정질 규소층을 식각하여 게이트 절연층(140) 바로 위에 반도체층(151, 154)과 저항성 접촉층(160A, 161, 163, 165)을 형성한다.
그리고 도 2b에 도시한 바와 같이, 저항성 접촉층(160A, 161, 163, 165)을 포함하는 기판 위에 크롬층, 알루미늄층을 형성한 후 사진 식각 공정으로 패터닝하여 크롬 패턴(711, 731, 751, 771, 791) 및 알루미늄 패턴(712. 732. 752. 772. 792)의 복수층인 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다.
소스 전극(173)의 일부는 반도체층(154)을 벗어나 형성되고, 소스와 드레인 전극(173, 175) 사이에 있는 반도체층(154)은 채널부가 된다. 채널부는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로 하여 저항성 접촉층(160A)을 식각하여 제거함으로써 완성된다.
또한, 데이터 패드(179)는 제1 및 제2 홈(181, 182)을 가지도록 형성된다. 본 실시예에서는 데이터 패드(179)를 다수개로 분리하기 위한 접촉구를 2개 형성하였으나 데이터 패드(179)의 크기에 따라서 2개 이상 형성하여도 무방하다
도 2c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 절연 물질을 도포하여 보호층(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉구(183 내지 184)를 형성한다.
보호층(180) 및 게이트 절연층(140)은 식각 선택비를 달리하여 식각하기가 어려우므로 제4 접촉구 형성시에 데이터 패드(179)에 형성되어 있는 제1 및 제2 홈(181, 182)를 통하여 노출되어 있는 게이트 절연층(140)도 제거된다.
이후, 제3 내지 제6 접촉구(183 내지 186)를 포함하는 기판 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다.(도 1b참조)
[제2 실시예]
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다. 도시한 바와 같이 제2 실시예는 데이터 패드부를 제외하고 제1 실시예와 동일한 구 조를 가진다. 즉, 제2 실시예에서는 데이터 패드(179)의 제1 및 제2 홈(181, 182)이 알루미늄층에만 형성되어 있고, 크롬층에는 홈이 형성되어 있지 않다.
이러한 구조의 데이터 패드(179)를 가지는 박막 트랜지스터 기판을 형성하는 방법은 다음과 같다. 먼저 도 4a에 도시한 바와 같이 절연 기판(110) 위에 게이트 배선(121, 123, 125), 게이트 절연층(140), 반도체층(151, 154), 저항성 접촉층(161, 163, 165)을 형성한다. 이상의 공정은 제1 실시예와 동일하다.
저항성 접촉층 위에 크롬층, 알루미늄층을 형성하고 알루미늄층 위에 제1 감광층 패턴을 형성한 후, 알루미늄층을 식각하여 제1 및 제2 홈(181, 182) 형성되어 있는 알루미늄 패턴(711, 731, 751, 791)을 형성한다.
이후 제1 감광층 패턴을 제거하고, 알루미늄 패턴 위에 제2 감광층 패턴을 형성한다. 제2 감광층 패턴은 제1 및 제2 홈(181, 182)도 덮도록 형성하여 그 하부의 크롬층이 노출되지 않도록 한다. 제2 감광층 패턴은 제1 홈 및 제2 홈 대응되는 부분을 제외하고 나머지 영역은 제1 감광층 패턴과 동일하다.
제2 감광층 패턴을 마스크로 하여 크롬층을 식각하여 알루미늄 패턴(711, 731, 751, 771, 791) 및
크롬 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 전극(177)을 완성한다.
본 실시예에서는 제1 감광층 패턴을 이용하여 홈(181, 182)을 가지는 알루미늄층 패턴을 먼저 형성하고, 제2 감광층 패턴을 이용하여 크롬층 패턴을 나중에 형성하나, 이와 달리 먼저 제1 감광층 패턴을 이용하여 홈이 없는 알루미늄층 패턴과 크롬층 패턴을 동시에 형성하고 제2 감광층 패턴을 이용하여 알루미늄층에 홈을 형성할 수도 있다.
도 4b에 도시한 바와 같이 제3 내지 제6 접촉구(183 내지 186)을 가지는 보호층(180)을 형성하고 보호층(180)위에 투명한 도전 금속층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95), 보조 데이터 패드(97)를 형성한다.(도 2 참조) 이상의 공정은 제1 실시예와 동일하다.
[제3 실시예]
도 5a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 5b및 도 5c는 도 5a의 Vb-Vb′선, Vc-Vc'선으로 절단한 단면도이다.
도 5a 내지 도 5c에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다.
게이트 배선(121, 123, 125)은 게이트선(121), 게이트 패드(125), 게이트 전극(123)을 포함한다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지 용량용 전극(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연층(140)이 형성되어 있고, 게이트 절연층(140) 위에 반도체층(151, 154, 157, 159)과 저항성 접촉층(161, 163, 165, 167, 169)이 형성되어 있다.
그리고 저항성 접촉층(161, 163, 165, 167, 169) 위에 크롬 패턴(711, 731, 751, 771, 791)과 알루미늄 패턴(712, 732, 752, 772, 792)의 이중층으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 전극(177)이 형성되어 있다.
데이터 배선(171, 173, 175, 179)은 데이터선(171), 데이터 패드(179), 소스 전극(173), 드레인 전극(175)을 포함한다. 데이터 배선(171, 173, 175, 179) 및 유지 전극(177)과 저항성 접촉층(161, 163, 165, 167, 169)은 동일한 평면 패턴으로 형성되며, 반도체층(151, 154, 157, 159)은 채널부(154)를 제외하면 동일한 평면 패턴으로 형성되어 있다. 즉, 채널부(154)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 반도체층(154)은 분리되지 않고 연결되어 박막 트랜지스터의 채널을 형성한다.
그리고 데이터 패드(179)는 제1 및 제2 홈(181, 182)을 가지고 있다. 제1 및 제2 홈(181, 182)은 데이터 패드(179) 하부의 게이트 절연층(140)에 까지 형성되어 있다. 즉, 데이터 패드(179)의 홈(181, 182)을 통하여 노출되는 그 하부의 게이트 절연층(140)도 제거되어 있다. 이 때, 홈(181, 182)의 수는 필요에 따라 더 많거나 적을 수 있고, 홈(181, 193)의 모양도 직사각형 등으로 다양하게 변형될 수 있다.
유지 전극(177)은 유지 전극선(131)을 형성하지 않을 경우 형성하지 않는다.
데이터 배선(171, 173, 175, 179) 및 유지 전극(177) 위에는 제1 내지 제5 접촉구(183 내지 187)를 포함하는 보호층(180)이 형성되어 있다. 제1 접촉구(181)는 드레인 전극(175)을 노출하고, 제2 접촉구(182)는 게이트 패드(125)를 노출하고, 제3, 4 접촉구(185, 186)는 유지 전극(177)을 노출한다. 그리고 제5 접촉구(187)는 제1 홈(181), 제2 홈(182) 및 데이터 패드(179)를 노출한다.
보호층(180) 위에는 제3 , 5, 6접촉구(183, 185, 186)을 통해 드레인 전극(175) 및 유지 전극(177)에 각각 연결되는 화소 전극(190), 제4 접촉구(184)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95)가 형성되어 있다. 또한, 제1 및 제2 홈과 제7 접촉구 내부를 연결하며, 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다.
이와 같은 제3 실시예에 따른 박막 트랜지스터 기판을 제조하는 방법은 다음과 같다. 먼저 도 6a 내지 도 6b에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 금속층을 형성한 후 패터닝하여 게이트 배선(121, 123, 125)를 형성한다. 그리고 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연층(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160), 크롬층(701), 알루미늄층(702)을 형성한다.
알루미늄층 바로 위에 감광층을 형성한 후 노광 및 현상하여 감광층 패턴(PR)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널부(151)가 될 소스 전극과 드레인 전극 사이의 제1 부분(A)은 데이터 배선이 형성 될 부분인 제2 부분(B) 보다 두께가 얇게 되도록 하며, 다른 부분(C)의 감광층은 모두 제거하여 제2 배선층(702)을 노출한다.
이와 같은 감광층(PR)의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다.
도 7a 내지 도 7b에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 하여 알루미늄층(702), 크롬층(701), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)을 순차적으로 식각하여 알루미늄 패턴(711, 731, 751, 771, 791)과 크롬 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159)을 형성한다.
데이터 패드(179)는 제1 및 제2 홈(181, 182)에 의해 다수개의 패드로 분리된다. 본 실시예에서는 데이터 패드(179)를 다수개로 분리하기 위한 접촉구를 2개 형성하였으나 데이터 패드(179)의 크기에 따라서 2개 이상 형성하여도 무방하다.
좀더 구체적으로 설명하면, 감광층 패턴을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광층 패턴이 형성되지 않은 영역(제3 부분 : C)을 습식 식각하여 알루미늄층(702)과 크롬층(701)을 제거함으로써 불순물이 도핑된 비정질 규소층(160)을 노출한다.
이후 제1 부분(A)의 감광층과 함께 제3 부분(C)의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)을 건식 식각하여 반도체층을 완성하고 채널부가 분리되지 않은 저항성 접촉층을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다.
다음으로, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 알루미늄 패턴(702)을 노출한다.
이어서, 제1 부분(A)의 알루미늄층(702), 크롬층(701) 및 불순물이 도핑된 비정질 규소층(163, 165)을 식각하여 크롬 패턴(711, 731, 751, 771, 791) 및 저항성 접촉층(161, 162, 163, 165, 169)을 형성한다.
이후, 제2 부분(B)의 감광층(PR)을 제거하여 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159), 크롬 패턴(711, 731, 751, 771, 791) 및 알루미늄 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 완성한다
도 8a 내지 8b에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 보호층(180)을 형성한 후 사진 식각 공정으로 제3 내지 7 접촉구(183 내지 187)를 형성한다. 이 때, 데이터 패드(179)의 홈(181, 182)을 통하여 노출되어 있는 게이트 절연층(140)도 식각된다. 이후, 제3 내지 제7 접촉구(183 내지 187)를 포함하는 기판 전면에 투명한 도전 물질인 IZO등으로 도전층을 형성한 후 패터닝하여 화소 전극(190), 보조 게이트 패드(95) 및 보조 데이터 패드(97)를 형성한다.
화소 전극(190)은 제3 접촉구(183)를 통해 드레인 전극(175)과 연결되고, 제5 및 제6 접촉구(185, 186) 통해 유지 용량용 전극(177)과 연결되고, 보조 게이트 패드(95)는 제4 접촉구(184)를 통해 게이트 패드(125)와 연결되며, 보조 데이터 패드(97)는 제1, 2, 7 접촉구(187)를 통해 데이터 패드(179)와 연결된다.
[제4 실시예]
도 9a, 9b는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 단면도이다. 도시한 바와 같이 제4 실시예는 데이터 패드(179)를 제외하고 제3 실시예와 동 일한 구조를 가진다. 즉, 제4 실시예에서는 데이터 패드(179)의 알루미늄층에만 제1 및 제2 홈(181, 182)이 형성되어 있고 크롬층에는 홈이 형성되지 않는다.
이러한 구조의 박막 트랜지스터 기판을 형성하는 방법은 다음과 같다. 도 10a, 10b에 도시한 바와 같이, 절연 기판(110)에 게이트 배선(121, 123, 125), 게이트 절연층(140)을 형성한다. 그리고 게이트 절연층(140) 위에 불순물이 도핑되지 않은 비정질 규소층, 불순물이 도핑된 비정질 규소층을 형성한 후 데이터 배선을 형성하기 위한 제1 감광층 패턴을 형성한다. 제1 감광층 패턴을 형성하는 공정까지는 제3 실시예와 동일하다.
이후, 제1 감광층 패턴이 형성되지 않은 영역을 식각하여 알루미늄층을 제거하여 알루미늄 패턴(711 731, 751, 771, 791)을 형성한다. 이때 제1 홈(181) 및 제2 홈(182)이 형성된다.
제1 감광층 패턴을 제거한 후, 기판 위에 감광층을 다시 형성한 후 노광 및 현상하여 제1 홈(181) 및 제2 홈(182)을 노출하지 않는 제2 감광층 패턴을 형성한다. 제2 감광층 패턴은 제3 실시예에 따른 박막 트랜지스터 기판을 제조하는 과정 중 데이터 배선을 형성하기 위하여 형성하는 감광층 패턴과 동일하다. 즉, 제2 감광층 패턴은 박막 트랜지스터의 채널부(151)가 될 소스 전극과 드레인 전극 사이의 제1 부분(A)은 데이터 배선이 형성 될 부분인 제2 부분(B) 보다 두께가 얇게 되도록 하여, 다른 부분(C)의 감광층은 모두 제거하여 제2 배선층(702)을 노출한다. 이후의 공정인 크롬층, 비정질 규소층을 식각하여 데이터 배선을 형성하고, 접촉구를 가지는 보호층, 화소 전극, 보조 게이트 패드, 보조 데이터 패드를 형성하는 공정 은 제3 실시예와 동일하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명에 따른 보조 데이터 패드(97)는 그로스 검사 시 보조 데이터 패드(97)와 프로브 팁 사이의 저항을 최소화하여 검사의 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 기판 위에 형성되어 있는 게이트 절연층,
    상기 게이트 전극과 대응되는 상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 게이트 절연층 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 상기 소스 전극과 대향되며 상기 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극,
    상기 보호층 위에 형성되어 있으며 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드,
    상기 보호층 위에 형성되어 있으며 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 포함하고,
    상기 보조 데이터 패드는 요철(凹凸)을 가지도록 형성되어 있으며 상기 요철은 상기 제3 접촉구 내에 위치하는 박막 트랜지스터 기판.
  2. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 기판 위에 형성되어 있는 게이트 절연층,
    상기 게이트 전극과 대응되는 상기 게이트 절연층 위에 형성되어 있는 반도체층,
    상기 게이트 절연층 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 상기 소스 전극과 대향되며 상기 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극,
    상기 보호층 위에 형성되어 있으며 상기 제2 접촉구 및 제3를 통해 각각 상기 게이트 패드 및 상기 데이터 패드 연결되는 보조 게이트 패드 및 보조 데이터 패드를 포함하고,
    상기 데이터 패드는 상기 제3 접촉구 내에 위치하며 상기 기판을 노출하는 복수의 관통 구멍을 가지며 상기 보조 데이터 패드는 상기 데이터 패드의 표면과 상기 데이터 패드의 관통 구멍 내부를 타고 형성되어 있는 박막 트랜지스터 기판.
  3. 절연 기판,
    상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층,
    상기 반도체층 위의 소정 영역을 제외하고 상기 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극,
    상기 보호층 위에 형성되어 있으며 상기 제2 접촉구를 통해 상기 게이트 패드와 연결되는 보조 게이트 패드,
    상기 보호층 위에 형성되어 있으며 상기 제3 접촉구를 통해 상기 데이터 패드와 연결되는 보조 데이터 패드를 포함하고,
    상기 보조 데이터 패드는 요철(凹凸)을 가지도록 형성되어 있으며 상기 요철은 상기 제3 접촉구 내에 위치하는 박막 트랜지스터 기판.
  4. 절연 기판,
    상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연층,
    상기 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층,
    상기 반도체층 위의 소정 영역을 제외하고 상기 반도체층과 동일한 평면 패턴으로 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 노출하는 제1 접촉구, 상기 게이트 패드를 노출하는 제2 접촉구, 상기 데이터 패드를 노출하는 제3 접촉구를 포함하는 보호층,
    상기 보호층 위에 형성되어 있으며 상기 제1 접촉구를 통해 상기 드레인 전극과 연결되는 화소전극,
    상기 보호층 위에 형성되어 있으며 상기 제2 접촉구 및 제3 접촉구를 통해 각각 상기 게이트 패드 및 상기 데이터 패드와 연결되는 보조 게이트 패드 및 보조 데이터 패드를 포함하고,
    상기 데이터 패드는 상기 제3 접촉구 내에 위치하며 상기 기판을 노출하는 복수의 관통 구멍을 가지며, 상기 보조 데이터 패드는 상기 데이터 패드의 표면과 상기 데이터 패드의 관통 구멍 내부를 타고 형성되어 있는 박막 트랜지스터 기판.
  5. 제1항 내지 제4항 중의 어느 한 항에서,
    상기 데이터 패드는 크롬층, 알루미늄층의 이중층으로 형성되어 있는 박막 트랜지스터 기판.
  6. 제1항 내지 제4항 중의 어느 한 항에서,
    상기 보조 데이터 패드는 IZO 로 형성되어 있는 박막 트랜지스터 기판.
  7. 삭제
  8. 삭제
KR1020020052509A 2002-09-02 2002-09-02 박막 트랜지스터 기판 KR100870014B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020020052509A KR100870014B1 (ko) 2002-09-02 2002-09-02 박막 트랜지스터 기판
EP03019534A EP1394597B1 (en) 2002-09-02 2003-09-01 Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
DE60336441T DE60336441D1 (de) 2002-09-02 2003-09-01 Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
TW092124224A TWI293138B (en) 2002-09-02 2003-09-02 Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US10/653,556 US7294855B2 (en) 2002-09-02 2003-09-02 Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
JP2003309757A JP2004096115A (ja) 2002-09-02 2003-09-02 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
CNB031648053A CN100465704C (zh) 2002-09-02 2003-09-02 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
US11/875,199 US7883942B2 (en) 2002-09-02 2007-10-19 Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
JP2010161992A JP5302275B2 (ja) 2002-09-02 2010-07-16 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020052509A KR100870014B1 (ko) 2002-09-02 2002-09-02 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040021068A KR20040021068A (ko) 2004-03-10
KR100870014B1 true KR100870014B1 (ko) 2008-11-21

Family

ID=37325299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020052509A KR100870014B1 (ko) 2002-09-02 2002-09-02 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100870014B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366862B1 (ko) * 2007-03-30 2014-02-21 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980072407A (ko) * 1997-03-05 1998-11-05 구자홍 액정 표시 장치의 구조 및 그 제조 방법
JPH11133452A (ja) * 1997-10-28 1999-05-21 Nec Corp 半導体デバイスおよびその製造方法
JP2000221542A (ja) * 1999-01-29 2000-08-11 Fujitsu Ltd 薄膜トランジスタ基板
KR20010028532A (ko) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980072407A (ko) * 1997-03-05 1998-11-05 구자홍 액정 표시 장치의 구조 및 그 제조 방법
JPH11133452A (ja) * 1997-10-28 1999-05-21 Nec Corp 半導体デバイスおよびその製造方法
JP2000221542A (ja) * 1999-01-29 2000-08-11 Fujitsu Ltd 薄膜トランジスタ基板
KR20010028532A (ko) * 1999-09-21 2001-04-06 구본준, 론 위라하디락사 액정표시장치

Also Published As

Publication number Publication date
KR20040021068A (ko) 2004-03-10

Similar Documents

Publication Publication Date Title
KR100338480B1 (ko) 액정표시장치및그제조방법
US20050170564A1 (en) Thin film tansistor array panel and fabricating method thereof
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
CN107808886B (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
US8143624B2 (en) Display device and method of manufacturing the same
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040097517A (ko) 박막 트랜지스터 기판
KR100874643B1 (ko) 액정표시소자 및 그 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20010055970A (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100870014B1 (ko) 박막 트랜지스터 기판
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100956336B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878276B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20010010116A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100870008B1 (ko) 박막 트랜지스터 기판
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100234891B1 (ko) 액정표시장치 및 그 제조방법
KR100895308B1 (ko) 수평 전계형 박막 트랜지스터 기판
KR100729768B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100859523B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 12