KR100874643B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100874643B1
KR100874643B1 KR1020020056503A KR20020056503A KR100874643B1 KR 100874643 B1 KR100874643 B1 KR 100874643B1 KR 1020020056503 A KR1020020056503 A KR 1020020056503A KR 20020056503 A KR20020056503 A KR 20020056503A KR 100874643 B1 KR100874643 B1 KR 100874643B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
pixel electrode
gate line
storage
Prior art date
Application number
KR1020020056503A
Other languages
English (en)
Other versions
KR20040026004A (ko
Inventor
최우혁
이상철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020056503A priority Critical patent/KR100874643B1/ko
Priority to US10/620,592 priority patent/US6958788B2/en
Publication of KR20040026004A publication Critical patent/KR20040026004A/ko
Application granted granted Critical
Publication of KR100874643B1 publication Critical patent/KR100874643B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Abstract

본 발명은 스토리지용량을 최대화할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자는 기판 상에 형성되는 게이트라인과, 상기 게이트라인을 덮도록 형성되는 게이트절연막과, 활성층과 오믹접촉층을 포함하여 상기 게이트절연막 상에 형성되는 반도체층과, 상기 오믹접촉층 및 상기 활성층의 일부를 관통하여 잔존하는 상기 활성층을상기 게이트라인의 폭보다 넓게 노출시키는 스토리지접촉홀과, 상기 스토리지접촉홀을 통해 상기 반도체층과 접촉되며, 스토리지 캐패시터의 일측 전극인 상기 게이트라인을 가로질러 신장되게 형성되어 상기 스토리지 캐패시터의 타측 전극을 이루는 화소전극을 구비한다.

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}
도 1은 종래의 액정표시소자의 하부기판을 나타내는 평면도.
도 2는 도 1에서 선"A-A'"를 따라 절취한 액정표시소자의 하부기판을 나타내는 단면도.
도 3a 내지 도 3d는 도 2에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도.
도 4는 종래 액정표시소자의 스토리지캐패시터의 다른 형태를 나타내는 단면도.
도 5는 본 발명의 제1 실시 예에 따른 액정표시소자의 하부기판을 나타내는 평면도.
도 6은 도 5에서 선"B-B'"를 따라 절취한 액정표시소자의 하부기판을 나타내는 단면도.
도 7a 내지 도 7f는 도 6에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도.
도 8은 본 발명의 제2 실시 예에 따른 액정표시소자의 하부기판을 나타내는 평면도.
도 9는 도 8에서 선"C-C'"를 따라 절취한 액정표시소자의 하부기판을 나타내는 단면도.
도 10a 내지 도 10f는 도 9에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,31 : 하부기판 2,32 : 게이트라인
4,34 : 데이터라인 6,36 : 게이트전극
8,38 : 소스전극 10,40 : 드레인전극
12,42 : 게이트절연막 14,44 : 활성층
16,46 : 오믹접촉층 18,48 : 보호층
20,50 : 드레인접촉홀 22,52 : 화소전극
24,54 : 스토리지전극 26,56 : 스토리지접촉홀
본 발명은 액정표시소자에 관한 것으로, 특히 스토리지용량을 최대화할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
통상의 액정표시소자는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)에 접속되게 된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.
이러한 액정표시소자의 하부기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조공정이 복잡하여 액정패널의 제조단가 상승의 중요원인이 되고 있다. 이를 해결하기 위하여, 하부기판은 마스크공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피공정, 식각공정, 박리공정 및 검사공정 등과 같은 여러 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 5마스크공정에서 하나의 마스크 공정을 줄인 4마스크 공정이 대두되고 있다.
도 1 및 도 2는 4마스크공정으로 형성되는 하부기판을 나타내는 평면도 및 단면도이다.
도 1 및 도 2를 참조하면, 액정표시소자의 하부기판(1)은 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 TFT부(TP)와, TFT부(TP)의 드레인전극(10)에 접속되는 화소전극(22)과, 화소전극(22)과 이전단 게이트라인(2)과의 중첩부분에 위치하는 스토리지 캐패시터부(SP)를 구비한다.
TFT부(TP)는 게이트라인(2)에 접속된 게이트전극(6), 데이터라인(4)에 접속된 소스전극(8) 및 드레인접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)을 구비한다. 또한, TFT부(TP)는 게이트전극(6)에 공급되는 게이트신호에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 반도체층들(14,16)을 더 구비한다. 이러한 TFT부(TP)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(22)은 기판(1) 전면에 도포되는 보호층(18) 상에 형성되며, 보호층(18)을 관통하는 드레인접촉홀(20)을 통해 드레인전극(10)과 전기적으로 접속된다. 이러한 화소전극(22)은 TFT부(TP)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(22)을 경유하여 입사되는 광을 상부기판쪽으로 투과시키게 된다.
스토리지 캐패시터부(SP)는 화소전극(22)의 전압변동을 억제하는 역할을 하게 된다. 이러한 스토리지 캐패시터부(SP)는 이전단 게이트라인(2)과, 그 이전단 게이트라인(2)과 게이트절연막(12) 및 반도체층(14,16)을 사이에 두고 형성되며 화소전극과 접촉되는 스토리지전극(24)으로 형성된다. 이 스토리지전극(24)은 스토리지접촉홀(26)을 통해 화소전극(22)과 전기적으로 측면 접촉된다.
이러한 액정표시소자의 하부기판의 제조방법을 도 3a 내지 도 3d를 결부하여 설명하기로 한다.
도 3a를 참조하면, 하부기판(1) 상에 게이트전극(6) 및 게이트라인(2)이 형성된다. 이를 위해, 하부기판(1) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층은 알루미늄(Al) 또는 알루미늄합금 등으로 이루어진다. 게이트금속층이 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정을 패터닝됨으로써 하부기판(1) 상에 게이트전극(6) 및 게이트라인(2)이 형성된다.
도 3b를 참조하면, 게이트전극(6) 및 게이트라인(2)이 형성된 하부기판(1) 상에 게이트절연막(12), 활성층(14), 오믹접촉층(16), 소스전극(8), 드레인전극(10), 스토리지전극(24) 및 데이터라인(4)이 형성된다.
이를 위해, 하부기판(1) 상에 화학기상증착(Chemical Vapor Deposition), 스퍼터링 등의 증착방법을 통해 게이트절연막(12), 제1 및 제2 반도체층 및 데이터금속층이 순차적으로 증착된다. 여기서, 게이트절연막(12)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘 등이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성되며, 데이터금속층은 몰리브덴(Mo) 또는 몰리브덴 합금 등이 이용된다.
데이터금속층 상에 제2 마스크를 이용한 포토리쏘그래피공정으로 포토레지스트패턴이 형성된다. 이 경우, 제2 마스크로는 박막트랜지스터부(TP)의 채널부에 회절부를 갖는 회절마스크를 이용함으로써 채널부의 포토레지스트패턴이 소스/드레인패턴부와 스토리지패턴부보다 상대적으로 낮은 높이를 갖게 한다.
이러한 포토레지스트패턴을 이용한 습식식각공정으로 데이터금속층이 패터닝됨으로써 데이터라인(4), 스토리지전극(24), 소스전극(8) 및 드레인전극(10)이 형성된다.
이 후, 동일한 포토레지스트패턴을 이용한 건식식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 활성층(14) 및 오믹접촉층(16)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트패턴이 애싱(Ashing)공정으로 제거된 후 건식식각공정으로 채널부의 소스/드레인패턴부 및 오믹접촉층이 식각된다. 이에 따라, 채널부의 활성층이 노출되어 소스전극 및 드레인전극이 분리된다.
이 후, 스트립공정으로 소스/드레인패턴부에 잔존하는 포토레지스트패턴이 제거된다.
도 3c를 참조하면, 소스전극(8), 드레인전극(10), 스토리지전극(24) 및 데이터라인(4)이 형성된 게이트절연막(12) 상에 보호막(18)이 형성된다. 이를 위해, 게이트절연막(12) 상에 절연물질이 증착됨으로써 보호막(18)이 형성된다. 보호막(18)으로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질, 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다. 이어서, 보호막(18)은 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 드레인접촉홀(20) 및 스토리지접촉홀(26)이 형성된다. 드레인접촉홀(20)은 보호막(18) 및 드레인전극(10)을 관통하여 오믹접촉층(16)이 노출되게 형성되고, 스토리지접촉홀(26)은 보호막(18) 및 스토리지전극(24)을 관통하여 오믹접촉층(16)이 노출되게 형성된다.
도 3d를 참조하면, 보호막(18) 상에 화소전극(22)이 형성된다. 이를 위해, 보호막(18) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명금속층이 형성된다. 투명금속층은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO) 등으로 이루어진다. 이어서, 투명금속층이 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 화소전극(22)이 형성된다. 화소전극(22)은 보호막(18)을 관통하는 드레인접촉홀(20)을 통해 드레인전극(10)과 측면 접촉되며, 보호막(18)을 관통하는 스토리지접촉홀(26)을 통해 스토리지전극(24)과 측면 접촉된다.
이러한 종래 액정표시소자가 대형화되어 갈수록 화소전압을 안정적으로 유지하기 위한 스토리지 캐패시터의 용량값(Cst)은 더 증대되어야 한다. 그러나, 스토리지 캐패시터의 용량값(Cst)을 증대시키기 위해서 스토리지 캐패시터의 용량값(Cst)에 비례하는 스토리지전극(24)의 면적을 넓히게 되면 스토리지전극(24) 이 차지하는 면적만큼 개구율이 감소하는 문제점이 있다.
이에 따라, 스토리지 캐패시터의 용량값(Cst)에 반비례하는 스토리지전극(24)과 게이트라인(2)간의 간격을 좁혀 스토리지캐패시터의 용량값(Cst)을 증대시키게 된다.
그러나, 종래 4마스크로 형성되는 액정표시소자는 스토리지전극(24)과 반도체층(14,16)을 동시에 동일패턴으로 형성하게 되므로 스토리지캐패시터의 용량값(Cst)을 증대시키는데는 한계가 있다. 즉, 스토리지캐패시터는 게이트라인(2)과, 게이트라인(2)과 중첩되게 형성되는 게이트절연막(12) 및 반도체층(14,16)을 사이에 두고 형성되는 화소전극(22)으로 이루어진다. 이에 따라, 스토리지전극(24)을 관통하여 반도체층(14,16)과 접촉되는 화소전극(22)과 게이트라인(2) 사이에는 4000Å 두께의 게이트절연막(12)과 2000Å 두께의 반도체층(14,16)이 형성된다. 이로 인해 화소전극(22)과 게이트라인(2) 간의 간격을 좁혀 스토리지캐패시터의 용량값(Cst)을 증대시키는데는 한계가 있다.
이외에도, 스토리지캐패시터를 도 4에 도시된 바와 같이 게이트절연막(12)과 보호막(18)을 사이에 두고 게이트라인(2)과 화소전극(22)으로 형성할 수도 있다. 이 때, 게이트라인(2)과 화소전극(22) 사이에 형성되는 게이트절연막(12)은 약 4000Å의 두께를 가지며, 보호막(18)은 약 2000Å의 두께를 가지게 된다. 이와 같이 게이트라인(2)과 화소전극(22)은 소정 두께를 유지하여야 하므로 스토리지캐패시터의 용량값(Cst)을 증대시키는데는 한계가 있다.
따라서, 본 발명의 목적은 스토리지캐패시터의 용량값을 증대시킬 수 있는 액정표시소자 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자는 기판 상에 형성되는 게이트라인과, 상기 게이트라인을 덮도록 형성되는 게이트절연막과, 활성층과 오믹접촉층을 포함하여 상기 게이트절연막 상에 형성되는 반도체층과, 상기 오믹접촉층 및 상기 활성층의 일부를 관통하여 잔존하는 상기 활성층을상기 게이트라인의 폭보다 넓게 노출시키는 스토리지접촉홀과, 상기 스토리지접촉홀을 통해 상기 반도체층과 접촉되며, 스토리지 캐패시터의 일측 전극인 상기 게이트라인을 가로질러 신장되게 형성되어 상기 스토리지 캐패시터의 타측 전극을 이루는 화소전극을 구비한다.
상기 화소전극은 상기 게이트라인을 사이에 두고 이웃하는 화소전극으로부터 6~7㎛ 이격되어 형성된다.
상기 게이트절연막은 4000Å이며, 상기 화소전극과 접촉되는 활성층의 두께는 1000Å이다.
이 액정표시소자는 상기 반도체층과 동일패턴으로 형성되는 스토리지전극을 추가로 구비하며, 상기 화소전극은 상기 스토리지전극의 측면 및 반도체층과 접촉된다.
상기 게이트절연막은 4000Å이며, 상기 화소전극과 접촉되는 활성층의 두께는 1500Å이다.
상기 게이트라인과 데이터라인의 교차영역에 형성되는 박막트랜지스터는 상기 게이트라인과 접속되는 게이트전극과, 상기 게이트절연막 상에 형성되는 활성층과, 상기 활성층 상에 형성되는 오믹접촉층과, 상기 오믹접촉층과 동일패턴으로 형성되는 소스 및 드레인전극과, 상기 소스 및 드레인전극과 접속되는 화소전극을 구비한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 기판 상에 제1 마스크로 게이트라인을 형성하는 단계와, 상기 게이트라인을 덮도록 상기 기판 상에 절연물질과 반도체물질 및 데이터금속층을 증착한 후, 상기 절연물질과 반도체물질 및 데이터금속층을 제2 마스크로 동시에 패터닝하여 활성층과 오믹접촉층을 포함한 반도체층을 형성하는 단계와, 상기 반도체층이 형성된 기판 상에 절연물질을 증착한 후, 상기 절연물질을 제3 마스크로 패터닝하여 보호막과 상기 오믹접촉층 및 상기 활성층의 일부를 관통하여 잔존하는 상기 활성층을 상기 게이트라인의 폭보다 넓게 노출시키는 스토리지접촉홀을 형성하는 단계와, 상기 보호막 상에 제4 마스크로 상기 스토리지접촉홀을 통해 상기 반도체층과 접촉되며, 스토리지 캐패시터의 일측 전극인 상기 게이트라인을 가로지르도록 신장되어 상기 스토리지 캐패시터의 타측 전극을 이루는 화소전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 도 5 내지 도 10f를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 제1 실시 예에 따른 액정표시소자의 하부기판을 나타내는 평면도이며, 도 6은 도 5에 도시된 액정표시소자의 하부기판을 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 액정표시소자의 하부기판(31)은 데이터라인(34)과 게이트라인(32)의 교차부에 위치하는 TFT부(TP)와, TFT부(TP)의 드레인전극(40)에 접속되는 화소전극(52)과, 화소전극(52)과 게이트라인(32)과의 중첩부분에 위치하는 스토리지 캐패시터부(SP)를 구비한다.
TFT부(TP)는 게이트라인(32)에 접속된 게이트전극(36), 데이터라인(34)에 접속된 소스전극(38) 및 화소전극(52)에 접속된 드레인전극(40)을 구비한다. 또한, TFT부(TP)는 게이트전극(36)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(40)간에 도통채널을 형성하기 위한 반도체층들(44,46)을 더 구비한다. 이러한 TFT부(TP)는 게이트라인(32)으로부터의 게이트신호에 응답하여 데이터라인(34)으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다.
화소전극(52)은 데이터라인(34)과 게이트라인(32)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(52)은 게이트절연막(42), 소스 및 드레인전극(38,40) 상에 형성되며, 드레인전극(40)과 전기적으로 접속된다. 이러한 화소전극(52)은 TFT부(TP)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(31)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(52)을 경유하여 상부기판 쪽으로 투과되는 광량이 조절된다.
스토리지 캐패시터부(SP)는 화소전극(52)의 전압변동을 억제하는 역할을 하게 된다. 이러한 스토리지 캐패시터부(SP)는 이전단 게이트라인(32)과, 그 게이트라인(32)과 게이트절연막(42), 활성층(44)의 일부를 사이에 두고 형성되는 화소전극(52)으로 형성된다.
스토리지 캐패시터부(SP)와 대응되는 영역의 화소전극(52)은 이전단 게이트라인(32)을 가로질러 이전단 화소전극쪽으로 소정길이(k)만큼 신장되어 형성된다. 여기서, 화소전극(52)과 이전단 화소전극 사이의 이격거리(d)는 약 8~10㎛로, 이전단 게이트라인(32)에서 신장된 화소전극(52)의 소정길이(k)는 약 2~3㎛로 형성된다. 이에 따라, 게이트라인(32)을 가로질러 형성되는 화소전극(52)은 이전단 화소전극과 약 6~7㎛간격을 사이에 두고 형성된다. 이러한 화소전극(52)은 활성층(44)의 일부와 오믹접촉층(46) 및 보호막(48)을 관통하는 스토리지접촉홀(56)을 통해 활성층(44) 및 오믹접촉층(46)과 접촉된다.
스토리지접촉홀(56)은 이전단 화소전극쪽으로 신장된 화소전극(52)과 대응되게 상대적으로 넓은 면적의 활성층(44)을 노출시키게 된다. 상대적으로 넓은 면적이 노출된 활성층(44)과 접촉되는 화소전극(52)은 이전단 게이트라인(32)과 중첩되는 면적이 상대적으로 넓어지게 된다. 이에 따라, 중첩되는 면적에 비례하는 스토리지캐패시터의 용량값(Cst)은 상대적으로 증가하게 된다.
또한, 스토리지접촉홀(56) 형성시 상대적으로 넓은 면적의 활성층(46)이 노출됨으로써 화소전극(52)과 이전단 게이트라인(32)과의 거리도 상대적으로 넓은 면적에서 가까워지게 된다. 이에 따라, 화소전극(52)과 이전단 게이트라인(32)과의 거리에 반비례하는 스토리지캐패시터의 용량값(Cst)은 상대적으로 증가하게 된다. 즉, 활성층(44)이 종래보다 상대적으로 넓은 면적에서 약 1000Å정도 더 많이 식각된다. 이에 따라, 게이트라인(32)과 화소전극(52) 간의 거리가 종래보다 상대적으로 넓은 면적에서 약 1000Å정도 가까워짐으로써 스토리지캐패시터의 용량값(Cst)이 상대적으로 증가하게 된다.
또한, 스토리지접촉홀(56) 형성시 반도체층(44,46)은 에치 스타퍼(Etch-stopper)로 작용함으로써 게이트절연막(42)의 과식각으로 인해 화소전극(52)과 이전단 게이트라인(32)간의 단락(short)현상을 방지하게 된다. 즉, 반도체층(44,46)과 절연물질로 형성되는 게이트절연막(42) 및 보호막(48)의 패터닝시 반도체층과 절연물질의 식각가스가 다르므로, 보호층(48)은 식각되는 반면 반도체층(44,46)의 일부는 식각되지 않고 남아있게 되어 게이트절연막(42)의 과식각을 방지할 수 있다.
뿐만 아니라, 스토리지캐패시터의 용량값(Cst)이 상대적으로 증가함으로써 스토리지캐패시터의 용량값(Cst)에 반비례하는 피드-쓰로우전압(ㅿVp)이 작아져 화면 상에 나타나는 얼룩 및 플리커 등의 불량현상을 방지할 수 있다.
도 7a 내지 도 7f는 도 6에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도이다.
도 7a를 참조하면, 하부기판(31) 상에 게이트전극(36) 및 게이트라인(32)이 형성된다. 이를 위해, 하부기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트 금속층이 증착된다. 게이트 금속층으로는 단층구조로 알루미늄(Al) 또는 알루미늄-네오듐(AlNd) 등이 이용된다. 이어서, 도시하지 않은 제1 마스크가 하부기판(31) 상에 정렬되고, 노광, 현상공정을 포함하는 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝된다. 이에 따라, 하부기판(31) 상에는 게이트전극(36) 및 게이트라인(32)이 형성된다.
도 7b를 참조하면, 게이트전극(36) 및 게이트라인(32)이 형성된 하부기판(31) 상에 화학기상증착방법(Chemical Vapor Deposition) 및 스퍼터링 등의 증착방법을 통해 게이트절연막(42), 제1 및 제2 반도체층(45,47)) 및 데이터금속층(66)이 순차적으로 형성된다.
게이트절연막(42)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등을 약 4000Å 두께 정도로 형성되며, 제1 반도체층(45)은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층(47)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성되며, 데이터금속층(66)은 몰리브덴(Mo) 또는 몰리브덴 합금 등으로 형성된다.
이어서, 데이터금속층(66) 상에 포토레지스트(60)를 전면 도포한 다음, 하부기판(31) 상에 회절마스크인 제2 마스크(62)가 정렬된다. 제2 마스크(62)는 차단부(62a), 회절부(62b) 및 투과부(62c)로 이루어진다.
도 7c를 참조하면, 하부기판(31) 상에 정렬된 제2 마스크(62)를 이용한 노광 및 현상공정을 포함하는 포토리쏘그래피 공정으로 데이터금속층(66) 상에 포토레지스트패턴(64)이 형성된다.
이러한 제2 마스크(62)를 이용한 포토리쏘그래피공정에 의해 제2 마스크(62)의 투과부(62c)를 통해 전면 노광된 포토레지스트는 모두 제거되고, 차단부(62a)와 회절부(62b)를 통해 노광되지 않거나 일부 노광된 포토레지스트패턴(64)이 형성된다. 포토레지스트패턴(64)에서 제2 마스크(62)의 차단부(62a)에 의해 차단되지 않은 제1 포토레지스트패턴(64a)은 제1 높이로 형성된다. 그리고, 제2 마스크(62)의 회절부(62b)에 의해 일부 노광된 제2 및 제3 포토레지스트패턴(64b,64c)은 제1 높이보다 낮은 제2 높이로 형성된다.
도 7d를 참조하면, 데이터금속층(66) 상에 형성된 제1 내지 제3 포토레지스트패턴(64a,64b,64c)을 마스크로 이용한 습식식각공정으로 데이터금속층(66)을 패터닝한 후 동일한 포토레지스트패턴을 이용한 건식식각공정으로 반도체층(45,47)이 패터닝된다. 그 결과, 제1 및 제2 포토레지스트패턴(64a,64b)과 대응되는 영역에는 데이터라인(34), 소스 및 드레인전극(38,40), 활성층(44) 및 오믹접촉층(46)이 형성되며, 제3 포토레지스트패턴(64c)과 대응되는 영역에는 데이터금속층이 제거되 어 활성층(44) 및 오믹접촉층(46)이 형성된다.
이 후, 스트립공정으로 잔존하는 포토레지스트패턴이 제거된다.
도 7e를 참조하면, 데이터라인(34), 소스 및 드레인전극(38,40)이 형성된 게이트절연막(42) 상에 보호막(48)이 형성된다. 이를 위해 게이트절연막(42) 상에 절연물질이 증착됨으로써 보호막(48)이 형성된다. 보호막(48)으로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질, 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다. 이어서, 보호막(48)은 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 드레인접촉홀(50) 및 스토리지접촉홀(56)이 형성된다. 드레인접촉홀(50)은 보호막(48) 및 드레인전극(40)을 관통하여 오믹접촉층(46)이 노출되게 형성되고, 스토리지접촉홀(56)은 보호막(48), 오믹접촉층(46) 및 활성층(44)의 일부를 관통하여 활성층(44)이 노출되게 형성된다. 스토리지접촉홀(56) 형성시 활성층(44)의 일부를 관통함으로써 게이트라인(32)과 대응되는 영역에 잔존하는 활성층(44)의 두께는 약 1000Å이다.
도 7f를 참조하면, 보호막(48) 상에 화소전극(52)이 형성된다.
이를 위해, 보호막(48) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명금속층이 형성된다. 투명금속층은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO) 등으로 이루어진다. 이어서, 투명금속층이 제5 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝 됨으로써 화소전극(52)이 형성된다. 화소전극(52)은 보호막(48)을 관통하는 드레인접촉홀(50)을 통해 드레인전극(40)과 측면 접촉되며, 보호막(48), 오믹접촉층(46), 활성층(44)의 일부를 관통하는 스토리지접촉홀(56)을 통해 활성층(44) 및 오믹접촉층(46)과 접촉된다.
도 8은 본 발명의 제2 실시 예에 따른 액정표시소자의 하부기판을 나타내는 평면도이며, 도 9는 도 8에 도시된 액정표시소자의 하부기판을 나타내는 단면도이다.
도 8 및 도 9을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시소자의 하부기판은 도 7에 도시된 액정표시소자의 하부기판과 비교하여 스토리지캐패시터부를 게이트라인과, 그 게이트라인과 게이트절연막 및 반도체층을 사이에 두고 스토리지전극과 측면 접촉되는 화소전극으로 이루어진 것을 제외하고는 동일한 구성요소를 구비한다.
도 8 및 도 9에 도시된 스토리지캐패시터부(SP)는 화소전극(52)의 전압변동을 억제하는 역할을 하게 된다. 이러한 스토리지 캐패시터부(SP)는 이전단 게이트라인(32)과, 그 게이트라인(32)과 게이트절연막(42), 반도체층(44,46), 스토리지전극(54) 및 보호막(48)을 사이에 두고 형성되는 화소전극(52)으로 형성된다.
화소전극(52)은 이전단 게이트라인(32)을 가로질러 이전단 화소전극쪽으로 소정길이(k)만큼 신장되어 형성된다. 여기서, 화소전극(52)과 이전단 화소전극 사이의 이격거리(d)는 약 8~10㎛로, 이전단 게이트라인(32)에서 신장된 화소전극(52)의 소정길이(k)는 약 2~3㎛로 형성된다. 이에 따라, 게이트라인(32)을 가로질러 형성되는 화소전극(52)은 이전단 화소전극과 약 6~7㎛를 사이에 두고 형성된다.
이러한 화소전극(52)은 활성층(44)의 일부, 오믹접촉층(46), 스토리지전극(54) 및 보호막(48)을 관통하는 스토리지접촉홀(56)을 통해 스토리지전극(54)과 측면 접촉된다.
스토리지전극(54)은 화소전극(52)보다 상대적으로 작은 면적으로 이전단 게이트라인(32)을 가로질러 이전단 화소전극쪽으로 신장되어 형성된다.
스토리지접촉홀(56)은 이전단 화소전극쪽으로 신장된 화소전극(52)과 대응되게 상대적으로 넓은 면적의 활성층(44)을 노출시키게 된다. 상대적으로 넓은 면적이 노출된 활성층(44)과 접촉되는 화소전극(52)은 이전단 게이트라인(32)과 중첩되는 면적이 넓어지게 된다. 이에 따라, 중첩되는 면적에 비례하는 스토리지캐패시터의 용량값(Cst)은 상대적으로 증가하게 된다.
스토리지접촉홀(56) 형성시 상대적으로 넓은 면적의 활성층(46)이 노출됨으로써 화소전극(52)과 이전단 게이트라인(32)과의 거리도 상대적으로 넓은 면적에서 가까워게 된다. 이에 따라, 화소전극(52)과 이전단 게이트라인(32)과의 거리에 반비례하는 스토리지캐패시터의 용량값(Cst)은 상대적으로 증가하게 된다.
즉, 스토리지접촉홀 형성시 활성층(44)이 종래보다 상대적으로 넓은 면적에서 약 500Å정도 종래보다 더 많이 식각된다. 이에 따라, 게이트라인(32)과 화소전극(52) 사이에 형성되는 약 4000Å정도의 게이트절연막(42)과 약 1500Å정도의 활성층(44)에 의해 게이트라인(32)과 화소전극(52) 간의 거리는 종래보다 상대적으로 넓은 면적에서 약 500Å정도 가까워져 스토리지캐패시터의 용량값(Cst)이 상대 적으로 증가하게 된다.
스토리지접촉홀(56) 형성시 반도체층(44,46)은 에치 스타퍼(Etch-stopper)로 작용함으로써 게이트절연막(42)의 과식각으로 인해 화소전극(52)과 이전단 게이트라인(32)간의 단락(short)현상을 방지하게 된다. 즉, 반도체층(44,46)과 절연물질로 형성되는 게이트절연막(42) 및 보호막(48)의 식각가스가 다르므로, 식각공정시 보호층(48)은 식각되는 반면 반도체층(44,46)의 일부는 식각되지 않고 남아있게 되어 게이트절연막(42)의 과식각을 방지할 수 있다.
뿐만 아니라, 스토리지캐패시터의 용량값(Cst)이 종래보다 증가함으로써 스토리지캐패시터의 용량값(Cst)에 반비례하는 피드-쓰로우전압(ㅿVp)이 작아짐으로써 얼룩 및 플리커 등의 불량을 방지할 수 있다.
도 10a 내지 도 10f는 도 9에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도이다.
도 10a를 참조하면, 하부기판(31) 상에 게이트전극(36) 및 게이트라인(32)이 형성된다. 이를 위해, 하부기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트 금속층이 증착된다. 게이트 금속층으로는 단층구조로 알루미늄(Al) 또는 알루미늄-네오듐(AlNd) 등이 이용된다. 이어서, 도시하지 않은 제1 마스크가 하부기판(31) 상에 정렬되고, 노광, 현상공정을 포함하는 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝된다. 이에 따라, 하부기판(31) 상에는 게이트전극(36) 및 게이트라인(32)이 형성된다.
도 10b를 참조하면, 게이트전극(36) 및 게이트라인(32)이 형성된 하부기판(31) 상에 화학기상증착방법(Chemical Vapor Deposition) 및 스퍼터링 등의 증착방법을 통해 게이트절연막(42), 제1 및 제2 반도체층(45,47) 및 데이터금속층(66)이 순차적으로 형성된다.
게이트절연막(42)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등을 약 4000Å 두께 정도로 형성되며, 제1 반도체층(45)은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층(47)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성되며, 데이터금속층(66)은 몰리브덴(Mo) 또는 몰리브덴 합금 등으로 형성된다.
이어서, 데이터금속층(66) 상에 포토레지스트(60)를 전면 도포한 다음, 하부기판(31) 상에 회절마스크인 제2 마스크(62)가 정렬된다. 제2 마스크(62)는 차단부(62a), 회절부(62b) 및 투과부(62c)로 이루어진다.
도 10c를 참조하면, 하부기판(31) 상에 정렬된 제2 마스크(62)를 이용한 노광 및 현상공정을 포함하는 포토리쏘그래피 공정으로 데이터금속층(66) 상에 포토레지스트패턴(64)이 형성된다.
이러한 제2 마스크(62)를 이용한 포토리쏘그래피공정에 의해 제2 마스크(62)의 투과부(62c)를 통해 전면 노광된 포토레지스트는 모두 제거되고, 차단부(62a)와 회절부(62b)를 통해 노광되지 않거나 일부 노광된 포토레지스트패턴(64)이 형성된다. 포토레지스트패턴(64)에서 제2 마스크(62)의 차단부(62a)에 의해 차단되지 않은 제1 및 제3 포토레지스트패턴(64a,64c)은 제1 높이로 형성된다. 그리고, 제2 마스크(62)의 회절부(62b)에 의해 일부 노광된 제2 포토레지스트패턴(64b)은 제1 높이보다 낮은 제2 높이로 형성된다.
도 10d를 참조하면, 데이터금속층(66) 상에 형성된 제1 내지 제3 포토레지스트패턴(64a,64b,64c)을 마스크로 이용한 습식식각공정으로 데이터금속층(66)을 패터닝한 후 동일한 포토레지스트패턴을 이용한 건식식각공정으로 반도체층(45,47)이 패터닝된다. 그 결과, 제1 및 제2 포토레지스트패턴(64a,64b)과 대응되는 영역에는 데이터라인(34), 소스 및 드레인전극(38,40), 활성층(44) 및 오믹접촉층(46)이 형성되며, 제3 포토레지스트패턴(64c)과 대응되는 영역에는 스토리지전극(54), 활성층(44) 및 오믹접촉층(46)이 형성된다.
이 후, 스트립공정으로 잔존하는 포토레지스트패턴이 제거된다.
도 10e를 참조하면, 스토리지전극(54), 데이터라인(34), 소스 및 드레인전극(38,40)이 형성된 게이트절연막(42) 상에 보호막(48)이 형성된다. 이를 위해, 게이트절연막(42) 상에 절연물질이 증착됨으로써 보호막(48)이 형성된다. 보호막(48)으로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질, 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다. 이어서, 보호막(48)은 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 드레인접촉홀(50) 및 스토리지접촉홀(56)이 형성된다. 드레인접촉홀(50)은 보호막(48) 및 드레인전극(40)을 관통하여 오믹접촉층(46)이 노출되게 형성되고, 스토리지접촉홀(56)은 보호막(48), 스토리지전극(54), 오믹접촉층(46) 및 활성층(44)의 일부를 관통하여 활성층(44)이 노출되게 형성된다. 스토리지접촉홀(56) 형성시 활성층(44)의 일부를 관통함으로써 게이트라인(32)과 대응되는 영역에 잔존하는 활성층(44)의 두께는 약 1500Å이다.
도 10f를 참조하면, 보호막(48) 상에 화소전극(52)이 형성된다.
이를 위해, 보호막(48) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명금속층이 형성된다. 투명금속층은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO) 등으로 이루어진다. 이어서, 투명금속층이 제5 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 화소전극(52)이 형성된다. 화소전극(52)은 보호막(48)을 관통하는 드레인접촉홀(50)을 통해 드레인전극(40)과 측면 접촉되며, 보호막(48), 오믹접촉층(46), 활성층(44)의 일부를 관통하는 스토리지접촉홀(56)을 통해 스토리지전극(54), 활성층(44) 및 오믹접촉층(46)과 접촉된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 게이트라인을 가로질러 이전단 화소전극쪽으로 신장되어 형성되는 화소전극을 구비한다. 또한, 화소전극과 넓은 면적에서 반도체층과 중첩되도록 보호막, 스토리지전극 및 반도체층 중 적어도 두 층 이상을 관통하도록 형성되는 스토리지접촉홀을 구비한다.
이에 따라, 상대적으로 넓은 면적에서 노출된 반도체층과 접촉되는 화소전극 은 상대적으로 넓은 면적에서 게이트라인과 중첩되어 형성됨으로써 스토리지캐패시터의 용량값이 증대된다.
또한, 상대적으로 넓은 면적이 노출된 반도체층으로 인해 화소전극과 게이트라인간의 거리가 짧아져 스토리지캐패시터의 용량값이 증대된다.
뿐만 아니라, 스토리지캐패시터의 용량값에 반비례하는 피드-쓰로우전압(ㅿVp)이 작아짐으로써 화면 상에 나타나는 얼룩 및 플리커 등의 불량현상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 기판 상에 형성되는 게이트라인과,
    상기 게이트라인을 덮도록 형성되는 게이트절연막과,
    활성층과 오믹접촉층을 포함하여 상기 게이트절연막 상에 형성되는 반도체층과,
    상기 오믹접촉층 및 상기 활성층의 일부를 관통하여 잔존하는 상기 활성층을상기 게이트라인의 폭보다 넓게 노출시키는 스토리지접촉홀과,
    상기 스토리지접촉홀을 통해 상기 반도체층과 접촉되며, 스토리지 캐패시터의 일측 전극인 상기 게이트라인을 가로질러 신장되게 형성되어 상기 스토리지 캐패시터의 타측 전극을 이루는 화소전극을 구비하는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 화소전극은 상기 게이트라인을 사이에 두고 이웃하는 화소전극으로부터 6~7㎛ 이격되어 형성되는 것을 특징으로 하는 액정표시소자.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 게이트절연막은 4000Å이며,
    상기 화소전극과 접촉되는 활성층의 두께는 1000Å인 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서,
    상기 반도체층과 동일패턴으로 형성되는 스토리지전극을 추가로 구비하며,
    상기 화소전극은 상기 스토리지전극의 측면 및 반도체층과 접촉되는 것을 특징으로 하는 액정표시소자.
  6. 제 5 항에 있어서,
    상기 게이트절연막은 4000Å이며,
    상기 화소전극과 접촉되는 활성층의 두께는 1500Å인 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서,
    상기 게이트라인과 데이터라인의 교차영역에 형성되는 박막트랜지스터는
    상기 게이트라인과 접속되는 게이트전극과,
    상기 게이트절연막 상에 형성되는 활성층과,
    상기 활성층 상에 형성되는 오믹접촉층과,
    상기 오믹접촉층과 동일패턴으로 형성되는 소스 및 드레인전극과,
    상기 소스 및 드레인전극과 접속되는 화소전극을 구비하는 것을 특징으로 하 는 액정표시소자.
  8. 기판 상에 제1 마스크로 게이트라인을 형성하는 단계와,
    상기 게이트라인을 덮도록 상기 기판 상에 절연물질과 반도체물질 및 데이터금속층을 증착한 후, 상기 절연물질과 반도체물질 및 데이터금속층을 제2 마스크로 동시에 패터닝하여 활성층과 오믹접촉층을 포함한 반도체층을 형성하는 단계와,
    상기 반도체층이 형성된 기판 상에 절연물질을 증착한 후, 상기 절연물질을 제3 마스크로 패터닝하여 보호막과 상기 오믹접촉층 및 상기 활성층의 일부를 관통하여 잔존하는 상기 활성층을 상기 게이트라인의 폭보다 넓게 노출시키는 스토리지접촉홀을 형성하는 단계와,
    상기 보호막 상에 제4 마스크로 상기 스토리지접촉홀을 통해 상기 반도체층과 접촉되며, 스토리지 캐패시터의 일측 전극인 상기 게이트라인을 가로지르도록 신장되어 상기 스토리지 캐패시터의 타측 전극을 이루는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 제1 마스크로 기판 상에 게이트전극을 형성하는 단계와,
    상기 제2 마스크로 상기 반도체물질과 데이터금속층을 동시에 패터닝하여 반도체층과 소스전극 및 드레인전극을 형성하는 단계와,
    상기 제3 마스크로 상기 절연물질을 패터닝하여 드레인접촉홀을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 제2 마스크로 상기 반도체물질과 데이터금속층을 동시에 패터닝하여 상기 반도체층과 동일패턴의 스토리지전극을 추가로 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 데이터금속층은 몰리브덴(Mo) 또는 몰리브덴 합금등으로 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020020056503A 2002-09-17 2002-09-17 액정표시소자 및 그 제조방법 KR100874643B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020056503A KR100874643B1 (ko) 2002-09-17 2002-09-17 액정표시소자 및 그 제조방법
US10/620,592 US6958788B2 (en) 2002-09-17 2003-07-17 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056503A KR100874643B1 (ko) 2002-09-17 2002-09-17 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040026004A KR20040026004A (ko) 2004-03-27
KR100874643B1 true KR100874643B1 (ko) 2008-12-17

Family

ID=32064883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056503A KR100874643B1 (ko) 2002-09-17 2002-09-17 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US6958788B2 (ko)
KR (1) KR100874643B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101026982B1 (ko) * 2004-06-03 2011-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
TWI287684B (en) * 2005-05-11 2007-10-01 Chunghwa Picture Tubes Ltd Thin film transistor array
KR101201310B1 (ko) * 2005-06-30 2012-11-14 엘지디스플레이 주식회사 반투과형 액정표시소자의 제조방법
TWI332589B (en) * 2006-01-27 2010-11-01 Au Optronics Corp Pixel structure and mehtod for fabricating the same and detecting and repair defect of the same
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
WO2010150435A1 (ja) * 2009-06-22 2010-12-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
KR102233457B1 (ko) * 2013-12-06 2021-03-30 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001665A (ko) * 1999-06-07 2001-01-05 구본준 박막트랜지스터형 액정표시장치의 박막트랜지스터 어레이와 그 제조방법.
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010083298A (ko) * 2000-02-10 2001-09-01 구본준, 론 위라하디락사 액정 표시장치 제조방법
KR20020043860A (ko) * 2000-12-04 2002-06-12 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
KR100443840B1 (ko) * 1998-09-01 2005-01-13 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100582599B1 (ko) * 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654158B1 (ko) * 1999-10-25 2006-12-05 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100756251B1 (ko) * 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
TW544942B (en) * 2002-09-30 2003-08-01 Hannstar Display Corp Thin film transistor array substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001665A (ko) * 1999-06-07 2001-01-05 구본준 박막트랜지스터형 액정표시장치의 박막트랜지스터 어레이와 그 제조방법.
JP2001021919A (ja) * 1999-07-07 2001-01-26 Matsushita Electric Ind Co Ltd 液晶表示装置
KR20010083298A (ko) * 2000-02-10 2001-09-01 구본준, 론 위라하디락사 액정 표시장치 제조방법
KR20020043860A (ko) * 2000-12-04 2002-06-12 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20040070698A1 (en) 2004-04-15
US6958788B2 (en) 2005-10-25
KR20040026004A (ko) 2004-03-27

Similar Documents

Publication Publication Date Title
KR100654569B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100456137B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100886241B1 (ko) 액정표시소자의 제조방법
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
KR101127836B1 (ko) 박막트랜지스터 기판의 제조 방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR100560398B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR100874643B1 (ko) 액정표시소자 및 그 제조방법
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20040061206A (ko) 액정표시패널 및 그 제조방법
KR101165843B1 (ko) 식각액, 이를 이용한 금속배선 형성방법 및 액정표시장치 제조방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 12