KR101026982B1 - 액정표시장치용 어레이 기판과 제조방법 - Google Patents

액정표시장치용 어레이 기판과 제조방법 Download PDF

Info

Publication number
KR101026982B1
KR101026982B1 KR1020040040301A KR20040040301A KR101026982B1 KR 101026982 B1 KR101026982 B1 KR 101026982B1 KR 1020040040301 A KR1020040040301 A KR 1020040040301A KR 20040040301 A KR20040040301 A KR 20040040301A KR 101026982 B1 KR101026982 B1 KR 101026982B1
Authority
KR
South Korea
Prior art keywords
gate
wiring
substrate
photosensitive
electrode
Prior art date
Application number
KR1020040040301A
Other languages
English (en)
Other versions
KR20050115048A (ko
Inventor
이덕원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040040301A priority Critical patent/KR101026982B1/ko
Priority to US11/144,269 priority patent/US8269937B2/en
Publication of KR20050115048A publication Critical patent/KR20050115048A/ko
Application granted granted Critical
Publication of KR101026982B1 publication Critical patent/KR101026982B1/ko
Priority to US13/591,872 priority patent/US8836901B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이 기판의 구성과 그 제조방법에 관한 것이다.
본 발명은 4 마스크 공정으로 제작된 어레이기판의 구성에 있어서, 패널의 주변에 공통 배선 등과 같은 대면적의 주변 배선을 구성할 때, 종래와 동일한 면적 내에 다수개의 균일한 오픈영역을 형성하는 것을 특징으로 한다.
이와 같이 하면, 상기 액정패널의 주변으로 구성된 넓은 면적의 배선에 플라즈마가 집중하는 현상을 줄일 수 있으므로 과식각을 방지할 수 있고 따라서, 과식각에 의한 저항의 불균형에 따른 화질불량을 방지할 수 있는 장점이 있다.

Description

액정표시장치용 어레이 기판과 제조방법{An array substrate for a liquid crystal display device and method for fabricating of the same}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,
도 2는 종래의 액정표시장치용 어레이기판의 단일 화소를 확대한 확대 평면도이고,
도 3은 종래에 따른 패드부의 확대 평면도이고,
도 4는 본 발명에 따른 패드부의 확대 평면도이고,
도 5a와 도 5b와 도 5c는 기판의 주변부에 형성되고 서로 다른 형상의 오픈부를 구성한 대면적 배선의 확대 평면도이고,
도 6a와 도 6b와 도 6c와 도 6d는 제 1 마스크 공정을 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ와 도 4의 Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 7(a,b,c,d) 내지 도 11(a,b,c,d)는 제 2 마스크 공정을 나타낸 도면으로, 각 도면의 a,b,c,d는 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ와 도 4의 Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 12a와 도 12b와 도 12c와 도 12d는 제 3 마스크 공정을 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ와 도 4의 Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 13a와 도 13b와 도 13c와 도 13d는 제 4 마스크 공정을 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ와 도 4의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 데이터 배선 104 : 데이터 패드
106 : 대면적 배선 108 : 오픈부
본 발명은 액정표시장치에 관한 것으로, 특히 기판의 주변에 구성한 대면적 배선이 유실되는 것을 방지하여 저항 불균일에 의한 화질 불균일을 방지할 수 있는 어레이 기판의 구성과 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다
도시한 바와 같이, 일반적인 액정표시장치(9)는 블랙매트릭스(22)와 서브컬러필터(24)를 포함하는 컬러필터(26)와, 상기 컬러필터(26)의 상부에 증착된 투명전극인 공통전극(28)이 형성된 상부기판(20)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(16)과 스위칭소자(T)를 포함한 어레이 배선이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(20)과 하부기판(10) 사이에는 액정(18)이 충진되어 있다.
상기 하부기판(10)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터 배선(14)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(12)과 데이터배선(14)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(16)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(16)이 매트릭스 내에 존재함으로써 영상을 표시한다.
상기 게이트 배선(12)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(14)은 상기 박막트랜지스터(T)의 제 2 전극인 소스 전극을 구동하는 신호전압을 전달하는 수단이다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기 광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(18)은 유전이방성 물질이며, 전압이 인가되면 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이 미지를 구현하게 된다.
전술한 바와 같은 동작을 나타내는 액정표시장치는 제조 공정이 매우 복잡하며, 공정을 단순화함으로써 공정시간과 제조 원가를 단축하려는 노력이 진행되고 있다.
근래에 사용되는 마스크 공정은 5 마스크 공정이며, 5 마스크 공정을 요약하면 아래와 같다.
제 1 마스크 공정 : 게이트 배선과 게이트 전극을 형성.
제 2 마스크 공정 : 액티브층과 오믹 콘택층 형성.
제 3 마스크 공정 : 소스 및 드레인 전극과 데이터 배선 형성공정.
제 4 마스크 공정 : 보호막 패턴 공정.
제 5 마스크 공정 : 화소 전극 형성 공정.
전술한 공정에서, 상기 제 1 마스크 공정 또는 제 3 마스크 공정에서 패널의 주변으로 구성되는 공통 배선 또는 그라운드 배선과 같은 주변배선이 동시에 형성된다.
이때, 상기 패널의 주변으로 구성되는 배선들은 되도록 이면 넓은 면적으로 구성하여 저항을 낮추고자 하는 방향으로 형성 된다.
이때, 상기 각 공정은 건식 식각 또는 습식식각을 통해 진행된다.
특히, 건식식각 공정을 사용할 경우에는 상기 패널의 주변에 형성한 대면적 배선에 플라즈마가 집중하게 되지만, 5마스크 공정에서는 하나의 층을 하나의 마스크로 패터닝하므로 하브층에 영향이 없다.
반면, 4 마스크는 두 층을 동시에 패터닝하는 공정을 포함하므로, 5 마스크 공정일 경우와 다른 공정 능력을 보인다.
이하 도면을 참조하여, 4 마스크 공정으로 제작된 액정표시장치용 어레이기판의 구성을 설명한다.
도 2는 4 마스크 공정으로 제작된 일반적인 액정표시장치용 어레이기판의 구성을 도시한 확대 평면도이다.
도시한 바와 같이, 기판(50)상에 일 방향으로 연장되고 일 끝단에 게이트 패드(56)를 포함하는 게이트 배선(52)과, 상기 게이트 배선(52)과 수직하게 교차하여 화소 영역(P)을 정의하며 일 끝단에 데이터 패드(76)를 포함하는 데이터 배선(74)을 형성한다.
상기 게이트 배선(52)과 데이터 배선(74)의 교차지점에는 게이트 전극(54)과 반도체층(58a)과 소스 전극(70)과 드레인 전극(72)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 화소 영역(P)에는 상기 드레인 전극(72)과 접촉하는 화소 전극(50)을 형성한다.
상기 반도체층(58a)은 상기 데이터 배선 및 데이터 패드(74,76)의 하부로 연장된 연장부(58b)를 가진다.
전술한 구성에서, 상기 소스 및 드레인 전극(70,72)과 반도체층(58a)은 하나의 단일 마스크로 동시에 형성되는 것을 특징으로 하며, 소스 및 드레인 전극(70,72)을 형성하는 물질에 따라 순차 식각하거나 동시에 식각될 수 있다.
그러나, 하나의 단일 마스크로 두 층 이상을 건식식각 하는 경우에는 5마스 크 공정과는 달리 식각 공정이 지연되기 때문에 패널의 주변에 형성하는 큰 면적의 배선에는 과식각에 의한 저항특성의 변화를 가져올 수 있게 된다.
이하, 도 3은 전술한 평면구성에서 패드 및 이에 연결된 배선의 구조만을 도시한 확대 평면도이다.
도시한 도면은 기판(50)의 주변에 구성된 데이터 패드(76)와 이에 연결된 데이터배선(74)을 확대한 도면으로, 도시한 바와 같이 다수의 데이터 패드(76)와 이에 연결된 다수의 데이터 배선(74)이 형성되며, 상기 데이터 패드 및 데이터 배선(76,74)과 동시에 형성되고 외부로부터 공통 신호를 인가받기 위한 넓은 면적의 공통배선(80) 및 그라운드 배선(미도시)을 포함하는 주변배선이 동시에 형성될 수 있다.
상기와 같은 공통 배선(80)뿐 아니라 도시하지는 않았지만 그라운드 배선 등도 허락하는 한 최대한 면적을 넓게 구성한다.
이러한 구성을 4마스크 공정으로 제작하게 되면, 앞서 언급한 5 마스크와 동일한 패턴을 패턴닝시에 하부층까지 식각하여 패턴해야 하기 때문에 식각 시간 및 가스량 등이 기존대비 증가하게 된다.
이로 인하여, 하부층을 식각하는 동안 상부층이 같이 식각되거나 유실되는 불량이 발생하게 된다.
특히, 면적이 넓은 배선인 경우에는 식각 공정 동안 이 부분에 플라즈마가 집중되기 때문에 과도한 식각이 유발되어 저항값이 바뀌게 되며 이로 인해 화질에 이상이 발생하는 문제가 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 본 발명의 구성은 4 마스크 공정시 액정패널의 주변에 구성되는 공통 배선 및 그라운드 배선과 같은 대면적의 주변배선에 동일한 형상의 오픈부를 균일하게 구성하는 것을 특징으로 한다.
본 발명은 전술한 구성을 통해, 액정패널 주변의 대면적 배선에 플라즈마가 집중하는 현상을 완화할 수 있으므로 배선이 유실되는 것을 막아 화질의 불균일이 발생하는 것을 방지하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 일 방향으로 연장된 게이트 배선과; 상기 게이트 배선과 수직하게 교차하여 화소 영역을 정의하고, 하부에는 동일한 마스크 공정으로 패턴된 반도체층이 위치한 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하는 스위칭 소자와; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극과; 상기 기판의 주변영역에 구성되고, 일정 형상의 다수개의 오픈부(식각부)가 균일하게 분포한 주변배선을 포함한다.
상기 스위칭 소자는 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하며, 상기 게이트 배선의 일 끝단에는 데이터 패드를 포함하고, 상기 데이터 배선의 일 끝단에는 하부에 반도체패턴을 포함하는 반도체 패턴을 포함한다.
상기 주변배선에 구성된 오픈부의 형상은 슬릿형상, 원형상 또는 사각형상 또는 삼각형상인 것을 특징으로 한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 일 방향으로 연장된 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 수직하게 교차하여 화소 영역을 정의하고, 하부에는 동일한 마스크 공정으로 패턴된 반도체층이 형성된 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 스위칭 소자를 형성하는 단계와; 상기 화소 영역에 위치하고, 상기 스위칭 소자와 연결된 화소 전극을 형성하는 단계와; 상기 기판의 주변영역에 구성되고, 일정 형상의 다수개의 오픈부(식각부)가 균일하게 분포한 주변배선을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 기판 상에 일 방향으로 연장된 게이트 배선과, 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정과; 상기 게이트 배선과 수직하게 교차하는 데이터 배선과, 데이터 배선과 연결된 소스 전극과 이와는 이격된 드레인 전극과, 상기 소스 및 드레인 전극과, 상기 기판의 주변영역으로 큰 폭으로 연장되고 소정형상의 오픈부가 다수개 균일하게 형성된 주변배선과, 상기 게이트 전극 사이에 개재되는 제 1 반도체 패턴과, 상기 제 1 반도체 패턴에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴과, 상기 주변배선의 하부에 위치한 제 3 반도체 패턴을 형성하는 제 2 마스크 공정 단계와; 상기 소스 및 드레인 전극이 형성된 기판의 전면에 위치하고, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 3 마스크 공정 단계와; 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치 하는 화소 전극을 형성하는 제 4 마스크 공정 단계를 포함한다.
상기 제 2 마스크 공정 단계는 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속층을 적층하는 단계와; 상기 금속층이 적층된 기판의 전면에 감광층을 형성하고, 감광층이 형성된 기판의 이격된 상부에 투과부와 반사부와 반투과부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여, 하부의 감광층을 노광한 후 현상하여, 상기 게이트 전극에 대응하여 서로 다른 높이로 구성된 제 1 감광패턴과, 상기 게이트 배선에 수직한 방향으로 구성되고 원래의 높이로 구성된 제 2 감광패턴과, 상기 기판의 주변으로 큰 폭으로 구성되고 일 방향으로 연장된 제 3 감광패턴을 형성하는 단계와; 상기 제 1 및 제 2 감광패턴과 제 3 감광패턴의 주변으로 노출된 금속층과 그 하부의 불순물 비정질 실리콘층과, 순수한 비정질 실리콘층을 식각하는 단계와; 상기 제 1 및 제 3 감광패턴을 애싱(건식식각)하는 공정을 통해, 상기 게이트 전극에 대응하여 패턴된 금속패턴의 일부를 노출하는 단계와; 상기 노출된 금속층을 식각하여, 상기 게이트 전극에 대응하여 서로 이격된 소스 전극과 드레인 전극을 형성하고, 상기 소스 전극에서 상기 게이트 배선과는 수직하게 연장된 데이터 배선을 형성하는 단계와; 상기 남겨진 감광패턴을 제거하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
-- 실시예 --
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 패드부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(100) 상에 일 방향으로 연장되고 일 끝단에 데이터 패드(104)를 포함하는 데이터 배선(102)을 구성하며, 기판(100)의 주변으로는 외부로부터 공통 신호를 입력받기 위한 넓은 면적의 공통 배선(106)과 도시하지는 않았지만 그라운드 배선(미도시)을 포함한 주변배선을 형성한다.
이때, 상기 공통 배선(106)에는 슬릿 형상의 오픈부(108, 식각부)를 배선의 전면적에 대해 고르게 구성한 것을 특징으로 한다.
이와 같이 하면, 기판의 주변영역에 형성되는 대면적 배선에 집중하던 플라즈마의 집중도가 완화 될 수 있으며 이로 인해 식각 공정시, 대면적 배선이 부분적으로 유실될 확률을 줄일 수 있게 된다.
상기 대면적 배선(106)에 형성하는 오픈부(108,식각부)는 전술한 바와 같은 슬릿 형상 뿐 아니라 이하 도 5와 같이 형상화 할 수 있다.
도 5a 내지 도 5c는 액정패널의 주변부에 형성하는 대면적 배선에 구성되는 오픈부의 형상을 도시한 확대 평면도이다.
도 5a에 도시한 바와 같이, 대면적 배선(106)의 내부에 사각형상의 오픈부(108)를 균일하게 구성할 수 있고, 도 5b에 도시한 바와 같이, 대면적 배선(106)의 내부에 원형상의 오픈부(108)를 다수개 균일하게 구성할 수 있고, 도 4c에 도시한 바와 같이, 대면적 배선(106)의 내부에 삼각형상의 오픈부(108)를 다 수개 균일하게 구성할 수 도 있다.
전술한 바와 같이, 4 마스크 공정 시 어레이기판의 주변에 구성되는 대면적의 주변배선에 소정형상의 오픈부를 다수개 구성하게 되면, 식각 공정시 플라즈마의 집중을 완화할 수 있다.
따라서, 건식식각 공정 시 배선의 유실을 방지할 수 있으므로 저항값을 유지할 수 있어 화질의 불균일을 방지할 수 있는 장점이 있다.
이하, 공정도면을 참조하여 상기 어레이 기판에 구성된 배선을 포함한 액정표시장치용 어레이기판을 4마스크 공정으로 제작하는 방법을 설명한다.
도 6a와 도 6b와 도 6c와 도 6d는 제 1 마스크 공정을 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ와 도 4의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도시한 바와 같이 기판(200)에 스위칭 영역(T)을 포함하는 화소 영역(P)과, 스토리지 영역(ST)과, 게이트 영역(G)과 데이터 영역(D)과, 주변영역(SD)을 정의한다.
상기 다수의 영역(S,P,ST,G,D,SD)이 정의된 기판(200)상에 알루미늄(Al), 알루미늄합금(AlNd)등을 포함하는 금속물질을 증착하고 패턴하여, 상기 게이트 영역(G)에 대응하여 일 끝단에 게이트 패드(206)를 포함하는 게이트 배선을 형성하고, 상기 스위칭 영역(T)에 대응하여 게이트 전극(204)과, 상기 스토리지 영역(ST)을 포함한 화소 영역(P)의 일 측에 게이트 배선(202)을 형성한다.
상기 게이트 전극 및 게이트 패드(204,206)과 게이트 배선(202)이 형성된 기 판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(208)을 형성한다.
연속하여, 상기 게이트 절연막(208)의 상부에 순수 비정질 실리콘층(210)과 불순물이 포함된 비정질 실리콘층(212)을 적층한다.
다음으로, 상기 불순물 비정질 실리콘층(212)의 상부에 앞서 언급한 도전성 금속 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 금속층(214)을 형성한다.
이하 도 7(a,b,c,d) 내지 도 11(a,b,c,d)는 제 2 마스크 공정을 나타낸 공정 단면도이고, 각 도의 a,b,c,d는 각각 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ와 도 4의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a와 도 7b와 도 7c와 도 7d와 도시한 바와 같이, 상기 금속층(214)이 형성된 기판(200)의 전면에 포토레지스트(photo-resist)를 도포하여 감광층(216)을 형성한다.
상기 감광층(216)이 형성된 기판(200)의 이격된 상부에 투과부(A1)와 반사부(A2)와 반투과부(A3)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 감광층(216)이 포지티브(positive) 특성을 가진다고 가정할 경우, 상기 반사부(A2)에 대응하는 감광층(216)은 빛으로부터 차단되었기 때문에 노광되지 않은 상태가 되고, 상기 투과부(A1)에 대응하는 부분은 상기 빛으로부터 완 전 노광되고 상기 반투과부(A3)에 대응하는 부분은 빛의 세기가 약하므로 약하게 노광되는 특성이 있다.
이때, 상기 스위칭 영역(T)에 대응하여 반투과부(A3)와 이를 중심으로 일측과 타측에 반사부(A2)가 위치하도록 하고, 상기 스토리지 영역(ST)에 대응하는 게이트 배선(202)의 일부 상부 및 상기 데이터 영역(D)과 대응하여 반사부(A2)가 위치하도록 하고, 상기 주변 영역(SD)에 대응하여 투과부(A1)와 반사부(A2)가 위치하도록 한다.
이때, 상기 주변영역(SD)에 위치하는 투과부(A1)의 평면적인 형상은 슬릿형상이거나, 삼각형상, 원형상, 사각형상등 다양하게 변형될 수 있다.
상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(216)을 노광하고 현상하는 공정을 진행한다.
도 8a와 도 8b와 도 8c와 도 8d에 도시한 바와 같이, 상기 스위칭 영역(T)에 대응하여 높이가 서로 다른 제 1 감광패턴(218a)과, 상기 스토리지 영역(ST)과 데이터 영역(D)과 주변영역(SD)에 대응하여 제 2 감광패턴(218b)이 형성된다.
상기 제 1 및 제 2 감광패턴(218a,218b)의 주변으로 노출된 금속층(214)과 그 하부의 불순물 반도체층(212)과 그 하부의 순수 반도체층(210)을 건식식각하는 공정을 진행한다.
이와 같이 하면 도 9a와 도 9b와 도 9c와 도 9d에 도시한 바와 같이, 상기 스위칭 영역 및 스토리지 영역(T,ST)과 데이터 영역(D)과 주변영역(SD)에 대응하여 패턴된 순수 비정질 실리콘층(210)과 불순물 비정질 실리콘층(212)과 금속층(214) 이 적층되어 형성된다.
도 10a와 도 10b와 도 10c와 도 10d는 상기 제 1 및 제 2 감광패턴을 애싱(ashing)하는 공정을 나타낸 도면으로, 상기 감광패턴(218a,21b)을 애싱하는 공정을 진행하여, 상기 스위칭 영역(T)의 중심영역에 대응하는 금속층(214)이 노출되는 정도까지 애싱공정(건식식각 공정)을 진행한다.
다음으로, 상기 스위칭 영역의 제 1 감광패턴의 사이로 노출된 하부의 제 1 금속층을 식각하는 공정을 진행한 후, 상기 제 1 및 제 2 감광패턴(218a,218b)을 제거하는 공정을 진행한다.
이때, 상기 감광패턴의 주변부(F)에 대응하는 하부의 금속층 또한 노출되며 이 또한 식각된다.
이와 같이 하면, 도 11a와 도 11b와 도 11c와 도 11d에 도시한 바와 같이, 상기 게이트 전극(204)의 상부에 대응하여 이격된 소스 전극(220)과 드레인 전극(222)이 형성되고, 상기 소스 전극(220)과 연결되고 일 끝단에 데이터 패드(238)를 포함하는 데이터 배선(미도시)이 형성되고, 상기 스토리지 영역(ST)에 대응하는 게이트 배선(202)의 일부 상부에는 섬형상의 금속패턴(226)이 형성된다.
동시에, 상기 주변영역에는 대면적의 공통 배선 및 그라운드 배선(240,미도시)등이 형성되며, 상기 공통 배선 및 그라운드 배선(240, 미도시)은 앞서 언급한 바와 같은 슬릿 형상 또는 삼각형상 또는 사각형상 또는 원형상의 다수개의 오픈부(B)가 균일하게 형성된다.
상기 오픈부는 전술한 형상에 한정되지 않고 다양한 형상이 가능하다.
이때, 상기 소스 및 드레인 전극(220,222)의 하부에 적층된 순수 비정질 실리콘층은 액티브층(active layer)이라 칭하고, 불순물 비정질 실리콘층은 오믹 콘택층(ohmic contact layer)이라 칭한다.
상기 소스 및 드레인 전극(220,222)의 이격된 사이로 노출된 오믹 콘택층(212)을 제거하는 공정을 진행한다.
전술한 공정에서, 상기 스토리지 영역(ST)은 게이트 배선(202)을 제 1 전극으로 하고, 그 상부의 금속패턴(226)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.
이상과 같이, 도 7(a,b,c,d) 내지 도 11(a,b,c,d)를 통해 제 2 마스크 공정을 완료할 수 있다.
도 12a와 도 12b와 도 12c와 도 12d는 제 3 마스크 공정을 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ과 도 4의 Ⅵ-Ⅵ을 따라 절단한 공정 단면도이다.
도시한 바와 같이, 상기 소스 및 드레인 전극(220,222)과 데이터 배선(미도시)과 기판(200)의 주변에 대면적의 주변배선(240)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 도포하여 보호막(242)을 형성한다.
연속하여, 상기 보호막(242)을 제 3 마스크 공정으로 패턴하여, 상기 드레인 전극(222)을 노출하는 드레인 콘택홀(246)과, 상기 금속패턴(226)을 노출하는 스토리지 콘택홀(248)을 형성하고, 상기 게이트 패드(206)의 일부를 노출하는 게이트 패드 콘택홀(250)과, 상기 데이터 패드(238)의 일부를 노출하는 데이터 패드 콘택홀(252)을 형성한다.
도 13a와 도 13b와 도 13c와 도 13d는 제 4 마스크 공정을 나타낸 도면으로, 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ과 도 4의 Ⅵ-Ⅵ을 따라 절단한 공정 단면도이다.
도시한 바와 같이, 상기 보호막(242)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 산화물그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(222)과 상기 금속패턴(226)에 동시에 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(254)을 형성하고, 상기 게이트 패드(206)와 접촉하는 게이트 패드 단자(256)와, 상기 데이터 패드(238)와 접촉하는 데이터 패드 단자(258)를 형성한다.
전술한 바와 같은 공정을 통해 기판의 주변에 소정형상의 오픈부를 가지는 대면적의 주변배선을 포함하는 액정표시장치용 어레이기판의 4 마스크 공정으로 제작할 수 있다.
전술한 공정에서, 상기 기판의 주변부에 형성하는 대면적의 배선에 다수의 오픈부를 형성함으로써, 다수의 층을 동시에 식각하는 건식시각 공정 동안 플라즈마의 집중현상을 완화할 수 있으므로 배선이 유실되는 불량을 방지할 수 있다.
따라서, 본 발명은 상기 대면적 배선의 유실을 방지할 수 있으므로 액정패널전체에 대한 저항값의 변화가 적기 때문에 균일한 화질을 얻을 수 있는 효과가 있다.
또한, 화질불량에 의한 제품불량 처리율이 낮아지기 때문에 공정 수율을 개선할 수 있는 효과가 있다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판을 준비하는 단계와;
    상기 기판 상에 일 방향으로 연장된 게이트 배선과, 상기 게이트 배선과 연결된 게이트 전극을 형성하는 제 1 마스크 공정과;
    상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선과 연결된 소스 전극과 이와는 이격된 드레인 전극과, 상기 소스 및 상기 드레인 전극과, 상기 기판의 주변영역으로 연장되고 소정형상의 오픈부가 다수개 균일하게 형성된 주변배선과, 상기 게이트 전극과 상기 소스 및 상기 드레인 전극 사이에 개재되는 제 1 반도체 패턴과, 상기 제 1 반도체 패턴에서 상기 데이터 배선의 하부로 연장된 제 2 반도체 패턴과, 상기 주변배선의 하부에 위치한 제 3 반도체 패턴을 형성하는 제 2 마스크 공정 단계와;
    상기 소스 및 상기 드레인 전극이 형성된 상기 기판의 전면에 위치하고, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 제 3 마스크 공정 단계와;
    상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치하는 화소 전극을 형성하는 제 4 마스크 공정 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  10. 제 9 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 전극이 형성된 상기 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속층을 적층하는 단계와;
    상기 금속층이 적층된 상기 기판의 전면에 감광층을 형성하고, 상기 감광층이 형성된 상기 기판의 이격된 상부에 투과부와 반사부와 반투과부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하여, 하부의 상기 감광층을 노광한 후 현상하여, 상기 게이트 전극에 대응하여 서로 다른 높이로 구성된 제 1 감광패턴과, 상기 게이트 배선에 수직한 방향으로 구성된 제 2 감광패턴과, 상기 기판의 주변으로 구성되고 일 방향으로 연장된 제 3 감광패턴을 형성하는 단계와;
    상기 제 1 및 상기 제 2 감광패턴과 상기 제 3 감광패턴의 주변으로 노출된 상기 금속층과 그 하부의 상기 불순물 비정질 실리콘층과, 상기 순수한 비정질 실리콘층을 식각하는 단계와;
    상기 제 1 및 상기 제 2 감광패턴과 상기 제 3 감광패턴을 상기 게이트 전극에 대응하는 상기 금속층이 노출되는 정도까지 애싱하는 단계와;
    노출된 상기 금속층을 식각하여, 상기 게이트 전극에 대응하여 서로 이격된 상기 소스 전극과 상기 드레인 전극을 형성하고, 상기 소스 전극에서 상기 게이트 배선과는 수직하게 연장된 상기 데이터 배선을 형성하는 단계와;
    남겨진 상기 제 1 및 상기 제 2 감광패턴과 상기 제 3 감광패턴을 제거하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  11. 제 9 항에 있어서,
    상기 게이트 배선의 일 끝단에는 게이트 패드를 포함하고, 상기 데이터 배선의 일 끝단에는 하부에 반도체 패턴을 포함하는 액정표시장치용 어레이기판 제조방법.
  12. 제 9 항에 있어서,
    상기 주변배선에 형성된 상기 오픈부의 형상은 슬릿형상, 원형상, 사각형상 또는 삼각형상인 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
KR1020040040301A 2004-06-03 2004-06-03 액정표시장치용 어레이 기판과 제조방법 KR101026982B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040040301A KR101026982B1 (ko) 2004-06-03 2004-06-03 액정표시장치용 어레이 기판과 제조방법
US11/144,269 US8269937B2 (en) 2004-06-03 2005-06-03 Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
US13/591,872 US8836901B2 (en) 2004-06-03 2012-08-22 Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040040301A KR101026982B1 (ko) 2004-06-03 2004-06-03 액정표시장치용 어레이 기판과 제조방법

Publications (2)

Publication Number Publication Date
KR20050115048A KR20050115048A (ko) 2005-12-07
KR101026982B1 true KR101026982B1 (ko) 2011-04-11

Family

ID=35448488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040040301A KR101026982B1 (ko) 2004-06-03 2004-06-03 액정표시장치용 어레이 기판과 제조방법

Country Status (2)

Country Link
US (2) US8269937B2 (ko)
KR (1) KR101026982B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365176B1 (ko) * 2007-03-02 2014-02-21 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
TWI420214B (zh) * 2010-05-06 2013-12-21 Au Optronics Corp 液晶顯示面板
CN102169260B (zh) 2010-10-15 2015-01-21 京东方科技集团股份有限公司 Tft-lcd像素电极层结构、制备方法及其掩膜板
CN102466936B (zh) * 2010-11-04 2014-02-19 京东方科技集团股份有限公司 阵列基板、液晶显示器及阵列基板的制造方法
KR101350411B1 (ko) * 2010-11-20 2014-01-16 엘지디스플레이 주식회사 멀티비젼용 어레이 기판 및 이를 구비한 액정표시장치
TWI438539B (zh) * 2010-12-16 2014-05-21 Innolux Corp 陣列基板的形成方法
JP5302345B2 (ja) 2011-02-09 2013-10-02 株式会社ジャパンディスプレイ 表示装置
CN102364390B (zh) * 2011-10-19 2014-01-22 深圳市华星光电技术有限公司 液晶显示面板及形成液晶显示面板的方法
KR101432891B1 (ko) * 2012-08-30 2014-08-21 엘지디스플레이 주식회사 액정표시장치
TWI466003B (zh) * 2012-12-26 2014-12-21 Hannstouch Solution Inc 觸控面板
CN104950539B (zh) * 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
KR102439308B1 (ko) * 2015-10-06 2022-09-02 삼성디스플레이 주식회사 표시장치
KR102317226B1 (ko) * 2017-08-11 2021-10-26 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067456A1 (en) * 2000-10-26 2002-06-06 Hironobu Tatsumi Liquid crystal display element
KR20030060052A (ko) * 2002-01-04 2003-07-12 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 패널
KR20040041491A (ko) * 2002-11-11 2004-05-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
US5684555A (en) * 1994-12-19 1997-11-04 Kabushiki Kaisha Toshiba Liquid crystal display panel
EP0967512A4 (en) * 1998-01-09 2002-01-02 Citizen Watch Co Ltd FLOW CRYSTAL DEVICE WITH A FUNCTION PREVENTING LEAKAGE
US6037005A (en) * 1998-05-12 2000-03-14 3M Innovative Properties Company Display substrate electrodes with auxiliary metal layers for enhanced conductivity
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000267140A (ja) * 1999-03-16 2000-09-29 Fujitsu Ltd 液晶表示装置の製造方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US20040224241A1 (en) * 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
KR200360052Y1 (ko) 2004-06-10 2004-08-25 김진웅 캠핑용 이동주택의 밑판 골조구조
KR200441491Y1 (ko) 2007-05-31 2008-08-20 권중한 벽걸이용 쓰레기통

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020067456A1 (en) * 2000-10-26 2002-06-06 Hironobu Tatsumi Liquid crystal display element
KR20030060052A (ko) * 2002-01-04 2003-07-12 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 패널
KR20040041491A (ko) * 2002-11-11 2004-05-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법

Also Published As

Publication number Publication date
US20050270467A1 (en) 2005-12-08
US20120322213A1 (en) 2012-12-20
US8836901B2 (en) 2014-09-16
US8269937B2 (en) 2012-09-18
KR20050115048A (ko) 2005-12-07

Similar Documents

Publication Publication Date Title
KR100436181B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7763483B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7102168B2 (en) Thin film transistor array panel for display and manufacturing method thereof
KR100679518B1 (ko) 액정표장치용 어레이기판과 그 제조방법
KR100480333B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101100674B1 (ko) 씨오티 구조 액정표시장치용 어레이 기판 제조방법
KR100971955B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100413668B1 (ko) 액정표시장치용 어레이기판 제조방법
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
KR101026982B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
US20050260780A1 (en) Liquid crystal display device and fabricating method thereof
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101041890B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101058455B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10