TWI438539B - 陣列基板的形成方法 - Google Patents

陣列基板的形成方法 Download PDF

Info

Publication number
TWI438539B
TWI438539B TW099144150A TW99144150A TWI438539B TW I438539 B TWI438539 B TW I438539B TW 099144150 A TW099144150 A TW 099144150A TW 99144150 A TW99144150 A TW 99144150A TW I438539 B TWI438539 B TW I438539B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
photoresist
forming
photoresist pattern
Prior art date
Application number
TW099144150A
Other languages
English (en)
Other versions
TW201227110A (en
Inventor
Cheng Hsu Chou
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW099144150A priority Critical patent/TWI438539B/zh
Priority to US13/325,585 priority patent/US8679878B2/en
Publication of TW201227110A publication Critical patent/TW201227110A/zh
Priority to US14/166,257 priority patent/US9466621B2/en
Application granted granted Critical
Publication of TWI438539B publication Critical patent/TWI438539B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

陣列基板的形成方法
本發明係關於液晶顯示器之製程，更特別關於其陣列基板的形成方法。
目前製作液晶顯示器之陣列基板一般需要多達四至五道的微影製程，即需四至五道光罩。若是要採用三道光罩製程，則需利用舉離(Lift-off)製程。在舉離製程中，先形成光阻圖案作為鍍膜犧牲層。接著形成鍍膜於光阻上及未被光阻圖案覆蓋之區域上，再將基板浸置於去光阻液。隨著光阻圖案去除，可一併將位於光阻圖案上之鍍膜剝離，達到節省光罩之製程目的。然而一般TFT量產設備並不適合讓含有光阻之基板進入沉積腔體進行製程，且剝離後之鍍膜亦容易回黏至基板陣列上形成缺陷。另一方面，光阻上的鍍膜可能會懸浮於去光阻液中，造成去光阻液輸送管線的塞管現象。
綜上所述，陣列基板的三道光罩製程目前亟需新的製程方法，在不增加光罩數目的前提下取代現有之舉離製程。
本發明一實施例提供一種陣列基板的形成方法，包括形成第一導電層於基板上；形成第一光阻層於第一導電層上；以第一多段式調整光罩進行微影製程，圖案化第一光阻層以形成第一無光阻區域、第一薄層光阻圖案、及第一厚層光阻圖案；蝕刻對應第一無光阻區域之第一導電層，形成閘極、與閘極相連之閘極線、共通電極線、及底導線，其中第一薄層光阻圖案位於閘極、閘極線、共通電極線、及底導線之走線區域上，且第一厚層光阻圖案位於底導線之接觸區域上；灰化第一薄層光阻圖案，露出閘極、閘極線、共通電極線、及底導線之走線區域；選擇性沉積絕緣層於基板、閘極、閘極線、共通電極線、及底導線之走線區域上；選擇性沉積半導體層於絕緣層上；移除第一厚層光阻圖案；以及形成第二導電層於半導體層與底導線之接觸區域上。
本發明另一實施例提供一種陣列基板的形成方法，包括形成閘極、與閘極相連之閘極線、及共通電極線於基板上；沉積絕緣層於基板、閘極、閘極線、及共通電極線上；沉積半導體層於絕緣層上；沉積導電層於半導體層上；形成光阻層於導電層上；以多段式調整光罩進行微影製程，圖案化光阻層以形成無光阻區域、薄層光阻圖案、次厚層光阻圖案、及厚層光阻圖案；移除對應無光阻區域之導電層及半導體層，形成資料線、連接至資料線之導電圖案、通道層、及上電極，其中資料線與閘極線垂直相交以定義畫素區，通道層夾設於導電圖案與閘極之間，且上電極覆蓋部份共通電極線以定義儲存電容；其中薄層光阻圖案對應導電圖案之中心部份，且第二次厚層光阻圖案對應導電圖案之兩側、資料線、及上電極；灰化薄層光阻圖案，露出導電圖案的中心部份；移除露出的導電圖案之中心部份以形成源極/汲極，並露出閘極中心部份上的通道層，其中厚層光阻圖案對應部份汲極及部份上電極；灰化次厚層光阻圖案，露出源極/汲極、資料線、及上電極；選擇性沉積保護層於厚層光阻圖案以外的所有區域上；灰化厚層光阻圖案，露出部份汲極與部份上電極；以及形成畫素電極圖案於該畫素區之保護層上，且畫素電極圖案連接至露出的部份汲極與部份上電極。
本發明又一實施例提供一種陣列基板的形成方法，包括形成導電層於基板上；形成光阻層於導電層上；以多段式調整光罩進行微影製程，圖案化光阻層以形成無光阻區域、薄層光阻圖案、及厚層光阻圖案；蝕刻對應無光阻區域之導電層，形成底導線，其中薄層光阻圖案位於底導線之走線區域上，且厚層光阻圖案位於底導線之接觸區域上；灰化薄層光阻圖案，露出底導線之走線區域；選擇性沉積絕緣層於基板及底導線之走線區域上；選擇性沉積半導體層於絕緣層上；移除厚層光阻圖案，露出底導線之接觸區域；形成頂導線於半導體層上，且頂導線連接至底導線之接觸區域上；移除未被頂導線覆蓋之半導體層；以及形成保護層於絕緣層與頂導線上。
本發明再一實施例提供一種陣列基板，包括底導線，位於基板上；絕緣層，位於底導線及基板上，且該絕緣層具有開口露出部份底導線；頂導線，位於絕緣層上且經由開口直接接觸底導線；以及保護層，位於頂導線及基板上；其中頂導線與絕緣層之間夾設半導體層。
下列說明中的實施例將揭露如何形成並使用陣列基板。必需理解的是，這些實施例提供多種可行的發明概念，並可應用於多種特定內容中。特定實施例僅用以說明形成及使用實施例的特定方式，並非用以侷限本發明的範圍。
首先，依序形成導電層與光阻層於基板10上，再以多段式調整光罩進行微影製程，圖案化光阻層以形成無光阻區域11A、薄層光阻圖案11B、及厚層光阻圖案11C。接著移除對應無光阻區域11A之導電層，直到露出基板10。如第1A及2A圖所示，位於顯示區100之圖案化導電層包含閘極12A與儲存電容之下電極12C，而位於外圍走線區150之圖案化導電層包含底導線12E。薄層光阻圖案11B對應圖案化導電層，比如閘極12A、下電極12C、及底導線12E之走線區域121A。厚層光阻圖案11C對應底導線12E之接觸區域121B。關於底導線12E之走線區域121A及接觸區域121B可參考第2F圖。
基板10可為透光(如玻璃、石英、或類似物)或不透光(如晶圓、陶瓷、金屬、金屬合金或類似物)之剛性無機材質，亦可為塑膠、橡膠、聚酯、或聚碳酸酯等可撓性有機材質，亦可為有機/無機之複合材質或上述材質之複數疊合結構。在某些實施例中的基板10採用透光材質，最後形成的薄膜電晶體陣列基板可應用於穿透式、反射式、半穿透半反射式液晶顯示器、或自發光型顯示器。在其他實施例中的基板10採用不透光或透光性不佳的材質，形成的薄膜電晶體應用於反射式液晶顯示器或自發光型顯示器。
上述導電層之材質可為金屬、合金、或上述之多層結構。在某些實施例中，導電層為鉬、鋁、銅、鈦、金、銀等單層或多層材料之組合或其合金。導電層之形成方法可為物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、濺鍍法、或類似方法。微影製程可為下述步驟：塗佈光阻、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影、沖洗、乾燥如硬烘烤、其他合適製程、或上述之組合。光阻的形成方法可為旋轉式、狹縫式、滾筒式、噴墨式、或噴霧式等塗佈法。移除導電層之蝕刻製程可為乾蝕刻、濕蝕刻、或上述之組合。
微影製程所用之多段式調整光罩(Multi-tone mask)可為疊層光罩(Stack layer mask)或灰階光罩(Grey level mask)。可以理解的是，當光阻層組成為正光阻時，光罩對應無光阻區11A的部份為透光區，光罩對應薄層光阻圖案11B的部份為部分透光區，而光罩對應厚層光阻圖案11C的部份為遮光區。當光阻層組成為負光阻時，光罩對應無光阻區11A的部份為遮光區，光罩對應薄層光阻圖案11B的部份為部分透光區，而光罩對應厚層光阻圖案11C的部份為透光區。簡言之，負光阻與正光阻採用之光罩圖案相反。
接著灰化薄層光阻圖案11B，露出閘極12A與下電極12C如第1B圖所示，並露出底導線12E之走線區域121A如第2B圖所示。此灰化步驟可採用氧氣電漿，其溫度介於室溫至200℃之間。若灰化步驟之溫度過高，則易使光阻焦化導致後續製程無法去除焦化光阻。若灰化步驟之溫度過低，則可能造成反應速率過慢，影響製程時間。上述灰化步驟會完全灰化薄層光阻圖案11B，並部份灰化厚層光阻圖案11C。由於灰化步驟屬於等向移除方式，因此厚層光阻圖案11C之輪廓需大於其對應的底導線12E之接觸區域121B。舉例來說，若薄層光阻圖案11B之厚度為10μm時，厚層光阻圖案11C之外緣與底導線12E之接觸區域121B之外緣也相隔10μm。如此一來，可避免灰化步驟縮小底導線12E之接觸區域121B。
接著選擇性沉積絕緣層14於基板10、閘極12A、閘極線12B與共通電極線12D(請參考第1E圖)、下電極12C、及底導線12E之走線區域121A(請參考第2F)上，如第1C及2C圖所示。換句話說，絕緣層14係沉積於厚層光阻圖案11C以外的所有區域上。選擇性沉積可為原子層沉積(ALD，Atomic Layer Deposition)，其製程溫度介於約室溫至200℃之間。若沉積溫度過高，則光阻易焦化，導致後續製程無法去除焦化光阻。若沉積溫度過低，則易於反應過程形成顆粒狀缺陷，或不緻密之鍍膜。原子層沉積法其特性一為可以形成完全階梯覆蓋之緻密鍍膜，完成高品質之閘極絕緣層；其特性二為具有沉積區域選擇性，適當選擇製程條件則於有機物表面不會沉積鍍膜，於去光阻製程後直接形成接觸孔，且不會有鍍膜剝離，可避免污染陣列基板或堵塞去光阻液輸送管線。絕緣層14可為氧化鋁、氧化鑭、氧化鉿、氮氧化鉿、氧化鋯、其他適用於選擇性沉積之材料，或上述單層材料堆疊之多層結構。
接著選擇性沉積半導體層16於絕緣層14上，如第1D及2D圖所示。換句話說，半導體層16不沉積於厚層光阻圖案11C上。半導體層16可為氧化鋅、氧化銦、銦鎵鋅氧化物、氧化錫、或其他適用於選擇性沉積之材料。選擇性沉積之溫度控制如前所述，在此不贅述。
接著移除殘留的厚層光阻圖案11C，形成接觸孔18露出底導線12E之接觸區域121B，如第2E圖所示。由於顯示區100不具有厚層光阻圖案11C，因此此移除步驟不影響第1D圖所示之結構。此移除步驟可為前述之灰化步驟或習知的濕式剝除方法。可以理解的是，第1E圖中剖面線A-A’之剖視圖即第1D圖所示之結構，而第2F圖中剖面線B-B’之剖視圖即第2E圖所示之結構。
雖然在第1E及2F圖中，圖案化之導電層只作為顯示區100中薄膜電晶體之閘極12A、與閘極相連的閘極線12B、共通電極線12D(部份共通電極線12D將作為後述之儲存電容的下電極12C)、及外圍走線區150之底導線12E，但圖案化導電層亦可作為接觸墊或其他元件，端視需要而定。如第1E圖所示，閘極線12B與共通電極線12D彼此平行且交替排列。
接著如第3A圖所示，形成導電層32於半導體層16與接觸孔18之底部及側壁上。導電層32可為金屬、合金、或上述之多層結構，較佳為鉬/鋁/鉬、鉬/銅、鉬/銅/鉬、或鈦/銅之堆疊結構。導電層32之形成方法可為蒸鍍、濺鍍、物理氣相沉積、或化學氣相沉積。
接著形成光阻層於導電層32上，再以另一多段式調整光罩進行微影製程，圖案化光阻層以形成無光阻區域33A、薄層光阻圖案33B、次厚層光阻圖案33C、及厚層光阻圖案33D，如第3B及4B圖所示。光阻層之組成及形成方法與前述之圖案化光阻層類似，在此不贅述。可以理解的是，當光阻層組成為正光阻時，光罩對應無光阻區33A的部份為透光區。光罩對應薄層光阻圖案33B與次厚層光阻圖案33C的部份為部分透光區，且對應薄層光阻圖案33B之部份透光區的透光率高於對應次厚層光阻圖案33B之部份透光區的透光率。光罩對應厚層光阻圖案33D的部份為遮光區。當光阻層組成為負光阻時，光罩對應無光阻區33A的部份為遮光區，光罩對應薄層光阻圖案33B及次厚層光阻圖案33C的部份為部分透光區，且對應次厚層光阻圖案33C之部份透光區的透光率高於對應薄層光阻圖案33B之部份透光區的透光率。光罩對應厚層光阻圖案33D的部份為透光區。簡言之，負光阻與正光阻採用之光罩圖案相反。
接著移除對應無光阻圖案33A之導電層32及半導體層16，如第3C及4C圖所示。移除導電層32及半導體層16的方法可為濕蝕刻、乾蝕刻、或上述之組合。在顯示區100形成資料線32A(請參考第3I圖)、連接至資料線32A之導電圖案32B、通道層16A、及上電極32C，同時在外圍走線區150形成頂導線32D(請參考第4F圖)。在顯示區100中，資料線32A與該閘極線12B垂直相交以定義畫素區300(請參考第3I圖)。通道層16A夾設於導電圖案32B與閘極12A之間。上電極32C覆蓋部份該共通電極線12D(即下電極12C)以定義儲存電容330。在外圍走線區150中，頂導線32D連接至底導線12E。一般製程之外圍走線的接觸區域中，頂導線藉由ITO等導電材料連接至底導線。然而在第4C圖中，頂導線32D經由絕緣層14之接觸孔18直接連至底導線12E，兩者之間不具有ITO等透明導電材料。
同樣在第3C圖及4C圖，可知先前形成之薄層光阻圖案33B對應閘極12A之中心部份。次厚層光阻圖案33C對應顯示區100中導電圖案32B之兩側、資料線32A、與上電極32C，並對應外圍走線區150之頂導線32D。厚層光阻圖案33D對應後續形成之汲極接觸孔與上電極32C之接觸孔。
接著灰化薄層光阻圖案33B，露出閘極12A之中心部份上的導電圖案32B，如第3D圖所示。此灰化步驟之製程參數同前述灰化步驟，在此不贅述。上述灰化步驟會完全移除薄層光阻圖案33B，並部份灰化次厚層光阻圖案33C與厚層光阻圖案33D。由於灰化步驟屬於等向移除方式，因此次厚層光阻圖案33C之輪廓應大於其對應的導電圖案32B之兩側、資料線32A、上電極32C、與頂導線32D。同上述理由，厚層光阻圖案33D之輪廓應大於後續形成的汲極接觸孔與上電極32C之接觸孔。
接著移除閘極12A之中心部份上的導電圖案32B，形成源極32E與32F並露出其下的通道層16A，如第3E圖所示。移除部份導電圖案32B之方法可為乾蝕刻、濕蝕刻、或上述之組合。
接著灰化次厚層光阻圖案33C，露出底導線12E、資料線32A、上電極32C、頂導線32D、源極32E、與汲極32F，如第3F與4D圖所示。此灰化步驟之製程參數同前述灰化步驟，在此不贅述。上述灰化步驟會完全移除次厚層光阻圖案33C，並部份灰化厚層光阻圖案33D。由於灰化步驟屬於等向移除方式，因此厚層光阻圖案33D之輪廓應大於後續形成的汲極接觸孔與上電極32C之接觸孔。
接著選擇性沉積保護層34於厚層光阻圖案33D以外的所有區域上，如第3G圖與第4E圖所示。保護層34之材質選擇與絕緣層14類似，在此不贅述。在本發明一實施例中，選擇性沉積為原子層沉積。選擇性沉積之溫度控制如前所述，在此不贅述。
接著移除殘留的厚層光阻圖案33D，形成汲極接觸孔36A及上電極接觸孔36B，分別露出部份汲極32F與部份上電極32C，如第3H圖所示。此移除步驟可為前述之灰化步驟或習知的濕式剝除方法。由於外圍走線區150不具有厚層光阻圖案33D，此製程不影響第4E圖所示之結構。可以理解的是，第3I圖中剖面線A-A’之剖視圖即第3H圖所示之結構，而第4F圖中剖面線B-B’之剖視圖即第4E圖所示之結構。
最後如第5A圖所示，形成畫素電極圖案52於畫素區300中。畫素電極圖案52經由汲極接觸孔36A及上電極接觸孔36B，分別連接至薄膜電晶體之汲極32F與儲存電容330之上電極32C。在本發明一實施例中，陣列基板係應用於穿透式液晶顯示器，且畫素電極圖案52之材質可為透明材質如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁鋅氧化物(AZO)、鎘錫氧化物(CTO)、氧化錫(SnO2 )、氧化鋅(ZnO)，奈米銀絲(Ag)、或奈米碳管(CNT)。在本發明另一實施例中，陣列基板係應用於反射式液晶顯示器，且畫素電極圖案52之材質可為反射式材質如鋁、金、錫、銀、銅、鐵、鉛、鉻、鎢、鉬、釹、上述之氮化物、上述之氧化物、上述之氮氧化物、上述之合金、或上述之組合。此外，反射式的畫素電極圖案52之表面呈現凹凸狀，以增加光線之反射及散射之效果。可以理解的是，第5B圖中剖面線A-A’之剖視圖即第5A圖所示之結構。
畫素電極圖案52的形成方式主要有二。第一種係以微影製程搭配光罩，形成光阻圖案53A於不需形成畫素電極圖案52的區域，如第5C圖所示。接著選擇性沉積畫素電極圖案52於畫素區300中，如第5D圖所示。最後移除光阻圖案53A，即形成第5A圖所示之結構。第二種係先順應性地形成畫素電極層51於所有區域中，如第5E圖所示。接著以微影製程搭配光罩形成光阻圖案53B於畫素區300之畫素電極層51上，如第5F圖所示。接著蝕刻未被光阻圖案覆蓋之畫素電極層51，如第5G圖所示。最後移除光阻圖案53B，即可形成第5A圖所示之結構。由於外圍走線區150不需形成畫素電極層51，若是採用第一種方法，則需形成第三光阻圖案53A於外圍走線區150上以避免沉積畫素電極圖案52，之後再移除光阻圖案53A。若是採用第二種方法，則不形成光阻圖案53B於外圍走線區150上，以利移除外圍走線區150上的畫素電極層51。
綜上所述，本發明一實施例提供了兩道多段式調整光罩與一道一般光罩，形成顯示區100與外圍走線區150之眾多元件。在本發明另一實施例中，可採用普通光罩之微影製程形成第1E圖之結構，接著以多段式調整光罩之微影製程形成第3I圖所示之結構，最後以普通光罩之微影製程形成第5B圖所示之結構。簡言之，在不考慮外圍走線區150之情況下，只需以一道多段式調整光罩與兩道普通光罩即可形成顯示區100。在本發明又一實施例中，可採用多段式調整光罩之微影製程形成第2F圖之結構，接著以普通光罩之微影製程形成第4F圖所示之結構。簡言之，在不考慮顯示區100之情況下，只需一道多段式調整光罩與一道普通光罩即可形成外圍走線區150。含有上述外圍走線區150之陣列基板可應用於光電元件如照光產生電能的太陽能電池，或通電發光元件如顯示器。在本發明一實施例中，顯示器可為大尺寸平面顯示器如電視，或中尺寸顯示器如電子書、或小尺寸顯示器如手機螢幕。
與習知技藝相較，採用多段式調整光罩可減少微影製程及對準問題。由於本發明不需進行舉離步驟，因此不形成任何材料於光阻層上。如此一來，移除光阻層之步驟不會殘留材料於陣列基板上(良率低)或阻塞去光阻液之輸送管線等常見於舉離製程的問題。以三道光罩搭配選擇性沉積製程形成顯示區100及/或外圍走線區150的絕緣層14、半導體層16、及保護層34之作法可增加量產可能性。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
A-A’、B-B’．．．剖面線
10．．．基板
11A、33A．．．無光阻區域
11B、33B．．．薄層光阻圖案
33C．．．次厚層光阻圖案
11C、33D．．．厚層光阻圖案
12A．．．閘極
12B．．．閘極線
12C．．．下電極
12D．．．共通電極線
12E．．．底導線
14．．．絕緣層
16．．．半導體層
16A．．．通道層
18‧‧‧接觸孔
32‧‧‧導電層
32A‧‧‧資料線
32B‧‧‧導電圖案
32C‧‧‧上電極
32D‧‧‧頂導線
32E‧‧‧源極
32F‧‧‧汲極
36A‧‧‧汲極接觸孔
36B‧‧‧上電極接觸孔
51‧‧‧畫素電極層
52‧‧‧畫素電極圖案
53A、53B‧‧‧光阻圖案
100‧‧‧顯示區
150‧‧‧外圍走線區
121A‧‧‧走線區域
121B‧‧‧接觸區域
300‧‧‧畫素區
330‧‧‧儲存電容
第1A-1D、3A-3H、5A及5C-5G圖係本發明一實施例中，形成陣列基板之顯示區的製程剖視圖；
第1E、3I及5B圖係本發明一實施例中，形成陣列基板之顯示區的製程上視圖；
第2A-2E及4A-4E圖係本發明一實施例中，形成陣列基板之外圍走線區的製程剖視圖；以及
第2F及4F圖係本發明一實施例中，形成陣列基板之外圍走線區的製程剖視圖。
12E．．．底導線
14．．．絕緣層
16．．．半導體層
32D．．．頂導線
34．．．保護層

Claims (8)

  1. 一種陣列基板的形成方法，包括：形成一第一導電層於一基板上；形成一第一光阻層於該第一導電層上；以一第一多段式調整光罩進行一微影製程，圖案化該第一光阻層以形成一第一無光阻區域、一第一薄層光阻圖案、及一第一厚層光阻圖案；蝕刻對應該第一無光阻區域之該第一導電層，形成一閘極、與該閘極相連之一閘極線、一共通電極線、及一底導線，其中該第一薄層光阻圖案位於該閘極、該閘極線、該共通電極線、及該底導線之走線區域上，且該第一厚層光阻圖案位於該底導線之接觸區域上；灰化該第一薄層光阻圖案，露出該閘極、該閘極線、該共通電極線、及該底導線之走線區域；選擇性沉積一絕緣層於該基板、該閘極、該閘極線、該共通電極線、及該底導線之走線區域上；選擇性沉積一半導體層於該絕緣層上；移除該第一厚層光阻圖案；以及形成一第二導電層於該半導體層與該底導線之接觸區域上。
  2. 如申請專利範圍第1項所述之陣列基板的形成方法，更包括：形成一第二光阻層於該第二導電層上；以一第二多段式調整光罩進行一微影製程，圖案化該第二光阻層以形成一第二無光阻區域、一第二薄層光阻圖 案、一第二次厚層光阻圖案、及一第二厚層光阻圖案；移除對應該第二無光阻區域之該第二導電層及該半導體層，形成一資料線、連接至該資料線之一導電圖案、一通道層、一頂導線、及一上電極，其中該資料線與該閘極線垂直相交以定義一畫素區，該頂導線連接至該底導線，該通道層夾設於該導電圖案與該閘極之間，且該上電極覆蓋部份該共通電極線以定義一儲存電容；其中該第二薄層光阻圖案對應該閘極之中心部份，且該第二次厚層光阻圖案對應導電圖案之兩側、該資料線、該上電極、及該頂導線；灰化該第二薄層光阻圖案，露出該閘極中心部份上的該導電圖案；移除露出的該導電圖案，露出閘極中心部份上的該通道層並形成一源極/汲極，其中該第二厚層光阻圖案對應部份該汲極與部份該上電極；灰化該第二次厚層光阻圖案，露出該源極/汲極、該資料線、該上電極、及該頂導線；選擇性沉積一保護層於該第二厚層光阻圖案以外的所有區域上；以及灰化該第二厚層光阻圖案，露出部份該汲極與部份該上電極。
  3. 如申請專利範圍第2項所述之陣列基板的形成方法，更包括形成一畫素電極圖案於該畫素區之保護層上，且該畫素電極圖案連接至露出的部份該汲極與部份該上電極，其中形成該畫素電極圖案之步驟包括： 形成一光阻圖案覆蓋該畫素區以外的區域上；選擇性沉積該畫素電極圖案於該畫素區上；以及移除該光阻圖案。
  4. 如申請專利範圍第2項所述之陣列基板的形成方法，更包括形成一畫素電極圖案於該畫素區之保護層上，且該畫素電極圖案連接至露出的部份該汲極與部份該上電極，其中形成該畫素電極圖案之步驟包括：形成一導電層於該畫素區與畫素區以外的區域上；形成一光阻圖案覆蓋該畫素區的該導電層；移除畫素區以外的區域之該導電層，形成該畫素電極圖案；以及移除該光阻圖案。
  5. 一種陣列基板的形成方法，包括：形成一閘極、與該閘極相連之一閘極線、及一共通電極線於一基板上；沉積一絕緣層於該基板、該閘極、該閘極線、及該共通電極線上；沉積一半導體層於該絕緣層上；沉積一導電層於該半導體層上；形成一光阻層於該導電層上；以一多段式調整光罩進行一微影製程，圖案化該光阻層以形成一無光阻區域、一薄層光阻圖案、一次厚層光阻圖案、及一厚層光阻圖案；移除對應該無光阻區域之該導電層及該半導體層，形成一資料線、連接至該資料線之一導電圖案、一通道層、 及一上電極，其中該資料線與該閘極線垂直相交以定義一畫素區，該通道層夾設於該導電圖案與該閘極之間，且該上電極覆蓋部份該共通電極線以定義一儲存電容；其中該薄層光阻圖案對應該導電圖案之中心部份，且該第二次厚層光阻圖案對應導電圖案之兩側、該資料線、及該上電極；灰化薄層光阻圖案，露出該導電圖案之中心部份上的導電圖案；移除露出的該導電圖案以形成一源極/汲極，並露出閘極中心部份上的該通道層，其中該厚層光阻圖案對應部份該汲極及部份該上電極；灰化該次厚層光阻圖案，露出該源極/汲極、該資料線、及該上電極；選擇性沉積一保護層於該厚層光阻圖案以外的所有區域上；灰化該厚層光阻圖案，露出部份該汲極與部份該上電極；以及形成一畫素電極圖案於該畫素區之保護層上，且該畫素電極圖案連接至露出的部份該汲極與部份該上電極。
  6. 如申請專利範圍第5項所述之陣列基板的形成方法，其中形成該畫素電極圖案之步驟包括：形成一光阻圖案覆蓋該畫素區以外的區域上；選擇性沉積該畫素電極圖案於該畫素區上；以及移除該光阻圖案。
  7. 如申請專利範圍第5項所述之陣列基板的形成方 法，其中形成該畫素電極圖案之步驟包括：形成一導電層於該畫素區與畫素區以外的區域上；形成一光阻圖案覆蓋該畫素區的該導電層；移除畫素區以外的區域之該導電層，形成該畫素電極圖案；以及移除該光阻圖案。
  8. 一種陣列基板的形成方法，包括：形成一導電層於一基板上；形成一光阻層於該第一導電層上；以一多段式調整光罩進行一微影製程，圖案化該光阻層以形成一無光阻區域、一薄層光阻圖案、及一厚層光阻圖案；蝕刻對應該無光阻區域之該導電層，形成一底導線，其中該薄層光阻圖案位於該底導線之走線區域上，且該厚層光阻圖案位於該底導線之接觸區域上；灰化該薄層光阻圖案，露出該底導線之走線區域；選擇性沉積一絕緣層於該基板及該底導線之走線區域上；選擇性沉積一半導體層於該絕緣層上；移除該厚層光阻圖案，露出該底導線之接觸區域；形成一頂導線於該半導體層上，且該頂導線連接至該底導線之接觸區域上；移除未被該頂導線覆蓋之半導體層；以及形成一保護層於該絕緣層與該頂導線上。
TW099144150A 2010-12-16 2010-12-16 陣列基板的形成方法 TWI438539B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099144150A TWI438539B (zh) 2010-12-16 2010-12-16 陣列基板的形成方法
US13/325,585 US8679878B2 (en) 2010-12-16 2011-12-14 Array substrates and methods for manufacturing the same
US14/166,257 US9466621B2 (en) 2010-12-16 2014-01-28 Array substrates and optoelectronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099144150A TWI438539B (zh) 2010-12-16 2010-12-16 陣列基板的形成方法

Publications (2)

Publication Number Publication Date
TW201227110A TW201227110A (en) 2012-07-01
TWI438539B true TWI438539B (zh) 2014-05-21

Family

ID=46233219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144150A TWI438539B (zh) 2010-12-16 2010-12-16 陣列基板的形成方法

Country Status (2)

Country Link
US (2) US8679878B2 (zh)
TW (1) TWI438539B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
KR102013416B1 (ko) * 2012-10-26 2019-08-22 어플라이드 머티어리얼스, 인코포레이티드 조합 마스킹
CN103489877B (zh) * 2013-09-30 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN112002753B (zh) * 2020-07-27 2023-06-27 北海惠科光电技术有限公司 栅极单元及其制备方法、阵列基板的制备方法、显示机构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100556702B1 (ko) 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101026982B1 (ko) * 2004-06-03 2011-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 제조방법
TWI262470B (en) 2004-12-24 2006-09-21 Quanta Display Inc Method of fabricating a pixel structure of a thin film transistor liquid crystal display
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
TWI319911B (en) 2005-08-11 2010-01-21 Liquid crystal display device and manufacturing method thereof
TWI309089B (en) 2006-08-04 2009-04-21 Au Optronics Corp Fabrication method of active device array substrate
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US20120043543A1 (en) * 2009-04-17 2012-02-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JPWO2011021439A1 (ja) * 2009-08-21 2013-01-17 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
TWI422940B (zh) * 2010-12-16 2014-01-11 Innolux Corp 陣列基板的形成方法

Also Published As

Publication number Publication date
US20120153312A1 (en) 2012-06-21
US9466621B2 (en) 2016-10-11
US8679878B2 (en) 2014-03-25
US20140138692A1 (en) 2014-05-22
TW201227110A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
TWI479663B (zh) 陣列基板及其製作方法
TWI508186B (zh) 薄膜電晶體之製造方法、薄膜電晶體及影像顯示裝置
US8853066B2 (en) Method for manufacturing pixel structure
JP2010283326A (ja) アレイ基板及びこれの製造方法
JP2008040502A (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
TWI438539B (zh) 陣列基板的形成方法
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
WO2019033791A1 (zh) 显示面板及其制作方法、显示装置
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
CN109509707A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
JP2021523512A (ja) Ｏｌｅｄ表示基板、ｏｌｅｄ表示基板の製造方法及び表示装置
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
WO2013127201A1 (zh) 阵列基板和其制造方法以及显示装置
WO2020233453A1 (zh) 阵列基板、其制备方法及显示装置
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN111524957A (zh) 显示基板及其制作方法、显示装置
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
TWI422940B (zh) 陣列基板的形成方法
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
WO2019210776A1 (zh) 阵列基板、显示装置、薄膜晶体管及阵列基板的制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees