CN109509707A - 显示面板、阵列基板、薄膜晶体管及其制造方法 - Google Patents
显示面板、阵列基板、薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN109509707A CN109509707A CN201811509593.9A CN201811509593A CN109509707A CN 109509707 A CN109509707 A CN 109509707A CN 201811509593 A CN201811509593 A CN 201811509593A CN 109509707 A CN109509707 A CN 109509707A
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- via hole
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000009413 insulation Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229960001296 zinc oxide Drugs 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开是关于一种薄膜晶体管的制方法、薄膜晶体管、阵列基板及显示面板。该制造方法包括：在衬底上形成遮光层和覆盖遮光层的缓冲层，以及依次堆叠设置缓冲层上的有源层、栅绝缘材料层和栅极材料层，有源层在衬底上的正投影覆盖部分遮光层在衬底上的正投影；形成由栅极材料层延伸至缓冲层内的凹槽，且凹槽与遮光层未被有源层覆盖的区域相对；对栅极材料层进行图案化，以形成栅极；对栅绝缘材料层进行图案化，以形成栅极绝缘层；去除凹槽底部的缓冲层，使遮光层露出；在缓冲层远离衬底的表面形成源极和漏极；形成覆盖栅极和缓冲层的介电层；在介电层与凹槽对应的位置形成露出遮光层的第一过孔，以及形成露出漏极的第二过孔。
Description
技术领域
本公开涉及显示技术领域，具体而言，涉及一种薄膜晶体管的制方法、薄膜晶体管、阵列基板及显示面板。
背景技术
目前，显示面板的应用越来越广泛，尤其是OLED(有机发光二极管)显示面板已经广泛的应用到了各种显示设备中。在现有显示面板中，薄膜晶体管是必不可少的电子器件，顶栅型薄膜晶体管为例，缓冲层覆盖遮光层，有源层设于缓冲层对应于遮光层的区域，在制造薄膜晶体管时，需要对层叠的介电层与缓冲层开设露出遮光层的接触孔，再通过该接触孔将漏极与遮光层连接。
但是，介电层与缓冲层的厚度较大，层叠后的厚度更大，使得对层叠的介电层与缓冲层开设该接触孔的工艺难度较大，且需要耗费较长时间，长时间的刻蚀，会使得光刻胶的损耗量非常的大，且使得光刻胶容易产生变性，会造成光刻胶在去除工序剥离不干净，造成光刻胶残留，对后续的工艺产生不良影响，降低面板的良率和显示质量。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种工艺简单、成本低的薄膜晶体管的制方法、薄膜晶体管、阵列基板及显示面板。
根据本公开的一个方面，提供了一种薄膜晶体管的制造方法。该制造方法包括：
在衬底上形成遮光层和覆盖所述遮光层的缓冲层，以及依次堆叠设置所述缓冲层上的有源层、栅绝缘材料层和栅极材料层，所述有源层在所述衬底上的正投影覆盖部分所述遮光层在所述衬底上的正投影；
形成由所述栅极材料层延伸至所述缓冲层内的凹槽，且所述凹槽与所述遮光层未被所述有源层覆盖的区域相对；
对所述栅极材料层进行图案化，以形成栅极；
对所述栅绝缘材料层进行图案化，以形成栅极绝缘层；
去除所述凹槽底部的缓冲层，使所述遮光层露出；
在所述缓冲层远离所述衬底的表面形成源极和漏极；
形成覆盖所述栅极和所述缓冲层的介电层；
在所述介电层与所述凹槽对应的位置形成露出所述遮光层的第一过孔，以及形成露出所述漏极的第二过孔；
在所述介电层远离所述衬底的一侧形成覆盖所述介电层部分区域的导线层，所述导线层包括漏极线，所述漏极线通过所述第一过孔与所述遮光层连接，并通过所述第二过孔与所述漏极连接。
在本公开的一种示例性实施例中，所述制造方法还包括：
在所述介电层形成露出所述源极的第三过孔；
所述导线层还包括与所述漏极线间隔设置的源极线，所述源极线通过所述第三过孔与所述源极连接。
在本公开的一种示例性实施例中，形成由所述栅极材料层延伸至所述缓冲层内的凹槽，且所述凹槽与所述遮光层未被所述有源层覆盖的区域相对，包括：
在所述栅极材料层远离所述衬底的表面形成第一光刻胶材料层；
对所述第一光刻胶材料层进行曝光并显影，形成与所述遮光层未被所述有源层覆盖的区域位置相对的去除区；
从所述去除区向所述缓冲层一侧进行刻蚀，以形成从所述栅极材料层延伸至所述缓冲层内的凹槽。
在本公开的一种示例性实施例中，对所述栅绝缘材料层进行图案化，以形成栅极绝缘层与所述凹槽底部的缓冲层，使所述遮光层露出通过同一次光刻工艺完成。
在本公开的一种示例性实施例中，所述有源层包括外围区和位于外围区内的沟道区；所述栅绝缘层覆盖于所述沟道区，且露出所述外围区的至少部分区域；
在所述缓冲层远离所述衬底的表面形成源极和漏极，包括：对所述有源层的外围区进行导体化处理，以得到位于所述沟道区两侧的源极和漏极。
在本公开的一种示例性实施例中，在所述介电层与所述凹槽对应的位置形成露出所述遮光层的第一过孔、露出所述漏极的第二过孔以及露出所述源极的第三过孔，包括：
在所述介电层上形成第二光刻胶材料层；
对所述第二光刻胶材料层进行曝光并显影，以形成与所述第一过孔、所述第二过孔及所述第三过孔对应的去除区；
对所述介电层进行刻蚀，通过同一次刻蚀工艺形成所述第一过孔所述第二过孔及第三过孔。
在本公开的一种示例性实施例中，所述制造方法还包括：
形成覆盖所述介电层和所述导线层的钝化层。
根据本公开的另一个方面，提供了一种薄膜晶体管。由上述制造方法所制造。
根据本公开的又一个方面，提供了一种阵列基板。包括上述的薄膜晶体管。
根据本公开的再一个方面，提供了一种显示面板。包括上述的阵列基板。
本公开提供的薄膜晶体管的制方法、薄膜晶体管、阵列基板及显示面板，在形成介电层以前，已经在缓冲层开设了通孔，且通孔露出遮光层，且介电层在通孔的位置形成凹槽，在该凹槽处形成用于连接漏极和遮光层的接触孔时，只需刻蚀介电层即可，而不用再刻蚀缓冲层，且凹槽可使介电层在通孔的位置的厚度减薄，有利于缩短刻蚀时间，降低工艺难度，避免光刻胶硬化，有利于提高产品良率，提高了生产效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开的一种实施例提供薄膜晶体管制造方法的流程图；
图2为图1中步骤S100完成后的结构示意图；
图3为步骤S220完成后的结构示意图；
图4为图1中步骤S200的结构示意图；
图5为图1中步骤S300完成后的结构示意图；
图6为图1中步骤S400完成后的结构示意图；
图7为图1中步骤S700完成后的结构示意图；
图8为图1中步骤S800完成后的结构示意图；
图9为图1中步骤S900完成后的结构示意图；
图10为步骤S1000完成后的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本公开实施方式提供了一种薄膜晶体管的制造方法，如图1所示，包括：
步骤S100、在衬底上形成遮光层和覆盖遮光层的缓冲层，以及依次堆叠设置缓冲层上的有源层、栅绝缘材料层和栅极材料层，有源层在衬底上的正投影覆盖部分遮光层在衬底上的正投影；
步骤S200、形成由栅极材料层延伸至缓冲层内的凹槽，且凹槽与遮光层未被有源层覆盖的区域相对；
步骤S300、对栅极材料层进行图案化，以形成栅极；
步骤S400、对栅绝缘材料层进行图案化，以形成栅极绝缘层；
步骤S500、去除凹槽底部的缓冲层，使遮光层露出；
步骤S600、在缓冲层设置有源层的表面形成于源极和漏极；
步骤S700、形成覆盖栅极和缓冲层的介电层；
步骤S800、在介电层与凹槽对应的位置形成露出遮光层的第一过孔，以及分别露出源极和漏极的两个第二过孔；
步骤S900、在介电层远离衬底的一侧形成覆盖介电层部分区域的导线层，导线层包括漏极线，漏极线通过第一过孔与遮光层连接，并通过第二过孔与所述漏极连接。
本公开提供的薄膜晶体管的制造方法，在形成介电层以前，已经在缓冲层开设了通孔，且通孔露出遮光层，且介电层在通孔的位置形成凹槽，在该凹槽处形成用于连接漏极和遮光层的接触孔时，只需刻蚀介电层即可，而不用再刻蚀缓冲层，且凹槽可使介电层在通孔的位置的厚度减薄，有利于缩短刻蚀时间，降低工艺难度，避免光刻胶硬化，有利于提高产品良率，提高了生产效率。
下面将对本公开提供的薄膜晶体管的制造步骤进行详细的说明：
在步骤S100中，在衬底上形成遮光层和覆盖遮光层的缓冲层，以及依次堆叠设置缓冲层上的有源层、栅绝缘材料层和栅极材料层，有源层在衬底上的正投影覆盖部分遮光层在衬底上的正投影。
在一实施方式中，如图2所示，步骤S100可包括步骤S110-步骤S150，其中：
步骤S110、可通过化学气相沉积或其它工艺在衬底11上通过沉积等工艺形成预设图案的遮光层12，遮光层12覆盖部分区域的衬底11。遮光层12可为能够反光的钼、铝、铜、铬、钨、钛、钽等金属或合金。举例而言，可通过溅射、气相沉积等工艺在衬底11的表面形成遮光材料层，再对遮光材料层进行图案化处理，得到遮光层12，图案化处理的方式可以是湿法或干法刻蚀。当然，也可通过印刷等其它方式形成遮光层12。
步骤S120、可通过化学气相沉积或其它工艺形成覆盖衬底11与遮光层12的缓冲层13。缓冲层13的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。可通过化学气相沉积或其它工艺形成该缓冲层3，在此不对形成缓冲层13的工艺做特殊限定。
步骤S130、可通过化学气相沉积或其它工艺在缓冲层13远离衬底11的一侧上形成有源层14，有源层14在衬底11上的正投影覆盖部分遮光层12在衬底11上的正投影。在一实施例中，有源层14在衬底11上的正投影位于遮光层12在衬底11上的正投影内。有源层14的材料可为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外，有源层14还可以是多晶硅材料或其它材料。
步骤S140、可通过化学气相沉积或其它工艺在有源层14与缓冲层13远离衬底11的表面上形成栅绝缘材料层15。栅绝缘材料层15的材料可为为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。
步骤S150、可通过化学气相沉积或其它工艺在栅绝缘层15远离衬底11的表面上形成栅极材料层16。栅极材料层的16的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。
在步骤S200中，形成由栅极材料层延伸至缓冲层内的凹槽，且凹槽与遮光层未被有源层覆盖的区域相对。
在一实施方式中，如图3-5所示，步骤S200可包括步骤S210-步骤S230，其中：
步骤S210、可通过旋涂或其它方式在栅极材料层16远离衬底11的表面第一光刻胶材料层，第一光刻胶材料层的材料可为正性光刻胶或负性光刻胶。
步骤S220、通过灰阶掩膜版对所述光刻胶层进行曝光并显影，以使所述光刻胶层形成去除区、保留区和部分保留区，去除区包括露出半导体材料层的开孔171，且该开孔171位于部分保留区内。
如图3所示，可通过灰阶掩膜版对第一光刻胶材料层进行曝光，形成曝光区、半曝光区和非曝光区。然后，可对第一光刻胶材料层进行显影，以使第一光刻胶材料层形成第一光刻胶层17，第一光刻胶层17包括去除区、保留区和部分保留区，去除区露出栅极材料层16的部分区域，保留区和部分保留区覆盖栅极材料层16的部分区域，且保留区的厚度大于部分保留区的厚度。同时，该去除区可包括开孔171，该开孔171可露出栅极材料层16，且该开孔171位于部分保留区内，即开孔171贯穿该部分保留区。
步骤S230、从开孔171向缓冲层13一侧进行刻蚀，以形成从栅极材料层16延伸至缓冲层13内的凹槽162，且凹槽162与遮光层未被有源层14覆盖的区域相对，使缓冲层13与凹槽162对应的位置具有预设厚度。
如图4所示，可分别刻蚀栅极材料层16和缓冲层13，以形成凹槽162，举例而言，可先通过湿法刻蚀工艺先刻蚀栅极材料层16被开孔171露出的区域，直至露出缓冲层13，再通过干法刻蚀工艺刻蚀缓冲层13，直至露出遮光层12，从而得到凹槽162。
在步骤S300中，对栅极材料层进行图案化，以形成栅极。
在一实施方式中，如图5所示，步骤S300可包括步骤S310-步骤S320，其中：
步骤S310、去除第一光刻胶层17的光刻胶部分保留区；
可通过灰化工艺或其他工艺对第一光刻胶层17进行处理，直至去除第一光刻胶层17的部分保留区，使对应于部分保留区的栅极材料层16被露出。同时，使得保留区的光刻胶层减薄。
步骤S320、去除栅极材料层16未被光刻胶保留区覆盖的区域；
可通过湿法刻蚀或其它刻蚀工艺去除栅极材料层16的未被第一光刻胶层17的保留区覆盖的区域，栅极材料层16被保留区覆盖的区域可作为栅极161。
在步骤S400中，对栅绝缘材料层进行图案化，以形成栅极绝缘层。在一实施例中，如图6所示，步骤S400可包括：
去除栅绝缘材料层15未被光刻胶保留区覆盖的区域；
可通过干法刻蚀或其它刻蚀工艺去除栅绝缘材料层15的未被第一光刻胶层17的保留区覆盖的区域，栅绝缘材料层15被保留区覆盖的区域可作为栅绝缘层151。
在步骤S500中，去除凹槽底部的缓冲层，使遮光层露出，如图6所示，包括：
可通过干法刻蚀或其它刻蚀工艺去除凹槽162底部的缓冲层13，在缓冲层13上形成通孔131，使遮光层12露出。
在一实施例中，去除栅绝缘材料层15未光刻胶保留区覆盖的区域与去除凹槽162底部的缓冲层13同时进行，采用干法刻蚀工艺进行刻蚀。在对栅绝缘材料层15未被栅极161覆盖的区域以及凹槽162底部的预设厚度的缓冲层13进行刻蚀时，预设厚度的缓冲层13的刻蚀时间和栅绝缘材料层15的所需的刻蚀时间相等，可以降低刻蚀的过刻蚀量，进而减少对遮光层的损伤。
上述步骤S300到步骤S500中的灰阶掩膜工艺，可使栅绝缘层151和通孔131通过一次掩膜工艺形成，而不用通过两次掩膜工艺，从而简化了工艺，降低了工艺成本。
在步骤S600中，在缓冲层设置有源层的表面形成源极和漏极。
源极142和漏极141可与有源层14位于缓冲层13的同一表面，即缓冲层13远离衬底11的表面。
在一实施例中，对于具有外围区和沟道区的有源层14而言，如图7所示，步骤S600可包括：
对有源层14的外围区的至少部分区域进行导体化处理，形成分居沟道区两侧的源极142和漏极141，源极142可位于沟道区远离凹槽162的一侧，漏极141可位于沟道区和凹槽162之间。其中，可通过退火工艺实现外围区的导体化，也可以利用激光照射的方式实现导体化，在此不对导体化的具体工艺做特殊限定，只要能形成上述的源极142和漏极141即可。
在另一实施例中，源极和漏极可以通过构图工艺形成于有源层14的两侧的独立结构，而非由有源层14的导体化14而产生。
在步骤S700中，形成覆盖栅极和缓冲层的介电层。
如图7所示，去除栅极161上的光刻胶保留区后，可通过化学气相沉积或其它工艺形成介电层18，且介电层18可覆盖栅极161、源极142、漏极141及缓冲层13未被栅极161覆盖的区域，其材料可为氧化硅或氮化硅等绝缘材料。
在步骤S800中，在介电层与凹槽对应的位置形成连通遮光层的第一过孔，以及分别连通漏极的第二过孔，如图8所示，包括步骤S810-步骤S830：
步骤S810、可通过旋涂或其它方式在介电层18远离衬底11的表面第二光刻胶材料层，第二光刻胶材料层的材料可为正性光刻胶或负性光刻胶。
步骤S820、通过灰阶掩膜版对所述光刻胶层进行曝光并显影，以使所述第二光刻胶层包括去除区和保留区，第二光刻胶层的去除区与第一过孔和第二过孔的位置对应。
步骤S830、对介电层18进行刻蚀，以同时形成第一过孔181与第二过孔182。
在形成第一过孔182与第二过孔181时，只需对介电层18进行刻蚀即可，无需对缓冲层14进行刻蚀，相对降低了刻蚀所需的时间，当采用干法刻蚀时，避免了长时间刻蚀造成光刻胶损耗量过大，且光刻胶容易产生性，造成光刻胶在去除工艺剥离不干净等情况的出现，能够提高薄膜晶体管的工艺生产良率。此外，第一过孔181与第二过孔182可以同时进行刻蚀形成，只需采用一道掩模工艺，降低了生产工艺的难度，也降低了生产成本，提高了生产效率。
在步骤S900中，在介电层远离衬底的一侧形成覆盖介电层部分区域的导线层，导线层包括漏极线，漏极线通过第一过孔与遮光层连接，并通过第二过孔与所述漏极连接。
如图9所示，在介电层18远离衬底11的表面通过沉积、刻蚀等工艺形成导线层19，导线层19包括漏极线，漏极线通过第一过孔181与遮光层连接，通过第二过孔182与漏极连接。
此外，本公开的制造方法还可还包括：在介电层上形成露出源极142的第三过孔183。
第三过孔183与第一过孔181及第二过孔182可采用同一道工艺形成，导线层19还包括与漏极线间隔设置的源极线，源极线通过第三过孔183与源极142连接。第一过孔181、第二过孔182与第三过孔183可以同时进行刻蚀形成，只需采用一道掩模工艺，降低了生产工艺的难度，也降低了生产成本，提高了生产效率。源极线和漏极线的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不再一一列举。
如图10所示，薄膜晶体管的制造方法还包括：
步骤S1000、在导线层远离衬底的一侧上形成钝化层20，且钝化层20覆盖介电层18和导线层19。
本公开还提供了一种薄膜晶体管，如图10所示，该薄膜晶体管可为顶栅型薄膜晶体管，且其由上述实施例的薄膜晶体管的制造方法制成。该薄膜晶体管的有益效果及各部分的具体细节已经在对应的制造方法的实施例中进行了详细描述，在此不再详述。
本公开还提供了一种阵列基板，该阵列基板可包括上述的薄膜晶体管，且该阵列基板可以是OLED阵列基板或LCD阵列基板。该阵列基板的有益效果可参考本公开实施例的制造方法的有益效果，在此不再详述。
本公开还提供了一种显示面板，包括上述的阵列基板。该显示面板可适用于多种显示装置，例如手机、平板电脑、笔记本电脑、电视机、电子广告机等显示装置。其有益效果可参考本公开实施例的制造方法的有益效果，在此不再详述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底上形成遮光层和覆盖所述遮光层的缓冲层，以及依次堆叠设置所述缓冲层上的有源层、栅绝缘材料层和栅极材料层，所述有源层在所述衬底上的正投影覆盖部分所述遮光层在所述衬底上的正投影；
形成由所述栅极材料层延伸至所述缓冲层内的凹槽，且所述凹槽与所述遮光层未被所述有源层覆盖的区域相对；
对所述栅极材料层进行图案化，以形成栅极；
对所述栅绝缘材料层进行图案化，以形成栅极绝缘层；
去除所述凹槽底部的缓冲层，使所述遮光层露出；
在所述缓冲层远离所述衬底的表面形成源极和漏极；
形成覆盖所述栅极和所述缓冲层的介电层；
在所述介电层与所述凹槽对应的位置形成露出所述遮光层的第一过孔，以及形成露出所述漏极的第二过孔；
在所述介电层远离所述衬底的一侧形成覆盖所述介电层部分区域的导线层，所述导线层包括漏极线，所述漏极线通过所述第一过孔与所述遮光层连接，并通过所述第二过孔与所述漏极连接。
2.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
在所述介电层形成露出所述源极的第三过孔；
所述导线层还包括与所述漏极线间隔设置的源极线，所述源极线通过所述第三过孔与所述源极连接。
3.根据权利要求1所述的制造方法，其特征在于，形成由所述栅极材料层延伸至所述缓冲层内的凹槽，且所述凹槽与所述遮光层未被所述有源层覆盖的区域相对，包括：
在所述栅极材料层远离所述衬底的表面形成第一光刻胶材料层；
对所述第一光刻胶材料层进行曝光并显影，形成与所述遮光层未被所述有源层覆盖的区域位置相对的去除区；
从所述去除区向所述缓冲层一侧进行刻蚀，以形成从所述栅极材料层延伸至所述缓冲层内的凹槽。
4.根据权利要求1所述的制造方法，其特征在于，对所述栅绝缘材料层进行图案化，以形成栅极绝缘层与去除所述凹槽底部的缓冲层，使所述遮光层露出通过同一次光刻工艺完成。
5.根据权利要求1所述的制造方法，其特征在于，所述有源层包括外围区和位于外围区内的沟道区；所述栅绝缘层覆盖于所述沟道区，且露出所述外围区的至少部分区域；
在所述缓冲层远离所述衬底的表面形成源极和漏极，包括：
对所述有源层的外围区进行导体化处理，以得到位于所述沟道区两侧的源极和漏极。
6.根据权利要求2所述的制造方法，其特征在于，在所述介电层与所述凹槽对应的位置形成露出所述遮光层的第一过孔、露出所述漏极的第二过孔以及露出所述源极的第三过孔，包括：
在所述介电层上形成第二光刻胶材料层；
对所述第二光刻胶材料层进行曝光并显影，以形成与所述第一过孔、所述第二过孔及所述第三过孔对应的去除区；
对所述介电层进行刻蚀，通过同一次刻蚀工艺形成所述第一过孔所述第二过孔及第三过孔。
7.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
形成覆盖所述介电层和所述导线层的钝化层。
8.一种薄膜晶体管，其特征在于，由权利要求1-7任一项所述制造方法所制造。
9.一种阵列基板，其特征在于，包括权利要求8所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811509593.9A CN109509707B (zh) | 2018-12-11 | 2018-12-11 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811509593.9A CN109509707B (zh) | 2018-12-11 | 2018-12-11 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109509707A true CN109509707A (zh) | 2019-03-22 |
| CN109509707B CN109509707B (zh) | 2023-04-28 |
Family
ID=65752121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811509593.9A Active CN109509707B (zh) | 2018-12-11 | 2018-12-11 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109509707B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112072A (zh) * | 2019-04-08 | 2019-08-09 | 深圳市华星光电技术有限公司 | 阵列基板的制造方法和阵列基板 |
| CN110364426A (zh) * | 2019-07-29 | 2019-10-22 | 昆山国显光电有限公司 | 显示面板母板及其制备方法 |
| CN111129029A (zh) * | 2019-12-17 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| CN111446295A (zh) * | 2020-04-08 | 2020-07-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及显示面板 |
| CN111694465A (zh) * | 2020-06-23 | 2020-09-22 | 京东方科技集团股份有限公司 | 一种触控显示面板的制作方法、触控显示面板和显示装置 |
| CN111739897A (zh) * | 2020-07-14 | 2020-10-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN112366226A (zh) * | 2021-01-13 | 2021-02-12 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
| CN112951848A (zh) * | 2021-02-02 | 2021-06-11 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101156244A (zh) * | 2005-03-31 | 2008-04-02 | 3M创新有限公司 | 显示器的制造方法 |
| CN101630098A (zh) * | 2008-07-18 | 2010-01-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN108346620A (zh) * | 2017-01-23 | 2018-07-31 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2018201788A1 (zh) * | 2017-05-04 | 2018-11-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
-
2018
- 2018-12-11 CN CN201811509593.9A patent/CN109509707B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101156244A (zh) * | 2005-03-31 | 2008-04-02 | 3M创新有限公司 | 显示器的制造方法 |
| CN101630098A (zh) * | 2008-07-18 | 2010-01-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN108346620A (zh) * | 2017-01-23 | 2018-07-31 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2018201788A1 (zh) * | 2017-05-04 | 2018-11-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示面板 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112072A (zh) * | 2019-04-08 | 2019-08-09 | 深圳市华星光电技术有限公司 | 阵列基板的制造方法和阵列基板 |
| CN110112072B (zh) * | 2019-04-08 | 2021-07-27 | 苏州华星光电技术有限公司 | 阵列基板的制造方法和阵列基板 |
| CN110364426A (zh) * | 2019-07-29 | 2019-10-22 | 昆山国显光电有限公司 | 显示面板母板及其制备方法 |
| CN111129029A (zh) * | 2019-12-17 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
| CN111446295A (zh) * | 2020-04-08 | 2020-07-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及显示面板 |
| CN111694465A (zh) * | 2020-06-23 | 2020-09-22 | 京东方科技集团股份有限公司 | 一种触控显示面板的制作方法、触控显示面板和显示装置 |
| CN111694465B (zh) * | 2020-06-23 | 2023-10-24 | 京东方科技集团股份有限公司 | 一种触控显示面板的制作方法、触控显示面板和显示装置 |
| CN111739897A (zh) * | 2020-07-14 | 2020-10-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN111739897B (zh) * | 2020-07-14 | 2022-07-12 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN112366226A (zh) * | 2021-01-13 | 2021-02-12 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
| CN112366226B (zh) * | 2021-01-13 | 2021-04-06 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
| CN112951848A (zh) * | 2021-02-02 | 2021-06-11 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109509707B (zh) | 2023-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109509707A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| US8890145B2 (en) | Thin film transistors and methods for manufacturing the same | |
| US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
| WO2016119324A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109585304A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
| WO2013131380A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| TW201327836A (zh) | 陣列基板及其製作方法 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN110620120B (zh) | 阵列基板及其制作方法、显示装置 | |
| US9614101B2 (en) | Array substrate and method for manufacturing the same | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
| WO2017020480A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| WO2016169355A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US11728416B2 (en) | Display substrate and manufacturing method thereof, display device | |
| CN109585367A (zh) | 显示装置、显示面板、阵列基板及其制造方法 | |
| CN104465510A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| WO2013189144A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| JP2019536284A (ja) | アレイ基板及びアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |