CN109585304A - 显示面板、阵列基板、薄膜晶体管及其制造方法 - Google Patents

显示面板、阵列基板、薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN109585304A
CN109585304A CN201811409462.3A CN201811409462A CN109585304A CN 109585304 A CN109585304 A CN 109585304A CN 201811409462 A CN201811409462 A CN 201811409462A CN 109585304 A CN109585304 A CN 109585304A
Authority
CN
China
Prior art keywords
layer
grid
substrate
hole
far
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811409462.3A
Other languages
English (en)
Other versions
CN109585304B (zh
Inventor
胡迎宾
闫梁臣
赵策
丁远奎
张扬
黄勇潮
丁录科
刘军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811409462.3A priority Critical patent/CN109585304B/zh
Publication of CN109585304A publication Critical patent/CN109585304A/zh
Priority to US16/441,422 priority patent/US10680053B1/en
Application granted granted Critical
Publication of CN109585304B publication Critical patent/CN109585304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，涉及显示技术领域。该制造方法包括：在衬底上形成遮光层；形成覆盖遮光层的缓冲层，以及层叠于缓冲层远离衬底的表面的半导体材料层；形成贯通缓冲层和半导体材料层的通孔，且通孔露出遮光层；对半导体材料层图案化，以形成覆盖缓冲层的部分区域的有源层；在有源层远离衬底的表面形成栅绝缘层，以及层叠于栅绝缘层远离衬底的表面的栅极；在缓冲层远离衬底的表面形成源极和漏极；形成覆盖栅极、源极、漏极和缓冲层的介电层，且介电层对应于通孔的区域凹入通孔，以形成凹槽。

Description

显示面板、阵列基板、薄膜晶体管及其制造方法
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法。
背景技术
目前，显示面板的应用越来越广泛，尤其是OLED(有机发光二极管)显示面板已经广泛的应用到了各种显示设备中。在现有显示面板中，薄膜晶体管是必不可少的电子器件，以顶栅型薄膜晶体管为例，缓冲层覆盖遮光层，有源层设于缓冲层对应于遮光层的区域，在制造薄膜晶体管时，需要对层叠的介电层与缓冲层开设露出遮光层的接触孔，再通过该接触孔将漏极与遮光层连接。
但是，介电层与缓冲层的厚度较大，层叠后的厚度更大，使得对层叠的介电层与缓冲层开设该接触孔的工艺难度较大，且需要耗费较长时间，使得光刻胶容易在刻蚀过程中发生硬化，不易去除，影响产品良率。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，可降低工艺难度，且有利于提高产品良率。
根据本公开的一个方面，提供一种薄膜晶体管的制造方法，包括：
在衬底上形成遮光层；
形成覆盖所述遮光层的缓冲层，以及层叠于所述缓冲层远离所述衬底的表面的半导体材料层；
形成贯通所述缓冲层和所述半导体材料层的通孔，且所述通孔露出所述遮光层；
对所述半导体材料层图案化，以形成覆盖所述缓冲层的部分区域的有源层；
在所述有源层远离所述衬底的表面形成栅绝缘层，以及层叠于所述栅绝缘层远离所述衬底的表面的栅极；
在所述缓冲层远离所述衬底的表面形成源极和漏极；
形成覆盖所述栅极、所述源极、所述漏极和所述缓冲层的介电层，且所述介电层对应于所述通孔的区域凹入所述通孔，以形成凹槽。
在本公开的一种示例性实施例中，在所述有源层远离所述衬底的表面形成栅绝缘层，以及层叠于所述栅绝缘层远离所述衬底的表面的栅极，包括：
形成覆盖所述有源层和所述缓冲层的绝缘材料层；
在所述绝缘材料层远离所述有源层的表面形成栅极，所述栅极覆盖所述绝缘材料层的部分区域，且所述栅极在所述有源层上的正投影位于所述有源层以内；
对所述绝缘材料层图案化，以形成栅绝缘层。
在本公开的一种示例性实施例中，所述有源层包括外围区和位于所述外围区内的沟道区；
对所述绝缘材料层图案化，以形成栅绝缘层，包括：
去除所述绝缘材料层的未覆盖所述沟道区的区域，以形成栅绝缘层，所述栅绝缘层在所述有源层上的正投影与所述沟道区重合；
在所述有源层远离所述衬底的表面形成栅绝缘层，包括：
对所述外围区的至少部分区域进行导体化处理，形成分居所述沟道区两侧的源极和漏极。
在本公开的一种示例性实施例中，所述制造方法还包括：
沿所述凹槽形成露出所述遮光层的接触孔；
在所述介电层上形成第一过孔、第二过孔和第三过孔，所述第一过孔露出所述栅极，所述第二过孔露出所述源极，所述第三过孔露出所述漏极；
在所述介电层远离所述有源层的表面形成间隔设置的栅极线、源极线和漏极线；所述栅极线通过所述第一过孔与所述栅极连接；所述源极线通过所述第二过孔与所述源极连接；所述漏极线通过所述第三过孔与所述漏极连接，并通过所述接触孔与所述遮光层连接。
在本公开的一种示例性实施例中，形成贯通所述缓冲层和所述半导体材料层的通孔，且所述通孔露出所述遮光层，包括：
在所述半导体材料层远离所述缓冲层的表面形成光刻胶层；
通过灰阶掩膜版对所述光刻胶层进行曝光并显影，以使所述光刻胶层形成去除区、保留区和部分保留区，所述去除区包括露出半导体材料层的开孔，且所述开孔位于所述部分保留区内；
沿所述开孔对所述半导体材料层进行刻蚀，直至形成露出所述遮光层的通孔。
在本公开的一种示例性实施例中，对所述半导体材料层图案化，以形成覆盖所述缓冲层的部分区域的有源层，包括：
去除所述光刻胶层的部分保留区；
去除所述半导体材料层的未被所述保留区覆盖的区域；
去除所述光刻胶层的保留区，以形成有源层。
在本公开的一种示例性实施例中，所述介电层远离所述衬底的表面包括第一面和第二面，所述第一面与所述栅极平行且正对，所述第二面与所述漏极平行且正对；
所述第一面与所述栅极的间距、所述第二面与所述漏极的间距以及所述凹槽的底面与所述遮光层的间距相等。
根据本公开的一个方面，提供一种薄膜晶体管，所述薄膜晶体管由上述任意一项所述的制造方法制成。
根据本公开的一个方面，提供一种阵列基板，包括上述任意一项所述的薄膜晶体管。
根据本公开的一个方面，提供一种显示面板，包括上述任意一项所述的阵列基板。
本公开的显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，在形成介电层以前，已经在缓冲层开设了通孔，且通孔露出遮光层，且介电层在通孔的位置形成凹槽，在该凹槽处形成用于连接漏极和遮光层的接触孔时，只需刻蚀介电层而不用再刻蚀缓冲层，且凹槽可使介电层在通孔的位置的厚度减薄，有利于缩短刻蚀时间，降低工艺难度，避免光刻胶硬化，有利于提高产品良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施方式制造方法的流程图。
图2为本公开实施方式制造方法的步骤S130的流程图。
图3为本公开实施方式制造方法的步骤S140的流程图。
图4为本公开实施方式制造方法的步骤S150的流程图。
图5为本公开实施方式制造方法的步骤S180-步骤S210的流程图。
图6为图1中制造方法的步骤S110的结构示意图。
图7为图1中制造方法的步骤S120的结构示意图。
图8为图2中制造方法的步骤S1320的结构示意图。
图9为图2中制造方法的步骤S1330的结构示意图。
图10为图3中制造方法的步骤S1410的结构示意图。
图11为图3中制造方法的步骤S1430的结构示意图。
图12为图4中制造方法的步骤S1510的结构示意图。
图13为图4中制造方法的步骤S1520的结构示意图。
图14为图4中制造方法的步骤S1530的结构示意图。
图15为图1中制造方法的步骤S160的结构示意图。
图16为图1中制造方法的步骤S170的结构示意图。
图17为图5中制造方法的步骤S190的结构示意图。
图18为图5中制造方法的步骤S210的结构示意图。
图中：1、衬底；2、遮光层；3、缓冲层；4、有源层；5、栅绝缘层；
6、栅极；7、源极；8、漏极；9、介电层；10、接触孔；11、第一过孔；
12、第二过孔；13、第三过孔；14、栅极线；15、源极线；16、漏极线；
100、半导体材料层；200、通孔；300、光刻胶层；400、绝缘材料层；
500、栅极光刻胶层；600、凹槽。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开实施方式提供了一种薄膜晶体管的制造方法，该薄膜晶体管可用于OLED显示面板，且该薄膜晶体管可为顶栅型薄膜晶体。如图1所示，本公开实施方式的制造方法可以包括：
步骤S110、在衬底上形成遮光层；
步骤S120、形成覆盖所述遮光层的缓冲层，以及层叠于所述缓冲层远离所述衬底的表面的半导体材料层；
步骤S130、形成贯通所述缓冲层和所述半导体材料层的通孔，且所述通孔露出所述遮光层；
步骤S140、对所述半导体材料层图案化，以形成覆盖所述缓冲层的部分区域的有源层；
步骤S150、在所述有源层远离所述衬底的表面形成栅绝缘层，以及层叠于所述栅绝缘层远离所述衬底的表面的栅极；
步骤S160、在所述缓冲层设有所述有源层的表面形成源极和漏极；
步骤S170、形成覆盖所述栅极、所述源极、所述漏极和所述缓冲层的介电层，且所述介电层对应于所述通孔的区域凹入所述通孔，以形成凹槽。
本公开实施方式的制造方法，在形成介电层以前，已经在缓冲层开设了通孔，且通孔露出遮光层，且介电层在通孔的位置形成凹槽，在该凹槽处形成用于连接漏极和遮光层的接触孔时，只需刻蚀介电层即可，而不用再刻蚀缓冲层，且凹槽可使介电层在通孔的位置的厚度减薄，有利于缩短刻蚀时间，降低工艺难度，避免光刻胶硬化，有利于提高产品良率。
下面对本公开实施方式的制造方法的各步骤进行详细说明：
在步骤S110中，在衬底上形成遮光层。
如图6所示，遮光层2可直接形成于衬底1的表面，且覆盖衬底1的部分区域，其材料为反光材料，例如，遮光层2可为能够反光的钼、铝、铜、铬、钨、钛、钽等金属或合金。举例而言，可通过溅射、气相沉积等工艺在衬底1的表面形成遮光材料层，再对遮光材料层进行图案化处理，得到遮光层2，图案化处理的方式可以是湿法或干法刻蚀。当然，也可通过印刷等其它方式形成遮光层2。
在步骤S120中，形成覆盖所述遮光层的缓冲层，以及层叠于所述缓冲层远离所述衬底的表面的半导体材料层。
如图7所示，缓冲层3可覆盖遮光层2和衬底1的未被遮光层2覆盖的区域。缓冲层3的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。可通过化学气相沉积或其它工艺形成该缓冲层3，在此不对形成缓冲层3的工艺做特殊限定。
半导体材料层100可覆盖于缓冲层3远离衬底1的表面，从而与缓冲层3层叠设置，也就是说，可在形成缓冲层3后，再形成半导体材料层100。半导体材料层100的材料可为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外，半导体材料层100还可以是多晶硅材料或其它材料，在此不再一一列举。
在步骤S130中，形成贯通所述缓冲层和所述半导体材料层的通孔，且所述通孔露出所述遮光层。
如图9所示，通孔200可贯穿半导体材料层100和缓冲层3，且露出遮光层2的部分区域。
在一实施方式中，可通过灰阶掩膜工艺形成通孔200，如图2所示，步骤S130可包括步骤S1310-步骤S1330，其中：
步骤S1310、在所述半导体材料层远离所述缓冲层的表面形成光刻胶层。
可通过旋涂或其它方式在半导体材料层100远离缓冲层3的表面形成光刻胶层300，该光刻胶层300的材料可为正性光刻胶或负性光刻胶，其可覆盖半导体材料层100远离缓冲层3的表面。
步骤S1320、通过灰阶掩膜版对所述光刻胶层进行曝光并显影，以使所述光刻胶层形成去除区、保留区和部分保留区，所述去除区包括露出半导体材料层的开孔，且所述开孔位于所述部分保留区内。
如图8所示，可通过灰阶掩膜版对光刻胶层300进行曝光，形成曝光区、半曝光区和非曝光区。然后，可对光刻胶层300进行显影，以使光刻胶层300形成去除区、保留区和部分保留区，去除区露出半导体材料层100的部分区域，保留区和部分保留区覆盖半导体材料层100的部分区域，且保留区的厚度大于部分保留区的厚度。同时，该去除区可包括开孔，该开孔可露出半导体材料层100，且该开孔位于该部分保留区内，即开孔贯穿该部分保留区。
步骤S1330、沿所述开孔对所述半导体材料层进行刻蚀，直至形成露出所述遮光层的通孔。
如图9所示，可分别刻蚀半导体材料层100和缓冲层3，以形成通孔200，举例而言，可先通过湿法刻蚀工艺先刻蚀半导体材料层100倍开孔露出的区域，直至露出缓冲层3；再通过干法刻蚀工艺刻蚀缓冲层3，直至露出遮光层2，从而得到通孔200。
在步骤S140中，对所述半导体材料层图案化，以形成覆盖所述缓冲层的部分区域的有源层。
如图11所示，可通过光刻工艺对半导体材料层100进行图案化，即去除半导体材料层100的部分区域，得到有源层4，有源层4可覆盖缓冲层3的部分区域。
在一实施方式中，可通过灰阶掩膜工艺形成有源层4，在上述步骤S1310-步骤S1330的基础上，如图3所示，步骤S140可包括步骤S1410-步骤S1430，其中：
步骤S1410、去除所述光刻胶层的部分保留区。
如图10所示，可通过灰化工艺或其他工艺对光刻胶层300进行处理，直至去除光刻胶层300的部分保留区，使对应于部分保留区的半导体材料层100被露出。同时，使得保留区的光刻胶层300减薄。
步骤S1420、去除所述半导体材料层的未被所述保留区覆盖的区域。
可通过湿法刻蚀或其它刻蚀工艺去除半导体材料层100的未被光刻胶层300的保留区覆盖的区域，半导体材料层100被保留区覆盖的区域可作为有源层4。
步骤S1430、去除所述光刻胶层的保留区，以形成有源层。
如图11所示，可通过灰化工艺或其他工艺去除光刻胶层300的保留区，从而完全去除光刻胶层300，得到有源层4。
通过上述步骤S130和步骤S140中的灰阶掩膜工艺，可使有源层4和通孔200通过一次掩膜工艺形成，而不用通过两次掩膜工艺，从而简化了工艺，降低了工艺成本。
在步骤S150中，在所述有源层远离所述衬底的表面形成栅绝缘层，以及层叠于所述栅绝缘层远离所述衬底的表面的栅极。
如图15所示，栅绝缘层5可层叠于有源层4远离衬底1的表面，且栅绝缘层5的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。
此外，有源层4可包括外围区和位于外围区内的沟道区，栅绝缘层5可仅覆盖该沟道区，而不覆盖外围区，即栅绝缘层5在有源层4上的正投影与有源层4的沟道区重合。当然，有源层4也可不划分为外围区和沟道区，栅绝缘层5可完全覆盖有源层4。
栅极6可层叠于栅绝缘层5远离有源层4的表面，栅极6在栅绝缘层5上的正投影的边缘可与栅绝缘层5的边缘重合，且可位于栅绝缘层5的边缘内。栅极6的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不再一一列举。
在一实施方式中，如图4所示，步骤S150可包括步骤S1510-步骤S1530，其中：
步骤S1510、形成覆盖所述有源层和所述缓冲层的绝缘材料层。
如图12所示，可通过化学气相沉积或其它工艺在形成有有源层4的缓冲层3上形成绝缘材料层400，绝缘材料层400覆盖有源层4和缓冲层3未被有源层4覆盖的区域。绝缘材料层400的材料可为为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。
步骤S1520、在所述绝缘材料层远离所述有源层的表面形成栅极，所述栅极覆盖所述绝缘材料层的部分区域，且所述栅极在所述有源层上的正投影位于所述有源层以内。
如图13所示，可通过掩膜工艺在绝缘材料层400远离有源层4的表面上形成栅极6，举例而言，可先形成覆盖绝缘材料层400的栅极材料层，再形成覆盖栅极材料层的栅极光刻胶层500；然后，对该栅极光刻胶层500进行曝光并显影；再通过干法或湿法刻蚀对栅极材料层进行图案化，从而得到栅极6。
栅极6可覆盖绝缘材料层400的部分区域，且栅极6在有源层4上的正投影位于有源层4以内。举例而言，对于具有沟道区的有源层4而言，栅极6可与有源层4的沟道区正对，即栅极6在有源层4的正投影与沟道区重合或位于沟道区以内。
步骤S1530、对所述绝缘材料层图案化，以形成栅绝缘层。
如图14所示，在形成栅极6后，可保留覆盖栅极6的栅极光刻胶层500，并可通过干法刻蚀或其它刻蚀工艺对未被栅极覆盖的绝缘材料层400，从而得到栅绝缘层5，然后再通过灰化或其它工艺去除覆盖栅极6的栅极光刻胶层500，从而可提高对光刻胶的利用率，有利于简化工艺，降低成本。当然，也可在对绝缘材料层400进行图案化之前，去除覆盖栅极6的栅极光刻胶层500，在对绝缘材料层400进行图案化时，再形成覆盖栅极6的光刻胶，待得到栅绝缘层5后，再去除覆盖栅极6的光刻胶。
在一实施方式中，对于具有外围区和沟道区的有源层4而言，栅绝缘层5在有源层4上的正投影可与沟道区重合。因而，如图14所示，对绝缘材料层400图案化可包括：去除绝缘材料层400的未覆盖有源层4的沟道区的区域，以得到仅覆盖有源层4的沟道区的栅绝缘层5，从而将有源层4的外围区暴露出来，以便用于形成源极和漏极。
在步骤S160中，在所述缓冲层远离所述衬底的表面形成源极和漏极。
源极7和漏极8可与有源层4位于缓冲层3的同一表面，即缓冲层3远离衬底1的表面。
在一实施方式中，对于具有外围区和沟道区的有源层4而言，如图15所示，步骤S160可包括：
对有源层4的外围区的至少部分区域进行导体化处理，形成分居沟道区两侧的源极7和漏极8，源极7可位于沟道区远离通孔200的一侧，漏极8可位于沟道区和通孔200之间。其中，可通过退火工艺实现外围区的导体化，也可以利用激光照射的方式实现导体化，在此不对导体化的具体工艺做特殊限定，只要能形成上述的源极7和漏极8即可。
在步骤S170中，形成覆盖所述栅极和所述缓冲层的介电层，且所述介电层对应于所述通孔的区域凹入所述通孔，以形成凹槽。
如图16所示，可通过化学气相沉积或其它工艺形成介电层9，且介电层9可覆盖栅极6和缓冲层3未被栅极6覆盖的区域，其材料可为氧化硅或氮化硅等绝缘材料。同时，介电层9在对应于通孔200的位置可向通孔200内延伸，即凹入通孔200，从而使介电层9具有对应于通孔200的凹槽600。
此外，介电层9远离衬底1的表面包括第一面和第二面，该第一面与栅极6平行且正对，第二面可与漏极8平行且正对。其中，介电层9的第一面与栅极6的间距S1、第二面与漏极8的间距S2以及凹槽600的底面与遮光层2的间距S3相等，即S1＝S2＝S3，且S1、S2和S3可等于缓冲层3的厚度。从而使得介电层9的厚度更加均匀，且容易确定，有利于在后续工艺中对介电层9进行刻蚀。
如图5所示，本公开实施方式的制造方法还可以包括步骤S180-步骤S210，其中：
步骤S180、沿所述凹槽形成露出所述遮光层的接触孔。
可先在介电层9上形成光刻胶，经曝光、显影后，可通过湿法刻蚀工艺沿凹槽600对介电层9进行刻蚀，直至露出对应区域的遮光层2，从而得到露出遮光层2的接触孔10。当然，也可以通过干法刻蚀或其它工艺形成接触孔10。
由于在步骤S130中形成通孔200时，已经将通孔200处的缓冲层3去除，因此，在形成接触孔10时，只需通过一次掩膜工艺对介电层9进行刻蚀即可，对缓冲层3的刻蚀则可在形成有源层4的掩膜工艺中进行，相较于现有技术，可减少掩膜工艺的次数，使工艺难度降低，且有利于降低工艺成本。
步骤S190、在所述介电层上形成第一过孔、第二过孔和第三过孔，所述第一过孔露出所述栅极，所述第二过孔露出所述源极，所述第三过孔露出所述漏极。
如图17所示，由于介电层9的第一面与栅极6的间距、第二面与漏极8的间距以及凹槽600的底面与遮光层2的间距相同，因而可通过一次掩膜工艺在介电层9形成第一过孔11、第二过孔12和第三过孔13，掩膜工艺的具体过程在此不再详述。第一过孔11与栅极6正对，且露出栅极6，第二过孔12与源极7正对且露出源极7，第三过孔13与漏极8正对且露出漏极8。
步骤S210、在所述介电层远离所述有源层的表面形成间隔设置的栅极线、源极线和漏极线；所述栅极线通过所述第一过孔与所述栅极连接；所述源极线通过所述第二过孔与所述源极连接；所述漏极线通过所述第三过孔与所述漏极连接，并通过所述接触孔与所述遮光层连接。
如图18所示，栅极线14、源极线15和漏极线16可形成于介电层9远离衬底1的表面。同时，栅极线14通过第一过孔11与栅极6连接；源极线15通过第二过孔12与源极7连接；漏极线16通过第三过孔13与漏极8连接，且漏极线16还通过接触孔10与遮光层2连接。
栅极线14、源极线15和漏极线16可通过一次或多次掩膜工艺形成，在此不做特殊限定。栅极线14、源极线15和漏极线16的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不再一一列举。
本公开实施方式提供一种薄膜晶体管，如图18所示，该薄膜晶体管可为顶栅型薄膜晶体管，且其由上述实施方式的薄膜晶体管的制造方法制成。该薄膜晶体管的有益效果及各部分的具体细节已经在对应的制造方法的实施方式中进行了详细描述，在此不再详述。
本公开实施方式提供一种阵列基板，该阵列基板可包括上述的薄膜晶体管，且该阵列基板可以是OLED阵列基板或LCD阵列基板。该阵列基板的有益效果可参考本公开实施方式的制造方法的有益效果，在此不再详述。
本公开实施方式提供一种显示面板，该显示面板可包括上述的阵列基板。该显示面板可用于手机、平板电脑、电视机等具有显示功能的终端设备。其有益效果可参考本公开实施方式的制造方法的有益效果，在此不再详述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底上形成遮光层；
形成覆盖所述遮光层的缓冲层，以及层叠于所述缓冲层远离所述衬底的表面的半导体材料层；
形成贯通所述缓冲层和所述半导体材料层的通孔，且所述通孔露出所述遮光层；
对所述半导体材料层图案化，以形成覆盖所述缓冲层的部分区域的有源层；
在所述有源层远离所述衬底的表面形成栅绝缘层，以及层叠于所述栅绝缘层远离所述衬底的表面的栅极；
在所述缓冲层远离所述衬底的表面形成源极和漏极；
形成覆盖所述栅极、所述源极、所述漏极和所述缓冲层的介电层，且所述介电层对应于所述通孔的区域凹入所述通孔，以形成凹槽。
2.根据权利要求1所述的制造方法，其特征在于，在所述有源层远离所述衬底的表面形成栅绝缘层，以及层叠于所述栅绝缘层远离所述衬底的表面的栅极，包括：
形成覆盖所述有源层和所述缓冲层的绝缘材料层；
在所述绝缘材料层远离所述有源层的表面形成栅极，所述栅极覆盖所述绝缘材料层的部分区域，且所述栅极在所述有源层上的正投影位于所述有源层以内；
对所述绝缘材料层图案化，以形成栅绝缘层。
3.根据权利要求2所述的制造方法，其特征在于，所述有源层包括外围区和位于所述外围区内的沟道区；
对所述绝缘材料层图案化，以形成栅绝缘层，包括：
去除所述绝缘材料层的未覆盖所述沟道区的区域，以形成栅绝缘层，所述栅绝缘层在所述有源层上的正投影与所述沟道区重合；
在所述有源层远离所述衬底的表面形成栅绝缘层，包括：
对所述外围区的至少部分区域进行导体化处理，形成分居所述沟道区两侧的源极和漏极。
4.根据权利要求3所述的制造方法，其特征在于，所述制造方法还包括：
沿所述凹槽形成露出所述遮光层的接触孔；
在所述介电层上形成第一过孔、第二过孔和第三过孔，所述第一过孔露出所述栅极，所述第二过孔露出所述源极，所述第三过孔露出所述漏极；
在所述介电层远离所述有源层的表面形成间隔设置的栅极线、源极线和漏极线；所述栅极线通过所述第一过孔与所述栅极连接；所述源极线通过所述第二过孔与所述源极连接；所述漏极线通过所述第三过孔与所述漏极连接，并通过所述接触孔与所述遮光层连接。
5.根据权利要求1-4任一项所述的制造方法，其特征在于，形成贯通所述缓冲层和所述半导体材料层的通孔，且所述通孔露出所述遮光层，包括：
在所述半导体材料层远离所述缓冲层的表面形成光刻胶层；
通过灰阶掩膜版对所述光刻胶层进行曝光并显影，以使所述光刻胶层形成去除区、保留区和部分保留区，所述去除区包括露出半导体材料层的开孔，且所述开孔位于所述部分保留区内；
沿所述开孔对所述半导体材料层进行刻蚀，直至形成露出所述遮光层的通孔。
6.根据权利要求5述的制造方法，其特征在于，对所述半导体材料层图案化，以形成覆盖所述缓冲层的部分区域的有源层，包括：
去除所述光刻胶层的部分保留区；
去除所述半导体材料层的未被所述保留区覆盖的区域；
去除所述光刻胶层的保留区，以形成有源层。
7.根据权利要求3所述的制造方法，其特征在于，所述介电层远离所述衬底的表面包括第一面和第二面，所述第一面与所述栅极平行且正对，所述第二面与所述漏极平行且正对；
所述第一面与所述栅极的间距、所述第二面与所述漏极的间距以及所述凹槽的底面与所述遮光层的间距相等。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管由权利要求1-7任一项所述的制造方法制成。
9.一种阵列基板，其特征在于，包括权利要求8所述的薄膜晶体管。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
CN201811409462.3A 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法 Active CN109585304B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811409462.3A CN109585304B (zh) 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法
US16/441,422 US10680053B1 (en) 2018-11-23 2019-06-14 Display panel, array substrate, thin-film transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811409462.3A CN109585304B (zh) 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN109585304A true CN109585304A (zh) 2019-04-05
CN109585304B CN109585304B (zh) 2023-04-28

Family

ID=65924399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811409462.3A Active CN109585304B (zh) 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法

Country Status (2)

Country Link
US (1) US10680053B1 (zh)
CN (1) CN109585304B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010698A (zh) * 2019-04-09 2019-07-12 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN112951848A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 阵列基板及其制备方法
US20220310665A1 (en) * 2020-09-04 2022-09-29 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
WO2023184613A1 (zh) * 2022-04-01 2023-10-05 惠州华星光电显示有限公司 阵列基板及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
CN111694465B (zh) * 2020-06-23 2023-10-24 京东方科技集团股份有限公司 一种触控显示面板的制作方法、触控显示面板和显示装置
CN114864605A (zh) * 2022-05-18 2022-08-05 武汉华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630098A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN106486526A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示器
CN107369693A (zh) * 2017-08-04 2017-11-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
US20180040639A1 (en) * 2016-08-03 2018-02-08 Samsung Display Co., Ltd. Semiconductor device and method of manufacturing the same
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130111872A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
KR102517446B1 (ko) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630098A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN106486526A (zh) * 2015-08-31 2017-03-08 乐金显示有限公司 有机发光二极管显示器
US20180040639A1 (en) * 2016-08-03 2018-02-08 Samsung Display Co., Ltd. Semiconductor device and method of manufacturing the same
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107369693A (zh) * 2017-08-04 2017-11-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010698A (zh) * 2019-04-09 2019-07-12 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
CN110010698B (zh) * 2019-04-09 2022-07-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
US11616147B2 (en) 2019-04-09 2023-03-28 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, display substrate and display apparatus
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
US20220310665A1 (en) * 2020-09-04 2022-09-29 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
US12002814B2 (en) * 2020-09-04 2024-06-04 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN112259612B (zh) * 2020-10-23 2024-07-05 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN112951848A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN112951848B (zh) * 2021-02-02 2023-04-07 Tcl华星光电技术有限公司 阵列基板及其制备方法
WO2023184613A1 (zh) * 2022-04-01 2023-10-05 惠州华星光电显示有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
US20200168687A1 (en) 2020-05-28
CN109585304B (zh) 2023-04-28
US10680053B1 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
CN109585304A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109509707A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
WO2017185838A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
US10128281B2 (en) Array substrate, fabrication method thereof and display device
CN106653774B (zh) 阵列基板及其制造方法、掩膜版、显示装置
US10381382B2 (en) Array substrate, method for manufacturing the same and display device
WO2016169355A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
US20170263645A1 (en) Substrate, manufacturing method thereof, and display device
US10204802B2 (en) Method of forming via hole, array substrate and method of forming the same and display device
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN109585367B (zh) 显示装置、显示面板、阵列基板及其制造方法
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
TWI333279B (en) Method for manufacturing an array substrate
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
WO2016192476A1 (zh) 一种阵列基板及其制备方法、显示装置
TWI546850B (zh) 顯示面板之製備方法
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
WO2019218822A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN109585303A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant