CN110634957A - Tft器件及其制备方法、tft阵列基板、显示装置 - Google Patents

Tft器件及其制备方法、tft阵列基板、显示装置 Download PDF

Info

Publication number
CN110634957A
CN110634957A CN201910801156.2A CN201910801156A CN110634957A CN 110634957 A CN110634957 A CN 110634957A CN 201910801156 A CN201910801156 A CN 201910801156A CN 110634957 A CN110634957 A CN 110634957A
Authority
CN
China
Prior art keywords
layer
tft
shielding layer
light
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910801156.2A
Other languages
English (en)
Inventor
张文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910801156.2A priority Critical patent/CN110634957A/zh
Priority to PCT/CN2019/113379 priority patent/WO2021035923A1/zh
Priority to US16/615,288 priority patent/US11437519B2/en
Publication of CN110634957A publication Critical patent/CN110634957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种TFT器件及其制备方法、TFT阵列基板，本发明中有源层下方设置遮光层，能够保护有源层不被光线照射，避免TFT产生阈值电压负漂现象，有源层的一端贴合于缓冲层和遮光层延伸至衬底基板表面；以栅极和栅绝缘层为阻挡层，对有源层进行导体化处理，源极掺杂部和漏极掺杂部的其中之一贴合于缓冲层与遮光层，使遮光层上产生稳定的电压，避免TFT产生浮栅效应，提高TFT工作稳定性，同时避免遮光层和缓冲层中开孔，无需用导线将有源层和遮光层搭接在一起，减少了一道光罩、对应的黄光和刻蚀制程，降低了TFT的制备成本。

Description

TFT器件及其制备方法、TFT阵列基板、显示装置
技术领域
本发明涉及属于平板显示技术领域，尤其涉及一种TFT器件及其制备方法、TFT阵列基板、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，通常作为开关装置和驱动装置用在如LCD(Liquid CrystalDisplay，LCD)显示装置与OLED(Organic Light Emitting Display，OLED)显示装置中。
由于金属氧化物半导体对光照比较敏感，因此金属氧化物半导体受到光线照射后，金属氧化物半导体TFT的阈值电压明显负移，现有改进方法是在金属氧化物半导体材料的有源层下方设置金属遮光层，消除光照引起的TFT阈值电压负漂现象，但是金属遮光层容易受到其它带电结构层上的电压影响，从而携带上各种变化不定的电压，容易产生浮栅效应，TFT在工作时其阈值电压会不断变化，导致TFT工作不稳定，现有改进方法通常在遮光层和缓冲层中开孔，用导线将源极、有源层和遮光层搭接在一起，屏蔽遮光层上的电压。
综上所述，现有技术的TFT器件容易产生浮栅效应，从而影响TFT的工作稳定性，需要在遮光层和缓冲层上开孔，用导线将源极、有源层和遮光层搭接在一起，增加一道光罩，对应的黄光和刻蚀制程，提高了TFT的制备成本的技术问题，需要改进。
发明内容
本发明提供一种TFT器件及其制备方法、TFT阵列基板、显示装置。能够解决现有技术的TFT器件容易产生浮栅效应，从而影响TFT的工作稳定性，需要在遮光层和缓冲层上开孔，用导线将源极、有源层和遮光层搭接在一起，增加一道光罩，对应的黄光和刻蚀制程，提高了TFT的制备成本的技术问题。
为解决上述问题，本发明提供的技术方案如下：
一种TFT器件包括衬底基板，在所述衬底基板上设置有遮光层，在所述遮光层上设置有覆盖所述遮光层的缓冲层，在所述缓冲层上设置有对应于所述遮光层上方的有源层，所述有源层包括沟道，以及设置于所述沟道两侧的源极掺杂部和漏极掺杂部；其中，所述源极掺杂部和所述漏极掺杂部的其中之一贴合于所述缓冲层与所述遮光层。
根据本发明一优选实施例，所述有源层的截面形状呈弯折状，具有一水平部以及倾斜部，其中，所述水平部通过所述倾斜部与所述遮光层连接。
根据本发明一优选实施例，所述水平部与所述倾斜部为一体成型，其中，所述倾斜部贴合于所述缓冲层以及所述遮光层，并延伸至所述衬底基板的表面。
根据本发明一优选实施例，所述有源层的材料为金属氧化物，其中所述源极掺杂部和漏极掺杂部均为导体化后的导电层。
根据本发明一优选实施例，所述TFT器件中源极与所述遮光层通过源极掺杂部电性连接，所述TFT器件中漏极与所述遮光层绝缘设置。
根据本发明一优选实施例，所述TFT器件中漏极与所述遮光层通过所述漏极掺杂部电性连接，所述TFT器件中源极与所述遮光层绝缘设置。
依据上述一种TFT器件，本发明还提供一种TFT器件制备方法，所述方法包括：
S 10，提供衬底基板，在所述衬底基板上形成遮光层，在所述遮光层上形成覆盖所述遮光层的缓冲层，在所述缓冲层上形成对应于所述遮光层上方的有源层；
S20，将所述有源层中所述源极掺杂部和所述漏极掺杂部其中之一贴合所述缓冲层与所述遮光层。
根据本发明一优选实施例，将所述有源层中所述源极掺杂部和漏极掺杂部的其中之一贴合所述缓冲层与所述遮光层的步骤S20具体还包括：
所述源极掺杂部和漏极掺杂部的材料为金属氧化物半导体材料，对所述金属氧化物半导体材料进行导体化处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。
依据上述一种TFT器件，提供一种TFT阵列基板包括上述TFT器件。
根据本发明的目的，提供一种显示装置，所述显示装置包括上述TFT阵列基板。
本发明的有益效果：有源层下方设置遮光层，能够保护有源层不被光线照射，避免TFT产生阈值电压负漂现象，所述有源层的一端贴合于缓冲层和遮光层延伸至衬底基板表面；以栅极和栅绝缘层为阻挡层，对有源层进行导体化处理，源极掺杂部和漏极掺杂部的其中之一贴合于缓冲层与遮光层，使遮光层上产生稳定的电压，避免TFT产生浮栅效应，提高TFT工作稳定性，同时避免遮光层和缓冲层中开孔，无需用导线将有源层和遮光层搭接在一起，减少了一道光罩、对应的黄光和刻蚀制程，降低了TFT的制备成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供一种TFT器件示意图；
图2为本申请实施例提供一种TFT器件中另一种有源层结构示意图；
图3为本申请实施例提供一种TFT器件的制备方法流程图；
图4a至图5i为本申请实施例提供一种TFT器件的制备流程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示，图中虚线表示在结构中并不存在的，仅仅说明结构的形状和位置。
本发明针对现有技术的薄膜晶体管(Thin Film Transistor，TFT)结构容易产生浮栅效应，从而影响TFT的工作稳定性，需要在遮光层和缓冲层上开孔，用导线将源极、有源层和遮光层搭接在一起，增加一道光罩，对应的黄光和刻蚀制程，提高了TFT的制备成本的技术问题，本实施例能够解决该缺陷。
如图1所示，本发明提供一种TFT器件100，包括衬底基板1001，在衬底基板1001上设置有遮光层101，在遮光层101上设置有覆盖遮光层101的缓冲层102，在缓冲层102上设置有对应于遮光层101上方的有源层104，有源层104包括沟道1041，以及设置于沟道1041两侧的源极掺杂部1042和漏极掺杂部1043；其中，源极掺杂部1042和漏极掺杂部1043的其中之一贴合于缓冲层102与遮光层101，有源层104的截面形状呈弯折状，具有一水平部以及倾斜部，水平部通过倾斜部与遮光层101连接，水平部与倾斜部为一体成型，其中，倾斜部贴合于缓冲层102以及遮光层101，并延伸至衬底基板1001的表面。
本实施例中源极掺杂部1042贴合于缓冲层102与遮光层101，TFT器件100中源极205与遮光层101通过源极掺杂部1042电性连接，TFT器件100中漏极206与遮光层101绝缘设置，使遮光层101上产生稳定的电压，避免TFT产生浮栅效应，提高TFT的工作稳定性，同时避免遮光层101和缓冲层102中开孔，无需用导线将源极205、有源层104和遮光层101搭接在一起，减少了一道光罩、对应的黄光和刻蚀制程，降低了TFT的制备成本。
具体地，本实施例提供一种TFT器件100，包括制备于衬底基板1001上的遮光层101、制备于遮光层101上的缓冲层102、制备于缓冲层102上的有源层104、制备于有源层104上的栅绝缘层106、以及制备于栅绝缘层106上的栅极107；制备于衬底基板1001上的层间绝缘层109，制备于层间绝缘层109上源极205和漏极206，制备于层间绝缘层109上钝化层207，以及制备于钝化层207上像素电极层209，像素电极层209通过钝化层207上的过孔2061与漏极206相连。层间绝缘层109覆盖遮光层101、缓冲层102、有源层104、栅绝缘层106和栅极107。
遮光层101在衬底基板1001上的正投影覆盖沟道1041在衬底基板1001上的正投影，从而使遮光层101能够对沟道1041进行完全遮盖，防止有源层104受到光线照射，避免了TFT阈值电压产生负漂，提升TFT的工作稳定性。
有源层104的截面形状呈弯折状，源极掺杂部1042与沟道1041呈预设夹角，包括水平部位和倾斜部位，水平部位和倾斜部位为一体成型，同层设置，倾斜部位贴合于缓冲层102和遮光层101延伸至衬底基板1001表面。有源层104的材料为铟镓锌氧化物、铟锌锡氧化物、以及铟镓锌锡氧化物中的一种或一种以上材料。源极掺杂部1042和漏极掺杂部1043均为导体化后的导电层。有源层104的厚度范围为5至500纳米，遮光层101的厚度范围为20至500纳米，缓冲层102的厚度范围为50至100纳米。
以栅极107和栅绝缘层106为阻挡层，使用等离子体对有源层104进行导体化处理，将有源层104分割为栅绝缘层106下方的沟道1041，以及位于沟道1041两端的源极掺杂部1042和漏极掺杂部1043，沟道1041的材料为保持半导体特性的金属氧化物半导体材料，源极掺杂部1042和漏极掺杂部1043的材料为导体化的金属氧化物半导体材料，源极掺杂部1042贴合于缓冲层102和遮光层101的侧面延伸至衬底基板1001表面，且源极掺杂部1042与遮光层101的电性接触。
层间绝缘层109为层叠设置的SiN层和SiO层，首先沉积SiN层，然后沉积SiO层，沉积完SiN层和SiO层后，需对SiN层和SiO层进行植入离子的活化和氢化处理，修补多晶硅的悬空键，而后经过曝光、湿蚀刻、光阻剥离过程，完成整个层间绝缘层制程，确保层间绝缘层109具有良好的弹性和稳定性，并且承受的应力较小，不会破坏TFT膜层，不会造成TFT膜层破裂剥落。
如图2所示，本发明提供一种TFT器件100中另一种有源层104的结构，本实施例中漏极掺杂部1043贴合于缓冲层102与遮光层101，TFT器件100中漏极206与遮光层101通过漏极掺杂部1043电性连接，TFT器件100中源极205与遮光层101绝缘设置，使遮光层101上产生稳定的电压，避免TFT产生浮栅效应，提高TFT的工作稳定性，同时避免遮光层101和缓冲层102中开孔，无需用导线将漏极206、有源层104和遮光层101搭接在一起，减少了一道光罩、对应的黄光和刻蚀制程，降低了TFT的制备成本。
如图3所示，图3为本申请实施例提供一种TFT器件制备方法流程图，该方法包括：
S10，提供衬底基板，在所述衬底基板上形成遮光层，在所述所述遮光层上形成覆盖所述遮光层的缓冲层，在所述缓冲层上形成对应于所述遮光层上方的有源层。
S20，将所述有源层中所述源极掺杂部和所述漏极掺杂部其中之一贴合所述缓冲层与所述遮光层。
具体地，本实施中源极掺杂部1042贴合于缓冲层102与遮光层101，具体如图4a至图5i所示。
如图4a所示，衬底基板1001通常为玻璃基板，也可为其他材质的基板，在此不做限制，使用纯水或热硫酸等清洗液将衬底基板1001洗净后，在衬底基板1001上形成遮光层101，在遮光层101上形成缓冲层102，且缓冲层102覆盖遮光层101，遮光层101的厚度范围优选为20至500纳米，缓冲层102的厚度范围优选为50至100纳米。遮光层101的材料为金属，优选钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。缓冲层102为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
如图4b所示，使用涂布工艺在缓冲层102的表面涂布第一光阻层103，通过光罩对第一光阻层103进行图形化处理，保留下来的第一光阻层103在遮光层101和缓冲层102上定义出遮光层101和缓冲层102图案。
如图4c所示，以第一光阻层103为阻挡层，对遮光层101和缓冲层102进行蚀刻，得到对应的遮光层101和缓冲层102，并剥离第一光阻层103。
如图4d和图4e所示，在缓冲层102上形成对应于遮光层101上方的有源层104，使用涂布工艺在有源层104的表面涂布第二光阻层105，通过光罩对第二光阻层105进行图形化处理，保留下来的第二光阻层105在有源层104上定义出有源层104图案。
如图4f所示，以第二光阻层105为阻挡层，对有源层104进行蚀刻，得到对应的有源层104，并剥离第二光阻层105，其中，源极掺杂部1042贴合于缓冲层102与遮光层101。
有源层104的材料为铟镓锌氧化物IGZO、铟锌锡氧化物IZTO、以及铟镓锌锡氧化物IGZTO中的一种或多种；利用黄光制程对第二光阻层105进行图形化处理，最终得到有源层104与遮光层101搭接在一起。本实施例中，有源层104的厚度为5～500纳米，是通过磁控溅镀法(magnetron sputtering)、金属有机化学气相沉积法(metal organic chemical-vapor deposition，MOCVD)或脉冲雷射蒸镀法(pulsed laser deposition，PLD)中一种方法沉积在缓冲层102上，有源层104沉积完成后，再进行退火处理，可以在400℃干燥空气氛围下退火处理约0.5小时。
退火处理完成后，采用草酸作为刻蚀液的湿法蚀刻工艺或干法刻蚀工艺对有源层104进行刻蚀，经过蚀刻制程后，有源层104的整层金属氧化物薄膜将图案化，形成岛状的金属氧化物半导体层。
如图4g所示，通过化学气相沉积法，在有源层104上形成栅绝缘层106，经物理气相沉积方法，在栅绝缘层106上形成栅极107。
如图4h所示，使用涂布工艺在栅极107的表面涂布第三光阻层108，通过光罩对第三光阻层108进行图形化处理，保留下来的第三光阻层108在栅绝缘层106和栅极107上定义出栅绝缘层106和栅极107图案。
如图4i所示，以第三光阻层108为阻挡层，对栅绝缘层106和栅极107进行蚀刻，得到对应的栅绝缘层106和栅极107，并剥离第三光阻层108。本实施例中，栅绝缘层106是通过化学气相沉积法形成于有源层104上，然后在400℃干燥空气氛围下退火处理得到。栅绝缘层106的材料一般为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、或者三者的夹层结构等。栅极107的材料为金属材料，例如是铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)等。栅极107经物理气相沉积方法形成于栅绝缘层106上，再经由一次光刻制程形成栅极图案。
如图5a所示，以栅极107和栅绝缘层106为阻挡层，使用等离子体1044对有源层104进行导体化处理，将有源层104分割为沟道1041，以及位于沟道1041两端的源极掺杂区1042和漏极掺杂区1043，源极掺杂区1042对应的部分贴合于缓冲层102和遮光层101的侧面延伸至衬底基板1001表面，且源极掺杂区1042与遮光层101的电性接触。
使用等离子体1044对源极掺杂区1042和漏极掺杂区1043进行导体化处理，降低源极掺杂区1042和漏极掺杂区1043的金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体，其中，等离子体1044包括氦气等离子体、氩气等离子体及氨气等离子体中的一种或多种。
如图5b至图5i所示，在衬底基板1001上制备层间绝缘层109，以及在层间绝缘层109上制备源极205和漏极206，其中，层间绝缘层109覆盖遮光层101、缓冲层102、有源层104、栅绝缘层106和栅极107，源极205和遮光层101通过源极掺杂区1042的电性连接。
如图5c所示，使用涂布工艺在层间绝缘层109的表面涂布第四光阻层201，通过光罩对第四光阻层201进行图形化处理，形成相互间隔的第一子块2011、第二子块2012和第三子块2013。
如图5d所示，使用干刻工艺，在未被第一子块2011、第二子块2012和第三子块2013覆盖的层间绝缘层109上进行挖空，形成源极接触孔2021和漏极接触孔2022，并剥离第一子块2011、第二子块2012和第三子块2013。
如图5e和图5f所示，在层间绝缘层109上沉积第二金属层203，使用涂布工艺在第二金属层203的表面涂布第五光阻层204，通过光罩对第五光阻层204进行图形化处理，形成覆盖源极区域的第四子块2041和漏极区域的第五子块2042。
如图5g所示，以第四子块2041、第五子块2042为阻挡层，对第二金属层203进行蚀刻，得到对应的源极205和漏极206，源极205通过层间绝缘层109中源极接触孔2021与源极掺杂区1042电性连接，漏极206通过层间绝缘层109中漏极接触孔2022与漏极掺杂区1043电性连接，同时源极205和遮光层101通过源极掺杂区1042电性连接，并剥离第四子块2041、第五子块2042。
如图5h所示，在层间绝缘层109、源极205以及漏极206上沉积钝化层207，使用涂布工艺在钝化层207的表面涂布第六光阻层208，通过光罩对第六光阻层208进行图形化处理，形成相互间隔的第六子块2081和第七子块2082。
如图5i所示，以第六子块2081和第七子2082块为阻挡层，对钝化层207进行蚀刻，得到对应的过孔2061，在钝化层207上形成像素电极层209，像素电极层209通过钝化层207上的过孔2061与漏极206相连。
光罩为半色调掩模或灰色调掩模，任意光阻层图形化处理处理所使用的气体为氧气，图形化的时间为20秒到100秒之间。
如图2所示，本发明提供一种TFT器件100中另一种有源层104的结构，本实施例中漏极掺杂部1043贴合于缓冲层102与遮光层101，TFT器件100中漏极206与遮光层101通过漏极掺杂部1043电性连接，TFT器件100中源极205与遮光层101绝缘设置，具体的制备方法与图4a至5i中制备方法类似。
依据上述一种TFT器件，提供一种TFT阵列基板，包括上述实施例一种TFT器件。
根据本发明的目的，提供一种显示装置，所述显示装置包括上述TFT阵列基板。
本发明的有益效果：本发明所提供的一种TFT器件及其制备方法、TFT阵列基板，有源层下方设置遮光层，能够保护有源层不被光线照射，避免TFT产生阈值电压负漂现象，有源层的一端贴合于缓冲层和遮光层延伸至衬底基板表面；以栅极和栅绝缘层为阻挡层，对有源层进行导体化处理，源极掺杂部和漏极掺杂部的其中之一贴合于缓冲层与遮光层，使遮光层上产生稳定的电压，避免TFT产生浮栅效应，提高TFT工作稳定性，同时避免遮光层和缓冲层中开孔，用导线将有源层和遮光层搭接在一起，减少了一道光罩、对应的黄光和刻蚀制程，降低了TFT的制备成本。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种TFT器件，其特征在于，包括衬底基板，在所述衬底基板上设置有遮光层，在所述遮光层上设置有覆盖所述遮光层的缓冲层，在所述缓冲层上设置有对应于所述遮光层上方的有源层，所述有源层包括沟道，以及设置于所述沟道两侧的源极掺杂部和漏极掺杂部；
其中，所述源极掺杂部和所述漏极掺杂部的其中之一贴合于所述缓冲层与所述遮光层。
2.根据权利要求1所述的TFT器件，其特征在于，所述有源层的截面形状呈弯折状，具有一水平部以及倾斜部，其中，所述水平部通过所述倾斜部与所述遮光层连接。
3.根据权利要求2所述的TFT器件，其特征在于，所述水平部与所述倾斜部为一体成型，其中，所述倾斜部贴合于所述缓冲层以及所述遮光层，并延伸至所述衬底基板的表面。
4.根据权利要求1所述的TFT器件，其特征在于，所述有源层的材料为金属氧化物，其中，所述源极掺杂部和漏极掺杂部均为导体化后的导电层。
5.根据权利要求4所述的TFT器件，其特征在于，所述TFT器件中源极与所述遮光层通过源极掺杂部电性连接，所述TFT器件中漏极与所述遮光层绝缘设置。
6.根据权利要求4所述的TFT器件，其特征在于，所述TFT器件中漏极与所述遮光层通过所述漏极掺杂部电性连接，所述TFT器件中源极与所述遮光层绝缘设置。
7.一种TFT器件制备方法，其特征在于，所述方法包括：
S 10，提供衬底基板，在所述衬底基板上形成遮光层，在所述遮光层上形成覆盖所述遮光层的缓冲层，在所述缓冲层上形成对应于所述遮光层上方的有源层；
S20，将所述有源层中所述源极掺杂部和所述漏极掺杂部其中之一贴合所述缓冲层与所述遮光层。
8.根据权利要求7所述的TFT器件的制备方法，其特征在于，将所述有源层中所述源极掺杂部和漏极掺杂部的其中之一贴合所述缓冲层与所述遮光层的步骤S20具体还包括：
所述源极掺杂部和漏极掺杂部的材料为金属氧化物半导体材料，对所述金属氧化物半导体材料进行导体化处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。
9.一种TFT阵列基板，其特征在于，所述TFT阵列基板包括权利要求1至6任一所述的TFT器件。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的TFT阵列基板。
CN201910801156.2A 2019-08-28 2019-08-28 Tft器件及其制备方法、tft阵列基板、显示装置 Pending CN110634957A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910801156.2A CN110634957A (zh) 2019-08-28 2019-08-28 Tft器件及其制备方法、tft阵列基板、显示装置
PCT/CN2019/113379 WO2021035923A1 (zh) 2019-08-28 2019-10-25 Tft器件及其制备方法、tft阵列基板、显示装置
US16/615,288 US11437519B2 (en) 2019-08-28 2019-10-25 TFT device and manufacturing method of same, TFT array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910801156.2A CN110634957A (zh) 2019-08-28 2019-08-28 Tft器件及其制备方法、tft阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN110634957A true CN110634957A (zh) 2019-12-31

Family

ID=68969353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910801156.2A Pending CN110634957A (zh) 2019-08-28 2019-08-28 Tft器件及其制备方法、tft阵列基板、显示装置

Country Status (3)

Country Link
US (1) US11437519B2 (zh)
CN (1) CN110634957A (zh)
WO (1) WO2021035923A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951848A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN116581132A (zh) * 2023-07-12 2023-08-11 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法以及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692439A (zh) * 2009-09-10 2010-04-07 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
CN202473925U (zh) * 2012-03-30 2012-10-03 京东方科技集团股份有限公司 一种顶栅型tft阵列基板及显示装置
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
KR102241442B1 (ko) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
CN107425077B (zh) * 2017-05-17 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109585304B (zh) * 2018-11-23 2023-04-28 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
US11222904B2 (en) * 2019-01-07 2022-01-11 Chongqing Boe Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN113261113A (zh) * 2019-03-19 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制造方法、显示面板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692439A (zh) * 2009-09-10 2010-04-07 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
CN202473925U (zh) * 2012-03-30 2012-10-03 京东方科技集团股份有限公司 一种顶栅型tft阵列基板及显示装置
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN107424935A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951848A (zh) * 2021-02-02 2021-06-11 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN116581132A (zh) * 2023-07-12 2023-08-11 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法以及显示面板
CN116581132B (zh) * 2023-07-12 2023-12-15 深圳市华星光电半导体显示技术有限公司 驱动基板及其制备方法以及显示面板

Also Published As

Publication number Publication date
WO2021035923A1 (zh) 2021-03-04
US11437519B2 (en) 2022-09-06
US20210359137A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
CN104733543B (zh) 薄膜晶体管阵列面板及其制造方法
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
KR20080048936A (ko) 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN108550625B (zh) 一种薄膜晶体管及其制作方法
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
KR20100118838A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN110634957A (zh) Tft器件及其制备方法、tft阵列基板、显示装置
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109378320B (zh) 一种阵列基板及其制备方法
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
CN111554634A (zh) 一种阵列基板的制作方法、阵列基板及显示面板
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN114284299A (zh) 显示面板及其制备方法、移动终端
US20160322507A1 (en) Thin film transistor array panel and method of manufacturing the same
CN109860107B (zh) 阵列基板及其制作方法
KR20160084923A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN111599751B (zh) Ltps tft基板的制造方法及ltps tft基板
KR20140014447A (ko) 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231

RJ01 Rejection of invention patent application after publication