CN111554634A - 一种阵列基板的制作方法、阵列基板及显示面板 - Google Patents

一种阵列基板的制作方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN111554634A
CN111554634A CN202010406844.1A CN202010406844A CN111554634A CN 111554634 A CN111554634 A CN 111554634A CN 202010406844 A CN202010406844 A CN 202010406844A CN 111554634 A CN111554634 A CN 111554634A
Authority
CN
China
Prior art keywords
layer
etching
flat
flat layer
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010406844.1A
Other languages
English (en)
Other versions
CN111554634B (zh
Inventor
刘军
闫梁臣
周斌
刘宁
张扬
宋威
丁录科
桂学海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010406844.1A priority Critical patent/CN111554634B/zh
Publication of CN111554634A publication Critical patent/CN111554634A/zh
Application granted granted Critical
Publication of CN111554634B publication Critical patent/CN111554634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板的制作方法、阵列基板及显示面板，属于显示技术领域。所述制作方法包括：在基底上形成薄膜晶体管阵列层；在薄膜晶体管阵列层上依次形成平坦层和平坦层过孔掩膜图形层；采用SF6和O2对平坦层进行刻蚀，刻蚀量为平坦层总厚度的70～85％；采用CF4和O2对剩余的平坦层进行刻蚀，形成平坦层过孔；在平坦层上形成阳极，所述阳极通过平坦层过孔与薄膜晶体管阵列层中的源极连接。根据本发明实施例的阵列基板的制作方法，通过采用不同的干刻条件组合控制平坦层的刻蚀过程，可使得平坦层过孔具有一定倾斜角度，可以降低后续阳极爬坡断裂的可能性，避免了更多暗点的产生，提高了面板制作的良率。

Description

一种阵列基板的制作方法、阵列基板及显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板的制作方法、阵列基板及显示面板。
背景技术
目前，大尺寸OLED(有机发光二极管)显示面板的制作工艺正在往更大尺寸(≥55寸)以及更高分辨率(8K)发展，若分辨率要达到8K及以上，则金属线更为密集，而栅极源漏极厚度也更厚，加上开口率等原因，底发射工艺已无法满足8K分辨率的要求，故需采取顶发射工艺。
而目前打印有机层的方法相对于有机蒸镀工艺而言，具有成本低等优势，但打印有机层对下方的阵列平坦度要求较高，需至60um以内，但由于光阻和干刻条件所限，平坦层过孔的角度仅能控制在80°左右，此角度对后续阳极的沉积有影响，可能会使得阳极爬坡时断裂，最终导致显示面板产生暗点等不良现象。
发明内容
有鉴于此，本发明提供一种阵列基板的制作方法、阵列基板及显示面板。
为解决上述技术问题，本发明采用以下技术方案：
本发明一方面实施例提供一种阵列基板的制作方法，包括：
在基底上形成薄膜晶体管阵列层；
在所述薄膜晶体管阵列层上依次形成平坦层和平坦层过孔掩膜图形层；
采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀，刻蚀量为平坦层总厚度的70～85％；
采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀，形成平坦层过孔；
在所述平坦层上形成阳极，所述阳极通过平坦层过孔与所述薄膜晶体管阵列层中的源极连接。
可选的，所述平坦层采用有机硅材料。
可选的，所述采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀，包括：
采用900～1200sccm的SF6和1800～2100sccm的O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀。
可选的，所述采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀，包括：
采用600～800sccm的CF4和2200～2400sccm的O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀。
可选的，所述采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀的刻蚀时间为总刻蚀时长的三分之二，所述采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀的刻蚀时间为总刻蚀时长的三分之一，所述总刻蚀时长为140～160秒。
可选的，所述平坦层的厚度为1.5～2.0μm，所述过孔掩膜图形层的厚度为2.0～2.5μm。
可选的，所述平坦层和所述过孔掩膜图形层在SF6和O2的刻蚀作用下的刻蚀速率均大于等于0.7μm/min。
可选的，所述在基底上形成薄膜晶体管阵列层，包括：
在基底上依次形成遮光图形、缓冲层、有源层、栅绝缘层和栅极；
在栅极上方形成层间绝缘层，并在所述层间绝缘层上形成层间绝缘层过孔；
在所述层间绝缘层上形成源漏极图形，所述源漏极图形中的源极和漏极通过层间绝缘层过孔与有源层连接；
在所述源漏极图形上形成钝化层，所述钝化层上形成有钝化层过孔，所述阳极通过平坦层过孔以及所述钝化层过孔与所述薄膜晶体管阵列层中的源极连接。
本发明另一方面实施例还提供了一种阵列基板，所述阵列基板采用如上所述的阵列基板的制作方法制作得到，所述阵列基板的平坦层过孔的侧壁与水平面所成夹角的范围为35°～45°。
本发明又一方面实施例还提供了一种显示面板，包括如上所述的阵列基板。
本发明上述技术方案的有益效果如下：
根据本发明实施例的阵列基板的制作方法，通过采用不同的干刻条件组合控制平坦层的刻蚀过程，可使得平坦层过孔具有一定倾斜角度，可以降低后续阳极爬坡断裂的可能性，避免了更多暗点的产生，提高了面板制作的良率。
附图说明
图1为本发明实施例提供的阵列基板的制作方法的流程示意图；
图2为本发明实施例提供的形成薄膜晶体管阵列层的示意图；
图3为本发明实施例提供的在薄膜晶体管阵列层上依次形成平坦层和平坦层过孔掩膜图形层的示意图；
图4为本发明实施例提供的对未被过孔掩膜图形层遮挡的平坦层进行刻蚀的示意图；
图5为本发明实施例提供的对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀的示意图；
图6为本发明实施例提供的形成阳极图形层的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
而目前打印有机层的方法相对于有机蒸镀工艺而言，具有成本低等优势，但打印有机层对下方的阵列平坦度要求较高，需至60um以内，目前的平坦层材料可以达到此要求，但仅受工厂条件所限仅能使用热固型材料，而热固型材料只能通过掩膜和干刻工艺完成开口。由于8K显示面板下阵列高度不一，SOG(平坦层)最厚可至2.0μm，成分为SiO-CH3(氧化硅-甲基)，需要通过干刻去除，目前主要采用六氟化硫(SF6)+氧气(O2)去除，但由于光阻和干刻条件所限，平坦层过孔的坡度角仅能控制在80°左右，此角度对后续阳极的沉积有影响，可能会使得阳极爬坡时断裂，导致产生暗点等不良。
为解决上述问题，本发明实施例提供一种阵列基板的制作方法，通过采用不同的干刻条件组合控制平坦层的刻蚀过程，可使得平坦层过孔具有一定倾斜角度，可以降低后续阳极爬坡断裂的可能性，避免了更多暗点的产生，提高了面板制作的良率。
请参考图1，本发明实施例提供了一种阵列基板的制作方法，包括以下步骤：
步骤11：在基底上形成薄膜晶体管阵列层。
本步骤用于在基底上形成薄膜晶体管等驱动器件。
本发明实施例中，在基底上形成薄膜晶体管阵列层的步骤可以包括：
在基底上依次形成遮光图形、缓冲层、有源层、栅绝缘层和栅极；
在栅极上方形成层间绝缘层，并在所述层间绝缘层上形成层间绝缘层过孔；
在所述层间绝缘层上形成源漏极图形，所述源漏极图形中的源极和漏极通过层间绝缘层过孔与有源层连接；
在所述源漏极图形上形成钝化层。
请参考图2，具体来说，提供一基底101，基底101可以是玻璃材质，然后在基底101上沉积一层金属，所述金属可以为钼或钼铌合金等金属，沉积的金属厚度可以为0.10～0.15μm，然后通过光刻湿刻形成薄膜晶体管区域的遮光图形102，其中，湿刻所述金属可以采用混酸进行刻蚀。
随后，继续在遮光图形102上形成缓冲层103，可选的，缓冲层103可以采用氧化硅材料，厚度可以为0.3～0.5μm。
接着沉积有源层材料，并通过光刻湿刻形成有源层104，可选的，有源层104可以选用氧化铟锡(IGZO)，厚度可以为0.05～0.1μm。
继续形成栅绝缘层105，栅绝缘层105可以采用氧化硅材料，厚度可以为0.1～0.2μm；
再在栅绝缘层105上沉积一层金属，所述金属可以为铜等金属，厚度可以为0.6～0.8μm，之后沉积栅极掩膜图形，并通过光刻湿刻形成栅极106以及栅极走线。示例性的，采用湿刻工艺对铜进行刻蚀时，可以采用H2O2药液进行刻蚀，在湿刻完成后保留栅极掩膜图形继续进行栅绝缘层105的干刻，对栅绝缘层105进行干刻时，可以采用高CF4和低O2组成的混合气体进行干刻，其中，CF4的流量可以为2000～2500sccm，而O2的流量可以为1000～1500sccm。干刻后以栅绝缘层105为掩膜图形对有源层未被栅绝缘层105覆盖的部分进行导体化处理，可选的，导体化处理中可以采用氨气(NH3)或者氦气(He)进行，导体化完成后进行湿法剥离，即利用剥离液浸润性去除光刻胶。
在栅极106上方继续形成层间绝缘层107，层间绝缘层107可以采用氧化硅材料，厚度可以为0.7～0.8μm，随后在层间绝缘层107上通过光刻形成层间绝缘层过孔的掩膜图形，再进行层间绝缘层过孔的干法刻蚀，最终形成层间绝缘层过孔，以便通过所述层间绝缘层过孔连接源漏极和有源层104。
继续在层间绝缘层107上沉积一层金属，所述金属可以为铜、铝等金属，厚度可以为0.7～0.8μm，再通过光刻湿刻形成源漏极图形108，源漏极图形108中的源漏极通过层间绝缘层过孔与有源层104实现连接。
最后再在源漏极图形108上形成钝化层109，钝化层109可以采用复合层结构，即氧化硅(顶层)-氮化硅(中间层)-氧化硅(底层)的复合形式，考虑到钝化层109的防潮、防水、防金属腐蚀以及防漏电流等性能，氧化硅的厚度为0.55～0.65μm。
步骤12：在所述薄膜晶体管阵列层上依次形成平坦层和平坦层过孔掩膜图形层。
请参考图3，在基底101上形成薄膜晶体管阵列层后，接着在基底101上形成有薄膜晶体管阵列层的一面继续依次形成平坦层110和平坦层过孔掩膜图形层111；其中，平坦层110可以使用有机硅材料(SiO-CH3结合体)，具体可以是有机硅烷，通过涂覆、前烘以及后烘等步骤形成平坦层110；过孔掩膜图形层111用于遮挡部分平坦层，以使未被过孔掩膜图形111遮挡的其余平坦层110部分形成过孔形状。
本发明实施例中，平坦层110的厚度可以为1.5～2.0μm，而过孔掩膜图形层111的厚度为2.0～2.5μm。
步骤13：采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀，刻蚀量为平坦层总厚度的70～85％。
请参考图4，在形成过孔掩膜图形层111后，采用一定比例的SF6和O2对未被过孔掩膜图形层111遮挡的平坦层110进行刻蚀，由于SF6干刻的各向异性较强，并且刻蚀速率较快，控制本次刻蚀的刻蚀量为平坦层110总厚度的80％，刻蚀过程中，SF6对过孔掩膜图形层111同样具有刻蚀作用，过孔掩膜图形层111也将被部分刻蚀。
在本发明实施例中，采用900～1200sccm的SF6和1800～2100sccm的O2的比例，高源置功率以及高偏置功率对未被过孔掩膜图形层111遮挡的平坦层110进行刻蚀，其中，源置功率是指形成干刻等离子体气氛的功率，偏置功率是指形成离子轰击基板能量的功率，本发明实施例中的高源置功率和高偏置功率所指功率范围均为10Kw～35Kw，在该比例的刻蚀气体下，对平坦层110和过孔掩膜图形层111的刻蚀速率基本一致，均大于0.7μm/min，结合上述设置的平坦层110的厚度和过孔掩膜图形层111的厚度，平坦层110未被过孔掩膜图形层111遮挡的部分被刻蚀掉70～85％，而过孔掩膜图形层111被刻蚀剩下约0.9μm。
本发明实施例中，本步骤中刻蚀工艺的时间为总刻蚀时长的三分之二，也即，通过采用上述比例的刻蚀气体，刻蚀时间控制为总刻蚀时长的三分之二，可以控制平坦层110的刻蚀量约为70～85％，其中，总刻蚀时长是指对平坦层110进行刻蚀形成平坦层过孔112的总时长，本发明实施例中总刻蚀时长控制在140～160秒的范围内。
步骤14：采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀，形成平坦层过孔。
请参考图4，在前一步骤刻蚀去除未被过孔掩膜图形层111遮挡的平坦层110总厚度的80％后，继续对未被过孔掩膜图形层111遮挡的剩余的平坦层110进行刻蚀；本步骤中，刻蚀气体更换为CF4和O2，即采用一定比例的CF4和O2对未被过孔掩膜图形层111遮挡的剩余的平坦层110进行刻蚀，直至形成平坦层过孔112。
在本发明实施例中，采用600～800sccm的CF4和2200～2400sccm的O2的比例，高源置功率以及高偏置功率(具体功率同上)对未被过孔掩膜图形层111遮挡的剩余的平坦层110进行刻蚀，在该比例的刻蚀气体下，控制刻蚀时间为总刻蚀时长的三分之一，可以控制平坦层110的剩余部分被完全刻蚀；由于在该比例下CF4刻蚀平坦层110时，会在平坦层过孔112的侧壁形成刻蚀生成物，该刻蚀生成物会阻止刻蚀气体对侧壁的刻蚀，加上高O2比例可以对过孔掩膜图形层111进行强力的灰化作用，因此在刻蚀完成后，会在平坦层过孔112的上部修饰出较好的刻蚀角度。
请参考图5，图5中平坦层过孔112的侧壁具有弯折角，平坦层过孔112分为上下两部分，平坦层过孔112侧壁的上部分与水平面所成夹角的范围在35°～45°之间，该角度较为平坦，从而有利于后续阳极的爬坡，降低了爬坡时发生断裂的可能，提高了面板的生产良率。
步骤15：在所述平坦层上形成阳极，所述阳极阳极通过平坦层过孔与所述薄膜晶体管阵列层中的源极连接。
请参考图6，在形成平坦层过孔112后，进行湿法剥离，在平坦层过孔112下方的钝化层109上形成钝化层过孔掩膜，示例性的，可以涂覆厚度为1.8μm的光刻胶，而后进行钝化层过孔刻蚀，刻蚀工艺可以采用CF+O2进行，刻蚀完成后即可得到钝化层过孔，而后进行湿法剥离，去除残留的光刻胶。湿法剥离后进一步进行ITO沉积、掩膜、刻蚀以及剥离工序，得到阳极113，阳极113通过平坦层过孔112以及钝化层过孔与薄膜晶体管阵列层中的源极连接。由于前述干刻步骤中使得平坦层110的上部刻蚀出了一定的倾斜角，沉积阳极时不容易发生断裂，从而避免了更多暗点的产生，提高了面板制作的良率。
根据本发明实施例的阵列基板的制作方法，通过采用不同的干刻条件组合控制平坦层的刻蚀过程，可使得平坦层过孔具有一定倾斜角度，可以降低后续反射阳极爬坡断裂的可能性，避免了更多暗点的产生，提高了面板制作的良率。
本发明另一方面实施例还提供了一种阵列基板，所述阵列基板采用如上实施例所述的阵列基板的制作方法制作得到，通过上述制作方法制得的阵列基板，其平坦层过孔的侧壁上部与水平面所成夹角的范围为35°～45°，该角度较为平坦，从而有利于后续阳极的爬坡，降低了爬坡时发生断裂的可能，提高了面板的生产良率。
本发明再一方面实施例还提供了一种显示面板，所述显示面板包括上述实施例所述的阵列基板，本发明实施例中的显示面板采用的阵列基板暗点少，生产良率高。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在基底上形成薄膜晶体管阵列层；
在所述薄膜晶体管阵列层上依次形成平坦层和平坦层过孔掩膜图形层；
采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀，刻蚀量为平坦层总厚度的70～85％；
采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀，形成平坦层过孔；
在所述平坦层上形成阳极，所述阳极通过所述平坦层过孔与所述薄膜晶体管阵列层中的源极连接。
2.根据权利要求1所述的制作方法，其特征在于，所述平坦层采用有机硅材料。
3.根据权利要求1所述的制作方法，其特征在于，所述采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀，包括：
采用900～1200sccm的SF6和1800～2100sccm的O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀。
4.根据权利要求1所述的制作方法，其特征在于，所述采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀，包括：
采用600～800sccm的CF4和2200～2400sccm的O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀。
5.根据权利要求1所述的制作方法，其特征在于，所述采用SF6和O2对未被所述过孔掩膜图形层遮挡的平坦层进行刻蚀的刻蚀时间为总刻蚀时长的三分之二，所述采用CF4和O2对未被所述过孔掩膜图形层遮挡的剩余的平坦层进行刻蚀的刻蚀时间为总刻蚀时长的三分之一，所述总刻蚀时长为140～160秒。
6.根据权利要求1所述的制作方法，其特征在于，所述平坦层的厚度为1.5～2.0μm，所述过孔掩膜图形层的厚度为2.0～2.5μm。
7.根据权利要求5所述的制作方法，其特征在于，所述平坦层和所述过孔掩膜图形层在SF6和O2的刻蚀作用下的刻蚀速率均大于等于0.7μm/min。
8.根据权利要求1所述的制作方法，其特征在于，所述在基底上形成薄膜晶体管阵列层，包括：
在基底上依次形成遮光图形、缓冲层、有源层、栅绝缘层和栅极；
在栅极上方形成层间绝缘层，并在所述层间绝缘层上形成层间绝缘层过孔；
在所述层间绝缘层上形成源漏极图形，所述源漏极图形中的源极和漏极通过层间绝缘层过孔与有源层连接；
在所述源漏极图形上形成钝化层，所述钝化层上形成有钝化层过孔，所述阳极通过平坦层过孔以及所述钝化层过孔与所述薄膜晶体管阵列层中的源极连接。
9.一种阵列基板，其特征在于，所述阵列基板采用如权利要求1-8中任一项所述的阵列基板的制作方法制作得到，所述阵列基板的平坦层过孔的侧壁上部与水平面所成夹角的范围为35°～45°。
10.一种显示面板，其特征在于，包括如权利要求9所述的阵列基板。
CN202010406844.1A 2020-05-14 2020-05-14 一种阵列基板的制作方法、阵列基板及显示面板 Active CN111554634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010406844.1A CN111554634B (zh) 2020-05-14 2020-05-14 一种阵列基板的制作方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010406844.1A CN111554634B (zh) 2020-05-14 2020-05-14 一种阵列基板的制作方法、阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN111554634A true CN111554634A (zh) 2020-08-18
CN111554634B CN111554634B (zh) 2023-01-10

Family

ID=72002787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010406844.1A Active CN111554634B (zh) 2020-05-14 2020-05-14 一种阵列基板的制作方法、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN111554634B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542502A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113571587A (zh) * 2021-07-14 2021-10-29 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980013300A (ko) * 1996-07-15 1998-04-30 구자홍 액정표시장치의 절연막의 에칭방법
CN104733491A (zh) * 2013-12-20 2015-06-24 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980013300A (ko) * 1996-07-15 1998-04-30 구자홍 액정표시장치의 절연막의 에칭방법
CN104733491A (zh) * 2013-12-20 2015-06-24 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN109300917A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542502A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN112542502B (zh) * 2020-12-04 2022-08-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113571587A (zh) * 2021-07-14 2021-10-29 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN113571587B (zh) * 2021-07-14 2023-12-01 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Also Published As

Publication number Publication date
CN111554634B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
CN105914183B (zh) Tft基板的制造方法
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN108550625B (zh) 一种薄膜晶体管及其制作方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
US9627414B2 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
CN110190031B (zh) 一种薄膜晶体管基板的制备方法
WO2021031312A1 (zh) 有机发光显示面板及其制备方法
TW201308606A (zh) 薄膜電晶體、畫素結構及其製造方法
CN111554634B (zh) 一种阵列基板的制作方法、阵列基板及显示面板
CN107910301B (zh) 显示基板的制作方法、显示基板及显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
US9659975B2 (en) Fabrication methods of transparent conductive electrode and array substrate
US20180308980A1 (en) Thin film transistor, method for fabricating the same, display substrate and display device
WO2017004939A1 (en) Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
CN107611084B (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
CN111463252B (zh) 一种显示面板及其制备方法、显示装置
US11437519B2 (en) TFT device and manufacturing method of same, TFT array substrate, and display device
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
CN112635495A (zh) 一种阵列基板及其制备方法、显示装置
CN102709329A (zh) 薄膜晶体管及其制造方法
WO2020147216A1 (zh) Tft阵列基板的制备方法及tft阵列基板
US20060180569A1 (en) Method of manufacturing step contact window of flat display panel
CN111584427B (zh) 一种阵列基板的制作方法、阵列基板及显示面板
KR20190126019A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant