TW201308606A - 薄膜電晶體、畫素結構及其製造方法 - Google Patents

薄膜電晶體、畫素結構及其製造方法 Download PDF

Info

Publication number
TW201308606A
TW201308606A TW100129093A TW100129093A TW201308606A TW 201308606 A TW201308606 A TW 201308606A TW 100129093 A TW100129093 A TW 100129093A TW 100129093 A TW100129093 A TW 100129093A TW 201308606 A TW201308606 A TW 201308606A
Authority
TW
Taiwan
Prior art keywords
layer
gate dielectric
gate
drain
oxide semiconductor
Prior art date
Application number
TW100129093A
Other languages
English (en)
Other versions
TWI473273B (zh
Inventor
Chang-Ming Lu
Lun Tsai
Chia-Yu Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW100129093A priority Critical patent/TWI473273B/zh
Priority to US13/303,149 priority patent/US9117915B2/en
Priority to CN201110409121.8A priority patent/CN102496625B/zh
Publication of TW201308606A publication Critical patent/TW201308606A/zh
Application granted granted Critical
Publication of TWI473273B publication Critical patent/TWI473273B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

一種薄膜電晶體，其包括一閘極、一氧化物半導體層、一閘介電層、一源極以及一汲極。閘介電層位於氧化物半導體層與閘極之間，而源極以及汲極分別與氧化物半導體層的不同部分接觸，其中源極與該汲極分別具有一階梯狀側壁，且氧化物半導體層覆蓋部分階梯狀側壁。本申請案另提供一種薄膜電晶體的製造方法。

Description

薄膜電晶體、畫素結構及其製造方法
本申請案是有關於一種薄膜電晶體、畫素結構及其製造方法，且特別是有關於一種具有氧化物半導體層之薄膜電晶體、畫素結構及其製造方法。
隨著科技的進步，體積龐大的陰極射線管(Cathode Ray Tube，CRT)顯示器已經漸漸地走入歷史，因此液晶顯示器(Liquid Crystal Display，LCD)、有機電激發光顯示器、場發射顯示器(Field Emission Display，FED)、電漿顯示器(Plasma Display Panel，PDP)等平面顯示器已成為顯示器之主流，其中又以液晶顯示器最為普及化。
在目前最為普及之薄膜電晶體液晶顯示器(TFT-LCD)中，薄膜電晶體本身的信賴性(reliability)直接影響了薄膜電晶體液晶顯示器的製造良率。是以，如何進一步提升薄膜電晶體的製造良率，實為目前研發的重點之一。
本申請案提供一種薄膜電晶體及其製造方法，以有效改善薄膜電晶體的製造良率。
本申請案另提供一種畫素結構及其製造方法，以有效改善畫素結構的製造良率。
本申請案提供一種薄膜電晶體，其包括一閘極、一氧化物半導體層、一閘介電層、一源極以及一汲極。閘介電層位於氧化物半導體層與閘極之間，而源極以及汲極分別與氧化物半導體層的不同部分接觸，其中源極與汲極分別具有一階梯狀側壁，且氧化物半導體層覆蓋部分階梯狀側壁。
在本申請案之一實施例中，前述之閘極與閘介電層配置於一基板上，閘介電層覆蓋閘極，而源極與汲極配置於閘介電層上，且氧化物半導體層覆蓋部分閘介電層、部分源極以及部分汲極。
在本申請案之一實施例中，前述之氧化物半導體層之材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。
在本申請案之一實施例中，前述之氧化物半導體層之厚度小於源極與汲極之厚度。舉例而言，氧化物半導體層之厚度係介於100A與2000A之間，而源極與汲極之厚度係介於200A與20000A之間。
本申請案另提供一種畫素結構，其包括一薄膜電晶體與一畫素電極。薄膜電晶體包括一閘極、一氧化物半導體層、一閘介電層、一源極以及一汲極。閘介電層位於氧化物半導體層與閘極之間。源極以及汲極分別與氧化物半導體層的不同部分接觸，且源極與汲極分別具有一階梯狀側壁。畫素電極與汲極電性連接，且畫素電極覆蓋部分階梯狀側壁。
在本申請案之一實施例中，前述之閘極與閘介電層配置於一基板上，閘介電層覆蓋閘極，而氧化物半導體層配置於閘介電層上，且源極與汲極覆蓋部分氧化物半導體層與部分閘介電層。
在本申請案之一實施例中，前述之氧化物半導體層與閘介電層配置於一基板上，閘介電層覆蓋氧化物半導體層，而閘極配置於閘介電層上，且源極以及汲極分別與部分氧化物半導體層接觸。
在本申請案之一實施例中，前述之畫素結構可進一步包括一覆蓋閘極與閘介電層之絕緣層，其中閘介電層與絕緣層中具有多個接觸開口，以將部分氧化物半導體層暴露，而源極與汲極透過接觸開口與部分氧化物半導體層接觸。
本申請案提供一種薄膜電晶體的製造方法，其包括下列步驟。首先，於一基板上依序形成一閘極與一閘介電層，其中閘介電層覆蓋閘極。接著，於閘介電層上形成一源極與一汲極，源極與汲極分別具有一階梯狀側壁。之後，於閘介電層上形成一氧化物半導體層，以覆蓋源極與汲極的部分階梯狀側壁，其中源極與汲極分別與氧化物半導體層的不同部分接觸。
在本申請案之一實施例中，形成具有階梯狀側壁之源極與汲極的方法包括下列步驟。首先，於閘介電層上形成一導電材料層。接著，於導電材料層上形成一圖案化光阻層，以將部分導電材料層暴露。之後，以圖案化光阻層為罩幕，移除未被圖案化光阻層覆蓋之部分導電材料層，以於導電材料層中形成一凹陷圖案。接著，移除部分圖案化光阻層，以形成一殘餘圖案化光阻層，其中殘餘圖案化光阻層進一步暴露出原本被圖案化光阻層所覆蓋的部分導電材料層。之後，以殘餘圖案化光阻層為罩幕，移除未被殘餘圖案化光阻層覆蓋之部分導電材料層直到部分閘介電層被暴露出來為止，以形成階梯狀側壁。
在本申請案之一實施例中，形成具有階梯狀側壁之源極與汲極的方法包括下列步驟：(a)於閘介電層上形成一導電材料層；(b)於導電材料層上形成一圖案化光阻層，以將部分導電材料層暴露；(c)以圖案化光阻層為罩幕，移除未被圖案化光阻層覆蓋之部分導電材料層，以於導電材料層中形成一凹陷圖案；(d)移除部分圖案化光阻層，以形成一殘餘圖案化光阻層，其中殘餘圖案化光阻層進一步暴露出原本被圖案化光阻層所覆蓋的部分導電材料層；(e)以殘餘圖案化光阻層為罩幕，移除未被殘餘圖案化光阻層覆蓋之部分導電材料層；以及(f)重複步驟(d)~(e)，直到部分閘介電層被暴露出來為止，以形成階梯狀側壁。
在本申請案之一實施例中，形成具有階梯狀側壁之源極與汲極的方法包括下列步驟：首先，於閘介電層上形成一導電材料層。接著，於導電材料層上形成一半調式圖案化光阻層，以將部分導電材料層暴露，其中半調式圖案化光阻層具有階梯狀側壁。之後，以半調式圖案化光阻層為罩幕，移除未被半調式圖案化光阻層覆蓋之部分導電材料層，直到部分閘介電層被暴露出來為止。
本申請案提供一種畫素結構的製造方法，其包括下列步驟。首先，於一基板上形成一薄膜電晶體，其中薄膜電晶體包括一閘極、一氧化物半導體層、一閘介電層、一源極以及一汲極，閘介電層位於氧化物半導體層與閘極之間，而源極以及汲極分別與氧化物半導體層的不同部分接觸，且源極與汲極分別具有一階梯狀側壁。接著，形成一與汲極電性連接之畫素電極，其中畫素電極覆蓋部分階梯狀側壁。
在本申請案之一實施例中，形成薄膜電晶體的方法包括下列步驟。首先，於基板上依序形成閘極與閘介電層，其中閘介電層覆蓋閘極。接著，於閘介電層上形成氧化物半導體層。之後，於部分氧化物半導體層與部分閘介電層上形成源極與汲極。
在本申請案之一實施例中，形成薄膜電晶體的方法包括下列步驟：首先，於基板上依序形成氧化物半導體層與閘介電層，其中閘介電層覆蓋氧化物半導體層。接著，於閘介電層上形成閘極。之後，於閘極與閘介電層上形成一絕緣層，其中閘介電層與絕緣層中具有多個接觸開口，以將部分氧化物半導體層暴露。接著，於絕緣層上形成源極與汲極，其中源極與汲極透過接觸開口與部分氧化物半導體層接觸。
在本申請案之一實施例中，前述之畫素電極之材質例如為氧化銦鋅或氧化銦錫。
在本申請案中，具有階梯狀側壁之源極與汲極可以有效改善薄膜電晶體與畫素結構的製造良率。
為讓本申請案之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1本申請案之薄膜電晶體的製造流程示意圖。請參照圖1，本申請案之薄膜電晶體的製造方法包括下列步驟S110～S130。首先，於一基板上依序形成一閘極與一閘介電層，其中閘介電層覆蓋閘極(步驟S110)。接著，於閘介電層上形成一源極與一汲極，源極與汲極分別具有一階梯狀側壁(步驟S120)。之後，於閘介電層上形成一氧化物半導體層，以覆蓋源極與汲極的部分階梯狀側壁，其中源極與汲極分別與氧化物半導體層的不同部分接觸(步驟S130)。
以下將透過第一實施例以及第二實施例針對步驟前述之步驟S110～S130進行詳細的描述。
【第一實施例】
圖2A至圖2F為本申請案第一實施例之畫素結構的製造流程剖面示意圖。請參照圖1與圖2A，首先，於基板SUB上依序形成一閘極G與一閘介電層GI，其中閘介電層GI覆蓋閘極G(即步驟S110)。在本實施例中，閘極G例如係透過一道微影蝕刻製程所製成，其材質包括金屬、合金或其他導電材料。此外，閘介電層GI例如係透過化學氣相沈積的方式形成於基板SUB上，以覆蓋住閘極G。在本實施例中，閘介電層GI之材質例如為氧化矽、氮化矽或其他介電材料。
請參照圖2A與圖2E，在完成閘介電層GI(繪示於圖2A)的製作之後，進行具有階梯狀側壁SW1之源極S與具有階梯狀側壁SW2之汲極D之製作(繪示於圖2E)，即步驟S120。
首先，請參照圖2A，於閘介電層GI上形成一導電材料層C。接著，於導電材料層C上形成一圖案化光阻層PR，以將部分導電材料層C暴露。在本實施例中，前述之圖案化光阻層PR係將閘極G上方的部分導電材料層C暴露。此外，圖案化光阻層PR例如係透過曝光顯影的方式形成，本實施例不限定圖案化光阻層PR之材質。
接著請參照圖2B，以圖案化光阻層PR為罩幕，移除未被圖案化光阻層PR覆蓋之部分導電材料層C，以於導電材料層C中形成一凹陷圖案R。在本實施例中，凹陷圖案R的深度小於導電材料層C的厚度。
接著請參照圖2C，移除部分圖案化光阻層PR(繪示於圖2B)，以形成一殘餘圖案化光阻層PR’，其中殘餘圖案化光阻層PR’除了將凹陷圖案R(繪示於圖2B)暴露之外，還會進一步暴露出原本被圖案化光阻層PR(繪示於圖2B)所覆蓋的部分導電材料層C。在本實施例中，移除部分圖案化光阻層PR以形成殘餘圖案化光阻層PR’的方法例如為電漿灰化(plasma ashing)或是其他能夠移除光阻材料的製程。值得注意的是，在以電漿灰化的方式移除部分圖案化光阻層PR的過程中，圖案化光阻層PR的厚度與寬度都會被縮減。換言之，殘餘圖案化光阻層PR’的厚度與寬度皆會小於圖案化光阻層PR(繪示於圖2B)，故可以進一步暴露出原本被圖案化光阻層PR(繪示於圖2B)所覆蓋的部分導電材料層C。
接著請參照圖2D，以殘餘圖案化光阻層PR’為罩幕，移除未被殘餘圖案化光阻層PR’覆蓋之部分導電材料層C，以於導電材料層C中形成一凹陷圖案R’。此時，凹陷圖案R’之深度仍小於導電材料層C的厚度。換言之，凹陷圖案R’尚未將閘介電層GI暴露出來。
接著請參照圖2E，移除部分殘餘圖案化光阻層PR’(繪示於圖2D)，以形成一殘餘圖案化光阻層PR”，其中殘餘圖案化光阻層PR”除了將凹陷圖案R’(繪示於圖2D)暴露之外，還進一步暴露出原本被殘餘圖案化光阻層PR’(繪示於圖2D)所覆蓋的部分導電材料層C。接著，以殘餘圖案化光阻層PR”為罩幕，移除未被殘餘圖案化光阻層PR”覆蓋之部分導電材料層C，以於導電材料層C中形成一凹陷圖案R”。此時，部分閘介電層GI被暴露出來，而導電材料層C(繪示於圖2D)則被圖案化為具有階梯狀側壁SW1之源極S以及具有階梯狀側壁SW2之汲極D。
承上述，在形成源極S與汲極D時，本實施例並不限定必須進行3階段的移除程序(圖2B、圖2D、圖2E)，本實施例亦可僅進行2階段的移除程序或是n階段的移除程序(n4)，以完成源極S與汲極D的製作。
接著請參照圖2F，在形成源極S與汲極D之後，於閘介電層GI上形成一氧化物半導體層SE，以覆蓋源極S的部分階梯狀側壁SW1與汲極D的部分階梯狀側壁SW2，其中源極S與汲極D分別與氧化物半導體層SE的不同部分接觸(即步驟S130)。在本實施例中，氧化物半導體層SE之材質例如為氧化銦鎵鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫或氧化銦錫。在氧化物半導體層SE製作完成之後，本實施例之薄膜電晶體TFT便已製作完成。
參照繼續圖2F，本實施例之薄膜電晶體TFT包括一閘極G、一氧化物半導體層SE、一閘介電層GI、一源極S以及一汲極D。閘介電層GI位於氧化物半導體層SE與閘極G之間，而源極S以及汲極D分別與氧化物半導體層SE的不同部分接觸，其中源極S與汲極D分別具有一階梯狀側壁SW1、SW2，且氧化物半導體層SE覆蓋部分階梯狀側壁SW1、SW2。詳言之，前述之閘極G與閘介電層GI配置於基板SUB上，閘介電層GI覆蓋閘極G，而源極S與汲極D配置於閘介電層GI上，且氧化物半導體層SE覆蓋於部分閘介電層GI、部分源極S以及部分汲極D上。
在本實施例中，氧化物半導體層SE之厚度係小於源極S與汲極D之厚度。舉例而言，氧化物半導體層SE之厚度係介於100A與2000A之間，而源極S與汲極D之厚度係介於2000A與20000A之間。
值得注意的是，此領域具有通常知識者可以進一步在此薄膜電晶體TFT上形成保護層(未繪示)，以增進元件的信賴性。此外，若要將本實施例之薄膜電晶體TFT應用於顯示面板領域中，可進一步製作與汲極D電性連接之畫素電極(未繪示)。
【第二實施例】
圖3A至圖3G為本申請案第二實施例之畫素結構的製造流程剖面示意圖。請參照圖1與圖3A，首先，於基板SUB上依序形成一閘極G與一閘介電層GI，其中閘介電層GI覆蓋閘極G(即步驟S110)。在本實施例中，閘極G例如係透過一道微影蝕刻製程所製成，其材質包括金屬、合金或其他導電材料。此外，閘介電層GI例如係透過化學氣相沈積的方式形成於基板SUB上，以覆蓋住閘極G。在本實施例中，閘介電層GI之材質例如為氧化矽、氮化矽或其他介電材料。
請參照圖3A與圖3F，在完成閘介電層GI(繪示於圖3A)的製作之後，進行具有階梯狀側壁SW1之源極S與具有階梯狀側壁SW2之汲極D之製作(繪示於圖3F)，即步驟S120。
首先，請參照圖3A，於閘介電層GI上形成一導電材料層C。接著，於導電材料層C上形成一半調式圖案化光阻層HTPR，以將部分導電材料層C暴露，其中半調式圖案化光阻層HTPR具有階梯狀側壁SW。在本實施例中，前述半調式之圖案化光阻層HTPR係將閘極G上方的部分導電材料層C暴露。此外，半調式圖案化光阻層HTPR例如係透過半調式光罩搭配曝光顯影的方式所形成，本實施例不限定半調式圖案化光阻層HTPR之材質。
接著請參照圖3B，以半調式圖案化光阻層HTPR為罩幕，移除未被半調式圖案化光阻層HTPR覆蓋之部分導電材料層C，以於導電材料層C中形成一凹陷圖案R。在本實施例中，凹陷圖案R的深度小於導電材料層C的厚度。
接著請參照圖3C，移除部分半調式圖案化光阻層HTPR(繪示於圖3B)，以形成一殘餘半調式圖案化光阻層HTPR’，其中殘餘半調式圖案化光阻層HTPR’除了將凹陷圖案R(繪示於圖3B)暴露之外，還會進一步暴露出原本被半調式圖案化光阻層HTPR(繪示於圖3B)所覆蓋的部分導電材料層C。在本實施例中，移除部分半調式圖案化光阻層HTPR以形成殘餘半調式圖案化光阻層HTPR’的方法例如為電漿灰化(plasma ashing)或是其他能夠移除光阻材料的製程。值得注意的是，在以電漿灰化的方式移除部分半調式圖案化光阻層HTPR的過程中，半調式圖案化光阻層HTPR的厚度與寬度都會被縮減。換言之，殘餘半調式圖案化光阻層HTPR’的厚度與寬度皆會小於圖案化光阻層PR(繪示於圖3B)，故可以進一步暴露出原本被圖案化光阻層PR(繪示於圖3B)所覆蓋的部分導電材料層C。
接著請參照圖3D，以殘餘半調式圖案化光阻層HTPR’為罩幕，移除未被殘餘半調式圖案化光阻層HTPR’覆蓋之部分導電材料層C，以於導電材料層C中形成一凹陷圖案R’。此時，凹陷圖案R’之深度仍小於導電材料層C的厚度。換言之，凹陷圖案R’尚未將閘介電層GI暴露出來。
接著請參照圖3E，移除部分殘餘半調式圖案化光阻層HTPR’(繪示於圖3D)，以形成一殘餘半調式圖案化光阻層HTPR”，其中殘餘半調式圖案化光阻層HTPR”除了將凹陷圖案R’(繪示於圖2D)暴露之外，還進一步暴露出原本被殘餘半調式圖案化光阻層HTPR’(繪示於圖3D)所覆蓋的部分導電材料層C。
接著請參照圖3F，以殘餘半調式圖案化光阻層HTPR”為罩幕，移除未被殘餘半調式圖案化光阻層HTPR”覆蓋之部分導電材料層C，以於導電材料層C中形成一凹陷圖案R”。此時，部分閘介電層GI被暴露出來，而導電材料層C(繪示於圖3E)則被圖案化為具有階梯狀側壁SW1之源極S以及具有階梯狀側壁SW2之汲極D。
值得注意的是，階梯狀側壁SW1與階梯狀側壁SW2的輪廓是由半調式圖案化光阻層HTPR之階梯狀側壁SW所決定，此領域具有通常知識者可以適度地調整階梯狀側壁SW的輪廓，以獲得所需的階梯狀側壁SW1與階梯狀側壁SW2。
接著請參照圖3G，在形成源極S與汲極D之後，於閘介電層GI上形成一氧化物半導體層SE，以覆蓋源極S的部分階梯狀側壁SW1與汲極D的部分階梯狀側壁SW2，其中源極S與汲極D分別與氧化物半導體層SE的不同部分接觸(即步驟S130)。在本實施例中，氧化物半導體層SE之材質例如為氧化銦鎵鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫或氧化銦錫。在氧化物半導體層SE製作完成之後，本實施例之薄膜電晶體TFT便已製作完成。
值得注意的是，此領域具有通常知識者可以進一步在此薄膜電晶體TFT上形成保護層(未繪示)，以增進元件的信賴性。此外，若要將本實施例之薄膜電晶體TFT應用於顯示面板領域中，可進一步製作與汲極D電性連接之畫素電極(未繪示)。
在上述第一、第二實施例之薄膜電晶體TFT中，由於源極S具有階梯狀側壁SW1，且汲極D的具有階梯狀側壁SW2，故覆蓋於階梯狀側壁SW1與階梯狀側壁SW2上的氧化物半導體層SE具有較佳的階梯覆蓋率(step coverage)，不容易發生斷裂的問題。
須特別注意的是，在上述各實施例中，源極S和汲極D的下表面大體均為平坦表面，而其之階梯狀側壁SW1與階梯狀側壁SW2係分別為源極S和汲極D本身具有的，而不是依據其他不平坦之下層結構所間接形成的。
【第三實施例】
圖4為本申請案第三實施例之畫素結構的剖面示意圖。請參照圖4，本實施例之畫素結構P1包括一薄膜電晶體TFT1與一畫素電極PE。薄膜電晶體TFT1包括一閘極G、一氧化物半導體層SE、一閘介電層GI、一源極S以及一汲極D。閘介電層GI位於氧化物半導體層SE與閘極G之間。源極S以及汲極D分別與氧化物半導體層SE的不同部分接觸，且源極S與汲極D分別具有一階梯狀側壁SW1、SW2。畫素電極PE與汲極D電性連接，且畫素電極PE覆蓋汲極D之部分階梯狀側壁SW2。如圖4所示，本實施例之閘極G與閘介電層GI配置於基板SUB上，閘介電層GI覆蓋閘極G，而氧化物半導體層SE配置於閘介電層GI上，且源極S與汲極D覆蓋部分氧化物半導體層SE與部分閘介電層GI。
從圖4可知，本實施例先於基板SUB上製作出薄膜電晶體TFT1之後，才進行畫素電極PE的製作。此外，本實施例之薄膜電晶體TFT1為底閘極型態之薄膜電晶體，而其製作方法例如先於基板SUB上依序形成閘極G與閘介電層GI，再於閘介電層GI上形成氧化物半導體層SE，接著於部分氧化物半導體層SE與部分閘介電層GI上形成源極S與汲極D。
由於源極S具有階梯狀側壁SW1，且汲極D的具有階梯狀側壁SW2，故覆蓋於階梯狀側壁SW1與階梯狀側壁SW2上的畫素電極PE具有較佳的階梯覆蓋率，不容易發生斷裂的問題。
【第四實施例】
圖5為本申請案第四實施例之畫素結構的剖面示意圖。請參照圖4與圖5，本實施例之畫素結構P2與第三實施例之畫素結構P1類似，惟二者主要差異之處在於：本實施例之畫素結構P2中採用頂電極型態的薄膜電晶體TFT2。詳言之，在薄膜電晶體TFT2中，氧化物半導體層SE與閘介電層GI配置於基板SUB上，閘介電層GI覆蓋氧化物半導體層SE，而閘極G配置於閘介電層GI上，且源極S以及汲極D分別與部分氧化物半導體層SE接觸。此外，本實施例之畫素結構P2可進一步包括一覆蓋閘極G與閘介電層GI之絕緣層IN，其中閘介電層GI與絕緣層GI中具有多個接觸開口W，以將部分氧化物半導體層SE暴露，而源極S與汲極D透過接觸開口W與部分氧化物半導體層SE接觸。
從圖5可清楚得知，本實施例之薄膜電晶體TFT2的製作方法例如係先於基板SUB上依序形成氧化物半導體層SE與閘介電層GI，再於閘介電層GI上形成閘極G，接著於閘極G與閘介電層GI上形成一絕緣層IN，並於閘介電層GI與絕緣層IN中形成多個接觸開口W，以將部分氧化物半導體層SE暴露。最後，於絕緣層IN上形成源極S與汲極D，並使源極S與汲極D透過接觸開口W與部分氧化物半導體層SE接觸。
由於源極S具有階梯狀側壁SW1，且汲極D的具有階梯狀側壁SW2，故覆蓋於階梯狀側壁SW1與階梯狀側壁SW2上的畫素電極PE具有較佳的階梯覆蓋率，不容易發生斷裂的問題。
在前述第一、第二、第三、第四實施例中，具有階梯狀側壁之源極與汲極可以有效改善薄膜電晶體與畫素結構的製造良率。
雖然本申請案已以較佳實施例揭露如上，然其並非用以限定本申請案，任何熟習此技藝者，在不脫離本申請案之精神和範圍內，當可作些許之更動與潤飾，因此本申請案之保護範圍當視後附之申請專利範圍所界定者為準。
SUB．．．基板
G．．．閘極
GI．．．閘介電層
C．．．導電材料層
PR．．．圖案化光阻層
PR’、PR”．．．殘餘圖案化光阻層
R、R’、R”．．．凹陷圖案
SW1、SW2、SW．．．階梯狀側壁
S．．．源極
D．．．汲極
SE．．．氧化物半導體層
TFT、TFT1、TFT2．．．薄膜電晶體
HTPR．．．半調式圖案化光阻層
HTPR’、HTPR”．．．半調式殘餘圖案化光阻層
P1、P2．．．畫素結構
PE．．．畫素電極
IN．．．絕緣層
圖1本申請案之薄膜電晶體的製造流程示意圖。
圖2A至圖2F為本申請案第一實施例之畫素結構的製造流程剖面示意圖。
圖3A至圖3G為本申請案第二實施例之畫素結構的製造流程剖面示意圖。
圖4為本申請案第三實施例之畫素結構的剖面示意圖。
圖5為本申請案第四實施例之畫素結構的剖面示意圖。
SUB．．．基板
G．．．閘極
GI．．．閘介電層
SW1、SW2．．．階梯狀側壁
S．．．源極
D．．．汲極
SE．．．氧化物半導體層
TFT．．．薄膜電晶體

Claims (18)

  1. 一種薄膜電晶體，包括：一閘極；一氧化物半導體層；一閘介電層，位於該氧化物半導體層與該閘極之間；以及一源極與一汲極，分別與該氧化物半導體層的不同部分接觸，其中該源極與該汲極分別具有一階梯狀側壁，且該氧化物半導體層覆蓋部分該階梯狀側壁。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中該閘極與該閘介電層配置於一基板上，該閘介電層覆蓋該閘極，而該源極與該汲極配置於該閘介電層上，且該氧化物半導體層覆蓋部分該閘介電層、部分該源極以及部分該汲極。
  3. 如申請專利範圍第1項所述之薄膜電晶體，其中該氧化物半導體層之材質包括氧化銦鎵鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫或氧化銦錫。
  4. 如申請專利範圍第1項所述之薄膜電晶體，其中該氧化物半導體層之厚度小於該源極與該汲極之厚度。
  5. 如申請專利範圍第4項所述之薄膜電晶體，其中該氧化物半導體層之厚度介於100A與2000A之間，而該源極與該汲極之厚度介於2000A與20000A之間。
  6. 一種畫素結構，包括：一薄膜電晶體，包括：一閘極；一氧化物半導體層；一閘介電層，位於該氧化物半導體層與該閘極之間；以及一源極與一汲極，分別與該氧化物半導體層的不同部分接觸，其中該源極與該汲極分別具有一階梯狀側壁；以及一畫素電極，與該汲極電性連接，其中該畫素電極覆蓋部分該階梯狀側壁。
  7. 如申請專利範圍第6項所述之畫素結構，其中該閘極與該閘介電層配置於一基板上，該閘介電層覆蓋該閘極，而該氧化物半導體層配置於該閘介電層上，且該源極與該汲極覆蓋部分該氧化物半導體層與部分該閘介電層。
  8. 如申請專利範圍第6項所述之畫素結構，其中該氧化物半導體層與該閘介電層配置於一基板上，該閘介電層覆蓋該氧化物半導體層，而該閘極配置於該閘介電層上，且該源極與該汲極與部分該氧化物半導體層接觸。
  9. 如申請專利範圍第8項所述之畫素結構，更包括一絕緣層覆蓋該閘極與該閘介電層，其中該閘介電層與該絕緣層中具有多個接觸開口，以將部分該氧化物半導體層暴露，而該源極與該汲極透過該些接觸開口與部分該氧化物半導體層接觸。
  10. 如申請專利範圍第6項所述之畫素結構，氧化物半導體層之材質包括氧化銦鎵鋅、氧化鋅、氧化錫、氧化銦鋅、氧化鎵鋅、氧化鋅錫或氧化銦錫。
  11. 一種薄膜電晶體的製造方法，包括：於一基板上依序形成一閘極與一閘介電層，其中該閘介電層覆蓋該閘極；於該閘介電層上形成一源極與一汲極，其中該源極與該汲極分別具有一階梯狀側壁；以及於該閘介電層上形成一氧化物半導體層，以覆蓋該源極與該汲極的部分該階梯狀側壁，其中該源極與該汲極分別與該氧化物半導體層的不同部分接觸。
  12. 如申請專利範圍第11項所述之薄膜電晶體的製造方法，其中形成具有該階梯狀側壁之該源極與該汲極的方法包括：於該閘介電層上形成一導電材料層；於該導電材料層上形成一圖案化光阻層，以將部分該導電材料層暴露；以該圖案化光阻層為罩幕，移除未被該圖案化光阻層覆蓋之部分該導電材料層，以於該導電材料層中形成一凹陷圖案；移除部分該圖案化光阻層，以形成一殘餘圖案化光阻層，其中該殘餘圖案化光阻層進一步暴露出原本被該圖案化光阻層所覆蓋的部分該導電材料層；以該殘餘圖案化光阻層為罩幕，移除未被該殘餘圖案化光阻層覆蓋之部分該導電材料層直到部分該閘介電層被暴露出來為止，以形成該階梯狀側壁。
  13. 如申請專利範圍第11項所述之薄膜電晶體的製造方法，其中形成具有該階梯狀側壁之該源極與該汲極的方法包括：(a)於該閘介電層上形成一導電材料層；(b)於該導電材料層上形成一圖案化光阻層，以將部分該導電材料層暴露；(c)以該圖案化光阻層為罩幕，移除未被該圖案化光阻層覆蓋之部分該導電材料層，以於該導電材料層中形成一凹陷圖案；(d)移除部分該圖案化光阻層，以形成一殘餘圖案化光阻層，其中該殘餘圖案化光阻層進一步暴露出原本被該圖案化光阻層所覆蓋的部分該導電材料層；(e)以該殘餘圖案化光阻層為罩幕，移除未被該殘餘圖案化光阻層覆蓋之部分該導電材料層；以及(f)重複步驟(d)~(e)至少一次，直到部分該閘介電層被暴露出來為止，以形成該階梯狀側壁。
  14. 如申請專利範圍第11項所述之薄膜電晶體的製造方法，其中形成具有該階梯狀側壁之該源極與該汲極的方法包括：於該閘介電層上形成一導電材料層；於該導電材料層上形成一半調式圖案化光阻層，以將部分該導電材料層暴露，其中該半調式圖案化光阻層具有階梯狀側壁；以及以該半調式圖案化光阻層為罩幕，移除未被該半調式圖案化光阻層覆蓋之部分該導電材料層，直到部分該閘介電層被暴露出來為止。
  15. 一種畫素結構的製造方法，包括：於一基板上形成一薄膜電晶體，其中該薄膜電晶體包括一閘極、一氧化物半導體層、一閘介電層、一源極以及一汲極，該閘介電層位於該氧化物半導體層與該閘極之間，而該源極以及汲極分別與該氧化物半導體層的不同部分接觸，且該源極與該汲極分別具有一階梯狀側壁；以及形成一與該汲極電性連接之畫素電極，其中該畫素電極覆蓋部分該階梯狀側壁。
  16. 如申請專利範圍第15項所述之畫素結構的製造方法，其中形成該薄膜電晶體的方法包括：於該基板上依序形成該閘極與該閘介電層，其中該閘介電層覆蓋該閘極；於該閘介電層上形成該氧化物半導體層；以及於部分該氧化物半導體層與部分該閘介電層上形成該源極與該汲極。
  17. 如申請專利範圍第15項所述之畫素結構的製造方法，其中形成該薄膜電晶體的方法包括：於該基板上依序形成該氧化物半導體層與該閘介電層，其中該閘介電層覆蓋該氧化物半導體層；於該閘介電層上形成該閘極；於該閘極與該閘介電層上形成一絕緣層，其中該閘介電層與該絕緣層中具有多個接觸開口，以將部分該氧化物半導體層暴露；以及於該絕緣層上形成該源極與該汲極，其中該源極與該汲極透過該些接觸開口與部分該氧化物半導體層接觸。
  18. 如申請專利範圍第15項所述之畫素結構的製造方法，其中該畫素電極之材質包括氧化銦鋅或氧化銦錫。
TW100129093A 2011-08-15 2011-08-15 薄膜電晶體、畫素結構及其製造方法 TWI473273B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100129093A TWI473273B (zh) 2011-08-15 2011-08-15 薄膜電晶體、畫素結構及其製造方法
US13/303,149 US9117915B2 (en) 2011-08-15 2011-11-23 Thin film transistor, pixel structure and method for fabricating the same
CN201110409121.8A CN102496625B (zh) 2011-08-15 2011-11-25 薄膜晶体管、画素结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100129093A TWI473273B (zh) 2011-08-15 2011-08-15 薄膜電晶體、畫素結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201308606A true TW201308606A (zh) 2013-02-16
TWI473273B TWI473273B (zh) 2015-02-11

Family

ID=46188428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129093A TWI473273B (zh) 2011-08-15 2011-08-15 薄膜電晶體、畫素結構及其製造方法

Country Status (3)

Country Link
US (1) US9117915B2 (zh)
CN (1) CN102496625B (zh)
TW (1) TWI473273B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202025500A (zh) * 2008-11-07 2020-07-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN103456740B (zh) 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN103715229A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 阵列基板及显示装置
CN104617132B (zh) * 2014-12-31 2017-05-10 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
CN104810376A (zh) 2015-04-29 2015-07-29 京东方科技集团股份有限公司 像素单元、阵列基板及其制作方法、显示面板及显示装置
CN105529274B (zh) * 2016-02-02 2018-10-26 京东方科技集团股份有限公司 薄膜晶体管的制作方法、阵列基板和显示装置
US10756174B2 (en) * 2017-04-26 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-stacked semiconductor nanowires and source/drain spacers
CN109378271B (zh) * 2018-10-22 2021-01-26 京东方科技集团股份有限公司 图案化的金属膜层、薄膜晶体管、显示基板的制备方法
CN110544724A (zh) * 2019-08-13 2019-12-06 福建华佳彩有限公司 一种氧化物晶体管显示结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
JPH04367268A (ja) 1991-06-14 1992-12-18 Nec Corp 薄膜トランジスタアレイ装置
JPH0918006A (ja) 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JP3505016B2 (ja) * 1995-09-27 2004-03-08 大日本印刷株式会社 薄膜トランジスタ基板
KR100269521B1 (ko) 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
TWI237395B (en) 2004-02-27 2005-08-01 Au Optronics Corp Method of fabricating thin film transistor array substrate and stacked thin film structure
KR20060067292A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 수리 방법
TWI298542B (en) * 2006-01-06 2008-07-01 Au Optronics Corp Thin film transistor and method for manufacturing the same
CN100481401C (zh) 2006-05-15 2009-04-22 中华映管股份有限公司 主动元件阵列基板的制造方法
KR101246024B1 (ko) * 2006-07-21 2013-03-26 삼성디스플레이 주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR101198907B1 (ko) * 2006-07-28 2012-11-08 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR101340995B1 (ko) * 2006-12-28 2013-12-13 엘지디스플레이 주식회사 액정표시소자용 박막 트랜지스터
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
CN100587944C (zh) 2007-12-26 2010-02-03 友达光电股份有限公司 像素结构的制作方法
KR101004734B1 (ko) 2008-07-29 2011-01-04 한국전자통신연구원 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법
KR101263726B1 (ko) * 2008-11-07 2013-05-13 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
KR101218090B1 (ko) 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
TWI473273B (zh) 2015-02-11
CN102496625B (zh) 2016-06-22
US20130043464A1 (en) 2013-02-21
CN102496625A (zh) 2012-06-13
US9117915B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
CN108470717B (zh) 阵列基板及其制备方法、显示面板及显示装置
US9923002B2 (en) Method for manufacturing TFT substrate and structure thereof
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US8647934B2 (en) Thin film transistor and fabricating method thereof
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
US20120289006A1 (en) Method of manufacturing poly-silicon tft array substrate
WO2018166190A1 (zh) 阵列基板及其制备方法、显示面板
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
CN108766989B (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
CN108550625B (zh) 一种薄膜晶体管及其制作方法
TWI416736B (zh) 薄膜電晶體及其製造方法
TW201622158A (zh) 薄膜電晶體以及其製作方法
TWI497689B (zh) 半導體元件及其製造方法
US20220020867A1 (en) Manufacturing method of display substrate, display substrate and display device
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
US20210366942A1 (en) Array substrate and manufacturing method thereof
US9269637B2 (en) Thin film transistor substrate
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
KR20130066967A (ko) 어레이 기판의 제조방법