CN110544724A - 一种氧化物晶体管显示结构 - Google Patents

一种氧化物晶体管显示结构 Download PDF

Info

Publication number
CN110544724A
CN110544724A CN201910744601.6A CN201910744601A CN110544724A CN 110544724 A CN110544724 A CN 110544724A CN 201910744601 A CN201910744601 A CN 201910744601A CN 110544724 A CN110544724 A CN 110544724A
Authority
CN
China
Prior art keywords
pattern
oxide semiconductor
oxide
tft
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910744601.6A
Other languages
English (en)
Inventor
李元行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN201910744601.6A priority Critical patent/CN110544724A/zh
Publication of CN110544724A publication Critical patent/CN110544724A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种氧化物晶体管显示结构,在氧化物半导体层SE图案设置有TFT所需的源漏极和沟道区域,其中漏极区域延伸有作为像素电极PE的透明氧化物图案,所述透明氧化物半导体为改性导体化结构,还包括顶公共电极。区别于现有技术,本发明在SE图案设置有TFT所需的源漏极+沟道区域,其中漏极区域有延伸作为像素电极PE图案,对透明氧化物半导体做掺杂or treatment进行改性,实现透明氧化物导体化作为像素电极图案。搭配顶公共电极设计,array基板制程可以减少1‑2道光罩。

Description

一种氧化物晶体管显示结构
技术领域
本发明涉及新的显示晶体管设计,尤其涉及一种能够减少基板所需的制程光罩数,缩减制作成本的氧化物晶体管设计。
背景技术
IGZO是一种含有铟、镓和锌的非晶氧化物,载流子迁移率是非晶硅的20~30倍,可以大大提高TFT对像素电极的充放电速率,提高像素的响应速度,具备更快的面板刷新频率,可实现超高分辨率TFT-LCD。同时,现有的非晶硅生产线只需稍加改动即可兼容IGZO制程,因此在成本方面较低温多晶硅(LTPS)更有竞争力。传统a-Si或IGZO TFT有两种常见结构:ESL(etch stop layer)和BCE(Back channel etch),虽然ESL结构相对BCE结构多了一道ES制程,但因为半导体层IGZO沟道区域未受到SD层刻蚀时的损伤,画素区域TFT电学特性均一性更收敛,是获得高分辨率、高稳定性IGZO显示面板的首选。
由于IGZO TFT器件相对低温多晶硅TFT拥有更优越的Ioff,画素TFT只需要单栅极就可抑制漏电问题,有更利于TFT器件的小型化,实现超高分辨率TFT基板的制作。基于以上优点,氧化物半导体显示面板技术已被多家公司所采用的,并实现量产,例如夏普、中电熊猫和京东方等。而随着国内面板技术能力不断提升,如何缩减制程成本,在供过于求的市场趋势下将越发受关注。
发明内容
因此,需要提供一种新的的氧化物晶体管显示结构,达到改性并减少制程,降低制作成本的技术效果。
为实现上述目的,发明人提供了一种氧化物晶体管显示结构,在氧化物半导体层SE图案设置有TFT所需的源漏极和沟道区域,其中漏极区域延伸有作为像素电极PE的透明氧化物图案,所述透明氧化物半导体为改性导体化结构,还包括顶公共电极。
进一步地,还包括光阻保护层PR,所述光阻保护层设置在氧化物半导体层上。
进一步地,还包括蚀刻保护层ES,所述蚀刻保护层设置在氧化物半导体层上。
区别于现有技术,本发明在SE图案设置有TFT所需的源漏极+沟道区域,其中漏极区域有延伸作为像素电极PE图案,对透明氧化物半导体做掺杂or treatment进行改性,实现透明氧化物导体化作为像素电极图案。搭配顶公共电极设计,array基板制程可以减少1-2道光罩。
附图说明
图1为具体实施方式所述的ESL结构氧化物半导体LCD结构示意图;
图2为具体实施方式所述的BCE结构氧化物半导体LCD结构示意图;
图3为具体实施方式所述的氧化物晶体管结构示意图;
图4为具体实施方式所述的氧化物晶体管制程示意图;
图5为具体实施方式所述的氧化物晶体管结构示意图;
图6为具体实施方式所述的氧化物晶体管结构示意图;
图7为具体实施方式所述的氧化物晶体管结构示意图;
图8为具体实施方式所述的漏极SD技术图案结构示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
图1是现有ESL结构氧化物半导体array基板剖面示意图,其array工艺流程:GE→GI→SE→ES→SD→PV→OC→BC→CH→PE,共计10张mask;现有氧化物半导体LCD液晶由底公共电极与上像素电极产生的电场驱动,其中data信号经由像素TFT传递至漏极区域,再由漏极金属SD传递至像素电极(像素电极一般为透明金属氧化物,例如ITO)。
图2是现有BCE结构氧化物半导体array基板剖面示意图,其array工艺流程:GE→GI→SE(无ES制程)→SD→PV→OC→BC→CH→PE,共计9张mask;相对ESL结构,现有BCE结构氧化物半导体array制程会少了一道ES layer,可减少1张mask,具备成本优势。
图3是本技术提案实施例1的array基板剖面示意图,其中GE至SE制程同现有工艺,但SE图案设置有TFT所需的源漏极+沟道区域,其中漏极区域有延伸作为像素电极PE图案;本技术提案实施例1:在SE图案化后新增透明氧化物半导体(例如IGZO)导电化制程,利用光阻PR保护TFT沟道区域,再利用掺杂或treatment方法使得无PR保护区域SE图案导体化,在本领域中,掺杂:采用离子注入方式,将Al、In、Ga等离子注入氧化物半导体,由于金属离子的注入,可以增加透明氧化物薄膜内部多数载流子数量,提升多数载流子迁移率,从而降低电阻率实现导体化;多数氧化物半导体的多数载流子为电子,且电子的传输能力要强于空穴,因此一般会往氧化物半导体中掺杂金属离子做施主,增加材料中的电子浓度,实现电阻率的降低。
Treatment(处理):为一种处理方式,一般采用等离子体做表面处理,例如N2O、O2、H2等,增加氧化物半导体的氧空穴或者可移动电子,使膜层电阻率下降,增强导电特性。
其中漏极区域导体化图案作为像素电极PE;该架构array制程:GE→GI→SE(2张mask)→ES→SD→PV→UC(上公共电极),共计8张mask,相对于现有的较现有ESL工艺减少2张mask。这种氧化物晶体管显示结构,在氧化物半导体层SE图案设置有TFT所需的源漏极和沟道区域,其中漏极区域延伸有作为像素电极PE的透明氧化物图案,所述透明氧化物半导体为改性导体化结构,还包括顶公共电极。
图4是本技术提案实施例1array基板制程中个别步骤俯视图及final制程剖面图。
进一步地,还包括蚀刻保护层ES,所述蚀刻保护层设置在氧化物半导体层上。图5是本技术提案实施例2:在ES图案化后新增透明氧化物半导体(例如IGZO)导电化制程,利用ES层图案保护TFT沟道区域,利用掺杂或treatment方法使得无ES保护区域SE图案导体化,其中漏极区域导体化图案作为像素电极PE;该架构array制程:GE→GI→SE→ES(+新增导体化制程)→SD→PV→UC(上公共电极),共计7张mask(较现有ESL工艺减少3张mask)。
进一步地,还包括光阻保护层PR,所述光阻保护层设置在氧化物半导体层上。图6是本技术提案实施例3:在SE图案化后新增透明氧化物半导体(例如IGZO)导电化制程,利用光阻PR保护TFT沟道区域,利用掺杂或treatment方法使得无PR保护区域SE图案导体化,其中漏极区域导体化图案作为像素电极PE;该架构array制程:GE→GI→SE(2张mask)→SD→PV→UC(上公共电极),共计7张mask(较现有BCE工艺减少2张mask)。
图7是本技术提案实施例4:在SD图案化后新增透明氧化物半导体(例如IGZO)导电化制程,利用光阻PR保护TFT沟道区域,利用掺杂或treatment方法使得无PR保护区域SE图案导体化,其中漏极区域导体化图案作为像素电极PE;该架构array制程:GE→GI→SE→SD(2张mask)→PV→UC(上公共电极),共计7张mask(较现有BCE工艺减少2张mask)。
图8是本技术提案4个实施例中,漏极区域可选设置/不设置SD技术图案。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。

Claims (3)

1.一种氧化物晶体管显示结构,其特征在于,在氧化物半导体层SE图案设置有TFT所需的源漏极和沟道区域,其中漏极区域延伸有作为像素电极PE的透明氧化物图案,所述透明氧化物半导体为改性导体化结构,还包括顶公共电极。
2.根据权利要求1所述的氧化物晶体管显示结构,其特征在于,还包括光阻保护层PR,所述光阻保护层设置在氧化物半导体层上。
3.根据权利要求1所述的氧化物晶体管显示结构,其特征在于,还包括蚀刻保护层ES,所述蚀刻保护层设置在氧化物半导体层上。
CN201910744601.6A 2019-08-13 2019-08-13 一种氧化物晶体管显示结构 Pending CN110544724A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910744601.6A CN110544724A (zh) 2019-08-13 2019-08-13 一种氧化物晶体管显示结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910744601.6A CN110544724A (zh) 2019-08-13 2019-08-13 一种氧化物晶体管显示结构

Publications (1)

Publication Number Publication Date
CN110544724A true CN110544724A (zh) 2019-12-06

Family

ID=68711368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910744601.6A Pending CN110544724A (zh) 2019-08-13 2019-08-13 一种氧化物晶体管显示结构

Country Status (1)

Country Link
CN (1) CN110544724A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111045266A (zh) * 2019-12-31 2020-04-21 成都中电熊猫显示科技有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496625A (zh) * 2011-08-15 2012-06-13 友达光电股份有限公司 薄膜晶体管、画素结构及其制造方法
CN104900654A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN106024706A (zh) * 2016-06-22 2016-10-12 深圳市华星光电技术有限公司 阵列基板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496625A (zh) * 2011-08-15 2012-06-13 友达光电股份有限公司 薄膜晶体管、画素结构及其制造方法
CN104900654A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN106024706A (zh) * 2016-06-22 2016-10-12 深圳市华星光电技术有限公司 阵列基板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111045266A (zh) * 2019-12-31 2020-04-21 成都中电熊猫显示科技有限公司 阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
US11682562B2 (en) Method for manufacturing semiconductor device
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN107507841B (zh) 阵列基板及其制作方法、显示装置
US9391213B2 (en) Thin film transistor and display device using the same
US10050151B2 (en) Dual-gate TFT array substrate and manufacturing method thereof, and display device
CN107978607B (zh) 背沟道蚀刻型氧化物半导体tft基板的制作方法
WO2019061813A1 (zh) Esl型tft基板及其制作方法
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
US20220399381A1 (en) Thin film transistor array substrate and display device
CN108447822A (zh) Ltps tft基板的制作方法
US8748222B2 (en) Method for forming oxide thin film transistor
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
WO2016026178A1 (zh) 氧化物半导体tft基板的制作方法及其结构
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
US10629746B2 (en) Array substrate and manufacturing method thereof
US10714514B2 (en) Back-channel-etched TFT substrate
CN109616479A (zh) Ltps tft基板的制作方法
CN104576746B (zh) 主动元件及其制作方法
CN110544724A (zh) 一种氧化物晶体管显示结构
CN105280552B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
US11289513B2 (en) Thin film transistor and method for fabricating the same, array substrate and display device
CN103700705A (zh) 一种igzo电晶体结构及其制造方法、显示面板
CN111180396A (zh) 一种氧化物半导体基板结构及制作方法
CN102522337A (zh) 一种顶栅氧化锌薄膜晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191206

WD01 Invention patent application deemed withdrawn after publication