CN109616479A - Ltps tft基板的制作方法 - Google Patents
Ltps tft基板的制作方法 Download PDFInfo
- Publication number
- CN109616479A CN109616479A CN201811551316.4A CN201811551316A CN109616479A CN 109616479 A CN109616479 A CN 109616479A CN 201811551316 A CN201811551316 A CN 201811551316A CN 109616479 A CN109616479 A CN 109616479A
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- ion
- polysilicon active
- heavy doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 95
- 229920005591 polysilicon Polymers 0.000 claims abstract description 90
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- -1 phosphonium ion Chemical class 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000004313 glare Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 25
- 238000012545 processing Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 147
- 238000010586 diagram Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 229920001621 AMOLED Polymers 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明提供一种LTPS TFT基板的制作方法，先在衬底基板上依次形成多晶硅有源层、栅极绝缘层及栅极，然后制作重掺杂光阻图案并以重掺杂光阻图案为遮蔽层对所述多晶硅有源层进行离子重掺杂，最后以栅极为遮蔽层对所述多晶硅有源层进行离子轻掺杂，通过将重掺杂制程调整到栅极制程之后，从而在进行重掺杂时可以以栅极作为参照物进行对位，避免了传统技术需要两次与多晶硅有源层进行对位来进行重掺杂和制作栅极所造成的对位偏移程度过大，可有效提高LDD结构的尺寸精度，有利于提高器件特性，相较于传统技术更为稳定可靠，并进一步通过栅极绝缘层薄化工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层的厚度，可以有效提高离子注入效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种LTPS TFT基板的制作方法。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。通常阵列基板上薄膜晶体管的结构又包括层叠设置于衬底基板上的栅极、栅极绝缘层、有源层、源漏极、及绝缘保护层。
其中，低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管与传统非晶硅(A-Si)薄膜晶体管相比，虽然制作工艺复杂，但因其具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的LCD和AMOLED显示面板的制作，低温多晶硅被视为实现低成本全彩平板显示的重要材料。
热载流子效应是金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件的一个重要失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。在LTPS阵列技术中，为了有效抑制器件的热载流子效应，提高器件工作的稳定性及改善器件在负偏置条件下的漏电流，现有的LTPS TFT制作工艺通常采取轻掺杂漏区(Lightly DopedDrain，LDD)方式，即是在多晶硅(Poly-Si)沟道中靠近源漏极的附近设置一个低掺杂的区域，让该低掺杂的区域也承受部分分压，才能保证器件特性。
现有技术是通过光罩分别对多晶硅进行重掺杂和轻掺杂的离子注入形成LDD结构，以N型MOS(NMOS)器件为例，制作LTPS阵列基板的过程包括如下步骤：
步骤S10、如图1所示，在基板100上依次形成缓冲层200和多晶硅有源层300；
步骤S20、如图2所示，在所述多晶硅有源层300上涂覆光阻，并通过一道光罩经曝光显影处理形成第一光阻图案980，以所述第一光阻图案980为遮蔽层，向多晶硅有源层300两端植入高剂量的N型离子(磷离子P+，1x1014～1x1015ions/cm2)，形成重掺杂区(N+)310；
步骤S30、如图3所示，去除所述第一光阻图案980，在所述缓冲层200上沉积形成覆盖多晶硅有源层300的栅极绝缘层400，在所述栅极绝缘层400上沉积第一金属层，在第一金属层上形成第二光阻图案990，以所述第二光阻图案990为遮蔽层，对第一金属层进行蚀刻，在对应多晶硅有源层300欲形成沟道区的上方形成栅极500；
步骤S40、如图4所示，以所述栅极500为遮蔽层，向多晶硅有源层300两端植入低剂量的N型离子(P+，1x1012～1x1013ions/cm2)，形成沟道区320以及沟道区320和重掺杂区310之间的轻掺杂区(N-)330。
上述制作LTPS阵列基板的方法，通过光罩形成的第一光阻图案980在多晶硅有源层300上先掺杂形成重掺杂区310，然后再通过栅极500自对准进行轻掺杂区330掺杂形成LDD结构，那么在进行重掺杂和制作栅极500时需先后两次以多晶硅有源层300作为参照物(Mark)进行对位，如图5-6所示，由于对位偏差，假如在进行重掺杂时由光罩形成第一光阻图案980相对于多晶硅有源层300向左偏移，而形成的栅极500相对于多晶硅有源层300向右偏移，此时，重掺杂区310相对于栅极500的位置偏差程度加大，进而就会导致LDD结构在多晶硅有源层300两端的极度不对称。
因此，传统LTPS阵列基板的制作方法，由于需两次与多晶硅有源层进行对位，从而加大了整个LDD结构的偏差程度，很难做到有源层两端LDD区对称，而LDD区的长度及对位精度关系到轻掺杂横向与纵深的浓度分布，决定了漏电流的多少及器件的稳定性，LDD区不对称会导致器件特性变差，影响产品品质。
如何能有效的降低LTPS阵列基板的制作周期，提升产品的良率，有效提升产品生产产能，降低成本，是目前面板设计行业关注的重点，也是增加公司市场竞争力的有效途径。
发明内容
本发明的目的在于提供一种LTPS TFT基板的制作方法，能够减小对位偏差，提高LDD结构的尺寸精度，有利于提高器件特性。
为实现上述目的，本发明提供一种LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上形成多晶硅有源层；
步骤S2、在所述缓冲层上形成覆盖多晶硅有源层的栅极绝缘层，在所述栅极绝缘层上形成栅极金属层；
步骤S3、在所述栅极金属层上形成光阻层，以光阻层为遮蔽层对栅极金属层进行蚀刻，得到对应位于多晶硅有源层中部上方的栅极，然后对所述栅极绝缘层进行蚀刻，以减薄多晶硅有源层两端上方栅极绝缘层的厚度，去除所述光阻层；
步骤S4、在所述栅极绝缘层及栅极上形成重掺杂光阻图案，以所述重掺杂光阻图案为遮蔽层，对所述多晶硅有源层进行离子重掺杂，形成多晶硅有源层两端的源漏极接触区，然后去除所述重掺杂光阻图案；
步骤S5、以所述栅极为遮蔽层，对所述多晶硅有源层进行离子轻掺杂，得到多晶硅有源层中部的对应位于所述栅极下方的沟道区以及位于所述源漏极接触区和沟道区之间的LDD区。
所述步骤S3中，对所述栅极绝缘层的蚀刻深度为
所述步骤S2中，形成的栅极绝缘层的厚度为
所述步骤S4中，对所述多晶硅有源层进行离子重掺杂时的掺杂离子浓度为1x1013-1x1015ions/cm2。
所述步骤S5中，对所述多晶硅有源层进行离子轻掺杂时的掺杂离子浓度为1x1012-1x1014ions/cm2。
所述步骤S4中，对所述多晶硅有源层进行的离子重掺杂为N型离子重掺杂，所掺入的离子为磷离子；
所述步骤S5中，对所述多晶硅有源层进行的离子轻掺杂为N型离子轻掺杂，所掺入的离子为磷离子。
所述步骤S4中，对所述多晶硅有源层进行的离子重掺杂为P型离子重掺杂，所掺入的离子为硼离子；
所述步骤S5中，对所述多晶硅有源层进行的离子轻掺杂为P型离子轻掺杂，所掺入的离子为硼离子。
所述步骤S1还包括在图案化形成多晶硅有源层之后，对所述多晶硅有源层进行沟道掺杂。
所述步骤S1中，对所述多晶硅有源层进行沟道掺杂时的掺杂离子浓度为1x1011-1x1013ions/cm2。
所述步骤S1还包括在形成所述缓冲层之前，在所述衬底基板上形成对应位于多晶硅有源层下方的遮光块。
本发明的有益效果：本发明的LTPS TFT基板的制作方法，先在衬底基板上依次形成多晶硅有源层、栅极绝缘层及栅极，然后制作重掺杂光阻图案并以重掺杂光阻图案为遮蔽层对所述多晶硅有源层进行离子重掺杂，最后以栅极为遮蔽层对所述多晶硅有源层进行离子轻掺杂，通过将重掺杂制程调整到栅极制程之后，从而在进行重掺杂时可以以栅极作为参照物进行对位，避免了传统技术需要两次与多晶硅有源层进行对位来进行重掺杂和制作栅极所造成的对位偏移程度过大，可有效提高LDD结构的尺寸精度，有利于提高器件特性，相较于传统技术更为稳定可靠，并进一步通过栅极绝缘层薄化(GILoss)工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层的厚度，可以有效提高离子注入效率。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为采用现有技术制作LTPS TFT基板的步骤S10的示意图；
图2为采用现有技术制作LTPS TFT基板的步骤S20的示意图；
图3为采用现有技术制作LTPS TFT基板的步骤S30的示意图；
图4为采用现有技术制作LTPS TFT基板的步骤S40的示意图；
图5为采用现有技术制作LTPS TFT基板时产生LDD结构不对称现象的俯视示意图；
图6为采用现有技术制作LTPS TFT基板时产生LDD结构不对称现象的剖视示意图；
图7为本发明的LTPS TFT基板的制作方法的流程示意图；
图8为本发明的LTPS TFT基板的制作方法的步骤S1的示意图；
图9为本发明的LTPS TFT基板的制作方法的步骤S2的示意图；
图10-12为本发明的LTPS TFT基板的制作方法的步骤S3的示意图；
图13为本发明的LTPS TFT基板的制作方法的步骤S4的示意图；
图14为本发明的LTPS TFT基板的制作方法的步骤S5的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图7，本发明提供一种LTPS TFT基板的制作方法，包括如下步骤：
步骤S1、如图8所示，提供衬底基板10，在所述衬底基板10上依次形成遮光块60及覆盖遮光块60的缓冲层20，在所述缓冲层20上形成多晶硅材料层并对多晶硅材料层进行图案化，得到多晶硅有源层30；然后对多晶硅有源层30进行沟道掺杂。
具体地，所述步骤S1中，对所述多晶硅有源层30进行沟道掺杂时的掺杂离子浓度为1x1011-1x1013ions/cm2。
具体地，所述步骤S1中，所述多晶硅层的制作过程为：在所述缓冲层20上沉积非晶硅材料，采用低温结晶工艺将所述非晶硅材料转化为多晶硅材料，所述低温结晶工艺为固相晶化、准分子激光晶化、快速热退火、或金属横向诱导法。
步骤S2、如图9所示，在所述缓冲层20上形成覆盖多晶硅有源层30的栅极绝缘层40，在所述栅极绝缘层40上沉积形成栅极金属层50。
具体地，所述栅极绝缘层40为氧化硅层、氮化硅层或两者的组合。
具体地，所述步骤S2中形成的栅极绝缘层40的厚度为
步骤S3、如图10-12所示，在所述栅极金属层50上涂布光阻，经曝光、显影后得到对应于所述多晶硅有源层30中部上方的光阻层90，以所述光阻层90为遮蔽层，对所述栅极金属层50进行蚀刻形成位于多晶硅有源层30中部上方的栅极55；然后接着以所述光阻层90和栅极55为遮蔽层，继续对栅极绝缘层40继续进行蚀刻，以减薄多晶硅有源层30两端上方即后续用于对多晶硅有源层30进行掺杂区域上方的栅极绝缘层40的厚度；使得栅极绝缘层40在多晶硅有源层30上形成“凸”字形结构，剥离去除光阻层90。即在蚀刻形成栅极55时进行栅极绝缘层薄化(GILoss)工艺，保证在栅极制程后进行重离子掺杂的可行性。
具体地，所述步骤S3中对所述栅极绝缘层40的蚀刻深度为可以有效提高后续重掺杂的离子注入效率。
步骤S4、如图13所示，在所述栅极绝缘层40及栅极55上形成重掺杂光阻图案80，以所述重掺杂光阻图案80为遮蔽层，对所述多晶硅有源层30进行离子重掺杂，形成多晶硅有源层30两端的源漏极接触区31，然后去除所述重掺杂光阻图案80。
具体地，所述步骤S5中，对所述多晶硅有源层30进行离子重掺杂时的掺杂离子浓度为1x1013-1x1015ions/cm2。
步骤S5、如图14所示，以所述栅极55为遮蔽层，对所述多晶硅有源层30进行离子轻掺杂，得到多晶硅有源层30中部的对应位于所述栅极50下方的沟道区32以及位于所述源漏极接触区31和沟道区32之间的LDD区33。即在重掺杂制程后，接着进行轻掺杂制程，从而避免了工艺变更所造成离子注入(Implant，IMP)机台的额外加载使用(loading)。
具体地，所述步骤S5中，对所述多晶硅有源层30进行离子轻掺杂时的掺杂离子浓度低于对所述多晶硅有源层30进行离子重掺杂时的掺杂离子浓度，具体为1x1012-1x1014ions/cm2。
具体地，本发明的LTPS TFT基板的制作方法同时适用于NMOS型和PMOS型LTPS TFT基板，以NMOS型LTPS TFT基板为例，对所述多晶硅有源层30进行的沟道掺杂、离子重掺杂、离子轻掺杂为均N型离子掺杂，所掺入的离子为磷(P)离子或其他N型元素离子。同理，对于PMOS型LTPS TFT基板为例，对所述多晶硅有源层30进行的沟道掺杂、离子重掺杂、离子轻掺杂为均P型离子掺杂，所掺入的离子为硼(B)离子或其他P型元素离子。
本发明的LTPS TFT基板的制作方法，先在衬底基板上依次形成多晶硅有源层30、栅极绝缘层40及栅极55，然后对所述多晶硅有源层30进行离子重掺杂，最后以栅极55为遮蔽层对所述多晶硅有源层30进行离子轻掺杂，通过将重掺杂制程调整到栅极制程之后，从而在制作栅极55时以多晶硅有源层30为参照物进行对位，而在进行重掺杂时可以以栅极55作为参照物进行对位，避免了传统技术需要两次与多晶硅有源层进行对位来进行重掺杂和制作栅极所造成的对位偏移程度过大，进而可有效提高LDD结构的尺寸精度，有利于提高器件特性，相较于传统技术更为稳定可靠，并进一步通过栅极绝缘层薄化(GILoss)工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层40的厚度，可以有效提高离子注入效率。
对于多晶硅有源层30的离子重掺杂和离子轻掺杂均不需要光罩，而全是通过栅极金属层50自对准来进行掺杂的，这就保证多晶硅有源层30两端的LDD结构是对称的，使得器件更稳定，同时通过对栅极绝缘层40进行一次蚀刻处理，使得栅极绝缘层40在对应重掺杂区域即源漏极接触区31的部分与对应沟道区32和LDD区33的部分厚度不同，通过减薄对应于重掺杂区域上方的栅极绝缘层40的厚度，可提高离子注入效率，保证掺杂离子有效注入到目标位置，提高TFT器件的电学特性。
综上所述，本发明的LTPS TFT基板的制作方法，先在衬底基板上依次形成多晶硅有源层、栅极绝缘层及栅极，然后制作重掺杂光阻图案并以重掺杂光阻图案为遮蔽层对所述多晶硅有源层进行离子重掺杂，最后以栅极为遮蔽层对所述多晶硅有源层进行离子轻掺杂，通过将重掺杂制程调整到栅极制程之后，从而在进行重掺杂时可以以栅极作为参照物进行对位，避免了传统技术需要两次与多晶硅有源层进行对位来进行重掺杂和制作栅极所造成的对位偏移程度过大，可有效提高LDD结构的尺寸精度，有利于提高器件特性，相较于传统技术更为稳定可靠，并进一步通过栅极绝缘层薄化(GILoss)工艺，减薄对应于多晶硅有源层重掺杂区域上方的栅极绝缘层的厚度，可以有效提高离子注入效率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种LTPS TFT基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供衬底基板(10)，在所述衬底基板(10)上形成缓冲层(20)，在所述缓冲层(20)上形成多晶硅有源层(30)；
步骤S2、在所述缓冲层(20)上形成覆盖多晶硅有源层(30)的栅极绝缘层(40)，在所述栅极绝缘层(40)上形成栅极金属层(50)；
步骤S3、在所述栅极金属层(50)上形成光阻层(90)，以光阻层(90)为遮蔽层对栅极金属层(50)进行蚀刻，得到对应位于多晶硅有源层(30)中部上方的栅极(55)，然后对所述栅极绝缘层(40)进行蚀刻，以减薄多晶硅有源层(30)两端上方栅极绝缘层(40)的厚度，去除所述光阻层(90)；
步骤S4、在所述栅极绝缘层(40)及栅极(55)上形成重掺杂光阻图案(80)，以所述重掺杂光阻图案(80)为遮蔽层，对所述多晶硅有源层(30)进行离子重掺杂，形成多晶硅有源层(30)两端的源漏极接触区(31)，去除所述重掺杂光阻图案(80)；
步骤S5、以所述栅极(55)为遮蔽层，对所述多晶硅有源层(30)进行离子轻掺杂，得到多晶硅有源层(30)中部的对应位于所述栅极(50)下方的沟道区(32)以及位于所述源漏极接触区(31)和沟道区(32)之间的LDD区(33)。
2.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S3中，对所述栅极绝缘层(40)的蚀刻深度为
3.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S2中，形成的栅极绝缘层(40)的厚度为
4.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中，对所述多晶硅有源层(30)进行离子重掺杂时的掺杂离子浓度为1x1013-1x1015ions/cm2。
5.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S5中，对所述多晶硅有源层(30)进行离子轻掺杂时的掺杂离子浓度为1x1012-1x1014ions/cm2。
6.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中，对所述多晶硅有源层(30)进行的离子重掺杂为N型离子重掺杂，所掺入的离子为磷离子；
所述步骤S5中，对所述多晶硅有源层(30)进行的离子轻掺杂为N型离子轻掺杂，所掺入的离子为磷离子。
7.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S4中，对所述多晶硅有源层(30)进行的离子重掺杂为P型离子重掺杂，所掺入的离子为硼离子；
所述步骤S5中，对所述多晶硅有源层(30)进行的离子轻掺杂为P型离子轻掺杂，所掺入的离子为硼离子。
8.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1还包括在图案化形成多晶硅有源层(30)之后，对所述多晶硅有源层(30)进行沟道掺杂。
9.如权利要求8所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1中，对所述多晶硅有源层(30)进行沟道掺杂时的掺杂离子浓度为1x1011-1x1013ions/cm2。
10.如权利要求1所述的LTPS TFT基板的制作方法，其特征在于，所述步骤S1还包括在形成所述缓冲层(20)之前，在所述基板(10)上形成对应位于多晶硅有源层(30)下方的遮光块(60)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811551316.4A CN109616479A (zh) | 2018-12-18 | 2018-12-18 | Ltps tft基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811551316.4A CN109616479A (zh) | 2018-12-18 | 2018-12-18 | Ltps tft基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109616479A true CN109616479A (zh) | 2019-04-12 |
Family
ID=66009903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811551316.4A Pending CN109616479A (zh) | 2018-12-18 | 2018-12-18 | Ltps tft基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109616479A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379821A (zh) * | 2019-07-18 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| CN110534532A (zh) * | 2019-09-04 | 2019-12-03 | 友达光电（昆山）有限公司 | 显示面板及其制造方法 |
| WO2021088912A1 (zh) * | 2019-11-06 | 2021-05-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236904A (zh) * | 2008-02-29 | 2008-08-06 | 上海广电光电子有限公司 | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN104517896A (zh) * | 2014-12-12 | 2015-04-15 | 深圳市华星光电技术有限公司 | 一种阵列基板的掺杂方法及制造设备 |
| CN105762081A (zh) * | 2016-05-17 | 2016-07-13 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的制作方法 |
| CN108447822A (zh) * | 2018-05-18 | 2018-08-24 | 武汉华星光电技术有限公司 | Ltps tft基板的制作方法 |
-
2018
- 2018-12-18 CN CN201811551316.4A patent/CN109616479A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236904A (zh) * | 2008-02-29 | 2008-08-06 | 上海广电光电子有限公司 | 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法 |
| CN103794566A (zh) * | 2014-01-17 | 2014-05-14 | 深圳市华星光电技术有限公司 | 一种显示面板制作方法 |
| CN104517896A (zh) * | 2014-12-12 | 2015-04-15 | 深圳市华星光电技术有限公司 | 一种阵列基板的掺杂方法及制造设备 |
| CN105762081A (zh) * | 2016-05-17 | 2016-07-13 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的制作方法 |
| CN108447822A (zh) * | 2018-05-18 | 2018-08-24 | 武汉华星光电技术有限公司 | Ltps tft基板的制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379821A (zh) * | 2019-07-18 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| CN110534532A (zh) * | 2019-09-04 | 2019-12-03 | 友达光电（昆山）有限公司 | 显示面板及其制造方法 |
| CN110534532B (zh) * | 2019-09-04 | 2022-03-04 | 友达光电（昆山）有限公司 | 显示面板及其制造方法 |
| WO2021088912A1 (zh) * | 2019-11-06 | 2021-05-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板 |
| US11699761B2 (en) | 2019-11-06 | 2023-07-11 | Beijing Boe Technology Development Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| WO2017092142A1 (zh) | 低温多晶硅tft基板的制作方法 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| WO2016101719A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN105097675A (zh) | 阵列基板及其制备方法 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN105390443B (zh) | Tft基板的制作方法 | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| WO2019200824A1 (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| US20210408063A1 (en) | Array substrate and method of manufacturing same | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| US10957721B1 (en) | Manufacturing method for CMOS LTPS TFT substrate | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US10957606B2 (en) | Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN106653695B (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
| WO2020187237A1 (zh) | 薄膜晶体管及其制备方法和显示装置 | |
| CN109545689B (zh) | 主动开关及其制作方法、显示装置 | |
| CN107910378B (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190412 |