CN110534532A - 显示面板及其制造方法 - Google Patents

显示面板及其制造方法 Download PDF

Info

Publication number
CN110534532A
CN110534532A CN201910831105.4A CN201910831105A CN110534532A CN 110534532 A CN110534532 A CN 110534532A CN 201910831105 A CN201910831105 A CN 201910831105A CN 110534532 A CN110534532 A CN 110534532A
Authority
CN
China
Prior art keywords
layer
light shield
light
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910831105.4A
Other languages
English (en)
Other versions
CN110534532B (zh
Inventor
刘少伟
塗俊达
林富良
何子维
李曼曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Youda Photoelectric (kunshan) Co Ltd
AU Optronics Kunshan Co Ltd
AU Optronics Corp
Original Assignee
Youda Photoelectric (kunshan) Co Ltd
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Youda Photoelectric (kunshan) Co Ltd, AU Optronics Corp filed Critical Youda Photoelectric (kunshan) Co Ltd
Priority to CN201910831105.4A priority Critical patent/CN110534532B/zh
Priority to TW108138709A priority patent/TWI766198B/zh
Publication of CN110534532A publication Critical patent/CN110534532A/zh
Application granted granted Critical
Publication of CN110534532B publication Critical patent/CN110534532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示面板及其制造方法。该制造方法包括提供一基板；形成一第一图案化遮光层；设置一缓冲层；形成一图案化半导体层；设置一第一绝缘层；形成一第一图案化金属层；以所述第一图案化金属层为掩模而进行一第一离子浓度注入，形成一轻掺杂区与一沟道区于所述半导体层；设置一遮光材料层于所述第一图案化金属层上，且图案化所述遮光材料层以形成一图案化遮光材料层；以及以所述图案化遮光材料层为掩模而进行一第二离子浓度注入，形成一重掺杂区于所述半导体层。

Description

显示面板及其制造方法
技术领域
本发明是有关于一种显示面板及其制造方法，且特别是有关于一种具有低浓度掺杂区域薄膜晶体管的显示面板及其制造方法。
背景技术
随着科技的发展，显示装置被广泛应用在许多电子产品上，如手机、平板电脑、手表等。为了提高显示质量，大尺寸、高解析度、高亮度的低温多晶硅薄膜晶体管显示面板应运而生。
现有的低温多晶硅薄膜晶体管显示面板，一般在进行低浓度离子掺杂形成低浓度掺杂区域(LDD lightly doped drain)时，通常采用如下两种方法：1、使用栅极金属层作为掩模进行高浓度掺杂，再对栅极金属层进行二次蚀刻，进一步缩减栅极金属层的线宽，以栅极金属层作为掩模进行低浓度掺杂，形成低浓度掺杂区域；2、使用专用的光罩制作掩模层从而定义高浓度掺杂区域，去除掩模层后，使用栅极金属层作为掩模进行低浓度掺杂，形成低浓度掺杂区域。上述的第一种方法会对所有的栅极金属层造成影响，设计时需对所有的栅极金属层走线都要进行加粗以防止断线，使得数据及移位寄存器扇出部分走线的线宽和线距所占空间增大，越来越难以实现客户未来更窄边框的要求，严重影响产品竞争力，而且二次蚀刻使得对于有不同图形密度的栅极金属层有不同的蚀刻速率，因此需要针对不同部位进行分区补偿，降低了出图效率且增加了出错概率；第二种方法需要额外增加一层光罩，成本较高。
因此，如何能在不增加专用光罩的基础上，形成低浓度掺杂区域，且避免因使用二次蚀刻而带来的弊端，增加产品竞争力。实为需要解决的问题之一。
发明内容
为解决上述问题，本发明提供一种显示面板及其制造方法，可以利用显示面板制作流程中其他层别的光罩，定义薄膜晶体管中的低浓度掺杂区域，获得更小线宽和/或线距的栅极金属层，增加薄膜晶体管对侧向光和正向光的光漏电保护，简化出图流程，提高效率，降低出错概率。
本发明一实施例的显示面板的制造方法，包括提供一基板；形成一第一遮光层于所述基板，且图案化所述第一遮光层，以形成一第一图案化遮光层；设置一缓冲层于所述基板，且所述缓冲层覆盖所述第一图案化遮光层；形成一半导体层于所述缓冲层，且图案化所述半导体层，以形成一图案化半导体层；设置一第一绝缘层于所述基板，且所述第一绝缘层覆盖所述图案化半导体层；设置一第一金属层于所述第一绝缘层，且图案化所述第一金属层，以形成一第一图案化金属层；以所述第一图案化金属层为掩模而进行一第一离子浓度注入，形成一轻掺杂区与一沟道区于所述半导体层；设置一遮光材料层于所述第一图案化金属层上，且图案化所述遮光材料层以形成一图案化遮光材料层；以及以所述图案化遮光材料层为掩模而进行一第二离子浓度注入，形成一重掺杂区于所述半导体层。
本发明一实施例的一种显示面板，具有多个薄膜晶体管，其中，所述薄膜晶体管包括一基板；一第一图案化遮光层，设置于所述第一基板；一缓冲层，覆盖所述第一图案化遮光层；一半导体层，设置于所述缓冲层上方，使得所述缓冲层位于所述半导体层与所述第一图案化遮光层之间，且所述半导体层具有一第一重掺杂区、一第一轻掺杂区、一第二重掺杂区、一第二轻掺杂区与一沟道区，所述沟道区位于所述第一轻掺杂区与所述第二轻掺杂区之间，且所述第一轻掺杂区分别邻近于所述第一重掺杂区与所述沟道区，所述第二轻掺杂区分别邻近于所述第二重掺杂区与所述沟道区；一第一绝缘层，设置于所述半导体层上方；一第一图案化金属层，设置于所述第一绝缘层上方，且所述第一图案化金属层与所述沟道区在所述基板的垂直投影面积彼此重叠；以及一第二图案化遮光层，设置于所述第一图案化金属层上方，其中，所述第二图案化遮光层于所述基板的投影面积的部分外轮廓与所述第一轻掺杂区邻接于所述第一重掺杂区的交界处对齐；其中，所述第二图案化遮光层于所述基板的投影面积的另一部分外轮廓与所述第二轻掺杂区邻接于所述第二重掺杂区的交界处对齐。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A-图1F是本发明一实施例低温多晶硅薄膜晶体管制造方法的流程图。
图2是本发明一实施例低温多晶硅薄膜晶体管的结构俯视示意图。
图3是本发明另一实施例低温多晶硅薄膜晶体管制造方法的流程图。
图4是本发明另一实施例低温多晶硅薄膜晶体管的结构俯视示意图。
图5A-图5E是本发明又一实施例低温多晶硅薄膜晶体管制造方法的流程图。
图6是本发明又一实施例低温多晶硅薄膜晶体管的结构俯视示意图。
图7A-图7E是本发明再一实施例低温多晶硅薄膜晶体管制造方法的流程图。
图8A-图8B是本发明再一实施例低温多晶硅薄膜晶体管的结构俯视示意图。
其中，附图标记：
100：显示面板
101：基板
102：第一遮光层
103：缓冲层
104：半导体层
105：第一绝缘层
106：第一金属层
107：第二绝缘层
108：遮光材料层
N+：重掺杂区
N-：轻掺杂区
CH：沟道区
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
本发明提供一种显示面板的制造方法，特别是显示面板中低温多晶硅薄膜晶体管的制造方法，对于本领域技术人员而言，其他结构采用熟知的制造方法。
第一实施例
图1A-图1F是本发明一实施例低温多晶硅薄膜晶体管制造方法的流程图。本实施例中的低温多晶硅薄膜晶体管100的制造方法包括以下步骤：
如图1A所示，首先提供一基板101，在基板101上形成一第一遮光层102，并对第一遮光层102进行图案化，形成图案化的第一遮光层102。其中，第一遮光层例如为遮光金属层，可以为钛、钼、铬、铱、铝、铜、银、金或上述的任意组合。
接下来，如图1B所示，在基板101上形成一缓冲层103，缓冲层103覆盖图案化的第一遮光层102以及基板101。然后，在缓冲层103上形成一半导体层104，并图案化半导体层104，形成一图案化的半导体层104。其中，半导体层104可以采用非晶硅、多晶硅等半导体材料制成，本发明并不以此为限。
如图1C所示，在半导体层104上形成一第一绝缘层105，第一绝缘层105覆盖图案化的半导体层104。再在第一绝缘层105上形成一第一金属层106，并且图案化第一金属层106，以形成一图案化的第一金属层106。
下一步，如图1D所示，以图案化的第一金属层106作为掩模，对半导体层104进行低浓度离子注入，在半导体层104中形成一沟道区CH以及轻掺杂区N-。其中，轻掺杂区N-位于沟道区CH两侧，沟道区CH的位置与图案化的第一金属层106的位置相对应。
然后，如图1E所示，形成一第二绝缘层107，第二绝缘层107覆盖图案化的第一金属层106以及第一绝缘层105，再在第二绝缘层107上形成一遮光材料层108，并且对遮光材料层108进行图案化，形成图案化的遮光材料层108。其中，在本实施例中，遮光材料层108采用与第一遮光层102相同的膜层制成，并采用相同的光罩进行图案化，使得图案化的遮光材料层108与图案化的第一遮光层102的位置相对应。
最后，如图1F所示，采用图案化的遮光材料层108作为掩模，对半导体层104进行高浓度离子注入，在半导体层104中的沟道区CH与轻掺杂区N-之间形成重掺杂区N+。
当然，形成低温多晶硅薄膜晶体管100以及显示面板还有很多其他的层，本发明仅示例性的进行描述，并不以此为限。
图2是本发明一实施例低温多晶硅薄膜晶体管的结构俯视示意图。由图2可以看出，由于采用遮光材料层108作为离子注入掩模，因此，在第一金属层106的上方还形成有一遮光材料层，可以进一步增加薄膜晶体管对侧向光和正向光的光漏电保护。需要说明的是，图1A-图1F是沿图2中剖面线A-A’所示的剖面结构示意图。
第二实施例
图3是本发明另一实施例低温多晶硅薄膜晶体管制造方法的流程图。结合图1A-1F以及图3，与第一实施例不同的是，在对遮光材料层108进行图案化的过程中，采用过度蚀刻或过度曝光的方式进行，使得图案化的遮光材料层108较图案化的第一遮光层102的宽度小。然后，采用图案化的遮光材料层108作为掩模，对半导体层104进行高浓度离子注入，在半导体层104中轻掺杂区N-的两侧形成重掺杂区N+。采用过度蚀刻或过度曝光方式对遮光材料层108进行图案化，可以调整轻掺杂区N-的宽度，使得轻掺杂区N-的宽度较第一实施例中轻掺杂区N-的宽度更小。
图4是本发明另一实施例低温多晶硅薄膜晶体管的结构俯视示意图。由图4可以看出，遮光材料层108的宽度较第一遮光层102的宽度更小。需要说明的是，图3是沿图4中剖面线B-B’所示的剖面结构示意图。
第三实施例
图5A-图5E是本发明又一实施例低温多晶硅薄膜晶体管制造方法的流程图。图5A-图5C的步骤与第一实施例中的步骤相同，在此不再赘述。
具体的，如图5D所示，形成一第二绝缘层107，第二绝缘层107覆盖图案化的第一金属层106以及第一绝缘层105，再在第二绝缘层107上形成一遮光材料层108，并且对遮光材料层108进行图案化，形成图案化的遮光材料层108。其中，在本实施例中，遮光材料层108采用光阻材料层，采用与第一遮光层相同的光罩进行图案化，使得图案化的遮光材料层108与图案化的第一遮光层102的位置相对应。采用图案化的遮光材料层108作为掩模，对半导体层104进行高浓度离子注入，在半导体层104中形成一沟道区CH与重掺杂区N+。其中，重掺杂区N+位于沟道区CH两侧，沟道区CH的位置与图案化的遮光材料层108的位置相对应。另外，也可以对遮光材料层108进行过度蚀刻或过度曝光，使得图案化的遮光材料层108的尺寸小于图案化的第一遮光层102。
下一步，如图5E所示，在进行高浓度离子注入步骤之后，将图案化的遮光材料层108移除，然后，以图案化的第一金属层106作为掩模，对半导体层104进行低浓度离子注入。由此，在半导体层104中的沟道区CH两侧形成轻掺杂区N-。其中，轻掺杂区N-位于沟道区CH两侧，沟道区CH的位置与图案化的第一金属层106的位置相对应，重掺杂区N+位于轻掺杂区N-的两侧，且轻掺杂区N-位于沟道区CH与重掺杂区N+之间。
图6是本发明又一实施例低温多晶硅薄膜晶体管的结构俯视示意图。由图6可以看出，与第一实施例或第二实施例不同的是，由于将遮光材料层108进行移除，本实施例中薄膜晶体管100中并不存在遮光材料层108，其结构与熟知的薄膜晶体管的结构相同。需要说明的是，图5A-图5E是沿图6中剖面线C-C’所示的剖面结构示意图。
第四实施例
图7A-图7E是本发明再一实施例低温多晶硅薄膜晶体管制造方法的流程图。图7A-图7D的步骤与第一实施例中的步骤相同，在此不再赘述。
具体的，如图7E所示，在图案化的第一金属层106上直接形成一遮光材料层108，并且对遮光材料层108进行图案化，形成图案化的遮光材料层108，图案化的遮光材料层108覆盖图案化的第一金属层106的上表面、两侧表面以及第一绝缘层105。其中，在本实施例中，遮光材料层108采用与第一遮光层102相同的膜层制成，或采用光阻材料层制成，并采用与第一遮光层102相同的光罩进行图案化，在对遮光材料层108进行图案化的过程中，采用过度蚀刻或过度曝光的方式进行。使得图案化的遮光材料层108较图案化的第一遮光层102的宽度小。然后，采用图案化的遮光材料层108作为掩模，对半导体层104进行高浓度离子注入，在半导体层104中轻掺杂区N-两侧形成重掺杂区N+。其中，当遮光材料层108采用光阻材料层时，在进行高浓度离子注入步骤之后，需移除图案化的遮光材料层108。
图8A-图8B是本发明再一实施例低温多晶硅薄膜晶体管的结构俯视示意图。当遮光材料层108采用遮光金属层时，由图8A可以看出，薄膜晶体管100中，不仅包括第一遮光层102，也包括遮光材料层108，且遮光材料层108的宽度较第一遮光层102的宽度更小。当遮光材料层108采用光阻材料层时，由图8B可以看出，薄膜晶体管100中，仅包括第一遮光层102，并不包括遮光材料层108。需要说明的是，图7A-图7E是沿图8中剖面线D-D’所示的剖面结构示意图。
综上，依照本发明的实施例，可以利用显示面板制作流程中其他层别的光罩，定义薄膜晶体管中的低浓度掺杂区域，获得更小线宽和/或线距的栅极金属层，增加薄膜晶体管对侧向光和正向光的光漏电保护，简化出图流程，提高效率，降低出错概率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (15)

1.一种显示面板的制造方法，其特征在于，包括以下步骤：
提供一基板；
形成一第一遮光层于所述基板，且图案化所述第一遮光层，以形成一第一图案化遮光层；
设置一缓冲层于所述基板，且所述缓冲层覆盖所述第一图案化遮光层；
形成一半导体层于所述缓冲层，且图案化所述半导体层，以形成一图案化半导体层；
设置一第一绝缘层于所述基板，且所述第一绝缘层覆盖所述图案化半导体层；
设置一第一金属层于所述第一绝缘层，且图案化所述第一金属层，以形成一第一图案化金属层；
以所述第一图案化金属层为掩模而进行一第一离子浓度注入，形成一轻掺杂区与一沟道区于所述半导体层；
设置一遮光材料层于所述第一图案化金属层上，且图案化所述遮光材料层以形成一图案化遮光材料层；以及
以所述图案化遮光材料层为掩模而进行一第二离子浓度注入，形成一重掺杂区于所述半导体层。
2.根据权利要求1所述的制造方法，其特征在于，所述遮光材料层为遮光金属层。
3.根据权利要求1所述的制造方法，其特征在于，所述遮光材料层为光阻层。
4.根据权利要求3所述的制造方法，其特征在于，在所述第一离子浓度注入步骤之前进行所述第二离子浓度注入步骤。
5.根据权利要求4所述的制造方法，其特征在于，在所述第二离子注入步骤之后，移除所述光阻层。
6.根据权利要求1所述的制造方法，其特征在于，所述第一离子浓度注入步骤之后及设置所述遮光材料层之前，还包括设置一第二绝缘层，所述第二绝缘层覆盖所述第一图案化金属层。
7.根据权利要求1所述的制造方法，其特征在于，所述第一图案化金属层与所述遮光材料层在垂直投影方向上具有重叠区域。
8.根据权利要求7所述的制造方法，其特征在于，所述第一图案化金属层在垂直投影方向上的区域较所述遮光材料层在垂直投影方向上的区域小。
9.根据权利要求1所述的制造方法，其特征在于，所述遮光材料层与所述第一遮光层在垂直投影方向上的区域重叠。
10.根据权利要求9所述的制造方法，其特征在于，所述遮光材料层在垂直投影方向上的区域较所述第一遮光层在垂直投影方向上的区域小。
11.一种显示面板，具有多个薄膜晶体管，其特征在于，所述薄膜晶体管包括：
一基板；
一第一图案化遮光层，设置于所述第一基板；
一缓冲层，覆盖所述第一图案化遮光层；
一半导体层，设置于所述缓冲层上方，使得所述缓冲层位于所述半导体层与所述第一图案化遮光层之间，且所述半导体层具有一第一重掺杂区、一第一轻掺杂区、一第二重掺杂区、一第二轻掺杂区与一沟道区，所述沟道区位于所述第一轻掺杂区与所述第二轻掺杂区之间，且所述第一轻掺杂区分别邻近于所述第一重掺杂区与所述沟道区，所述第二轻掺杂区分别邻近于所述第二重掺杂区与所述沟道区；
一第一绝缘层，设置于所述半导体层上方；
一第一图案化金属层，设置于所述第一绝缘层上方，且所述第一图案化金属层与所述沟道区在所述基板的垂直投影面积彼此重叠；以及
一第二图案化遮光层，设置于所述第一图案化金属层上方，
其中，所述第二图案化遮光层于所述基板的投影面积的部分外轮廓与所述第一轻掺杂区邻接于所述第一重掺杂区的交界处对齐；
其中，所述第二图案化遮光层于所述基板的投影面积的另一部分外轮廓与所述第二轻掺杂区邻接于所述第二重掺杂区的交界处对齐。
12.根据权利要求11所述的显示面板，其特征在于，还包括一第二绝缘层，设置且覆盖于所述第一图案化金属层，且所述第二绝缘层位于所述第一图案化金属层和所述第二图案化遮光层之间。
13.根据权利要求11所述的制造方法，其特征在于，所述第二图案化遮光层与所述第一图案化遮光层在垂直投影方向上具有重叠区域。
14.根据权利要求13所述的制造方法，其特征在于，所述第二图案化遮光层在垂直投影方向上的区域较所述第一图案化遮光层在垂直投影方向上的区域小。
15.根据权利要求11所述的制造方法，其特征在于，所述第二图案化遮光层与所述第一图案化金属层直接接触，且所述第二图案化遮光层覆盖所述第一图案化金属层的上表面及侧表面。
CN201910831105.4A 2019-09-04 2019-09-04 显示面板及其制造方法 Active CN110534532B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910831105.4A CN110534532B (zh) 2019-09-04 2019-09-04 显示面板及其制造方法
TW108138709A TWI766198B (zh) 2019-09-04 2019-10-25 顯示面板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910831105.4A CN110534532B (zh) 2019-09-04 2019-09-04 显示面板及其制造方法

Publications (2)

Publication Number Publication Date
CN110534532A true CN110534532A (zh) 2019-12-03
CN110534532B CN110534532B (zh) 2022-03-04

Family

ID=68666613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910831105.4A Active CN110534532B (zh) 2019-09-04 2019-09-04 显示面板及其制造方法

Country Status (2)

Country Link
CN (1) CN110534532B (zh)
TW (1) TWI766198B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263773A1 (en) * 2003-06-30 2005-12-01 Lg Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
CN105470262A (zh) * 2014-09-30 2016-04-06 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
US20170012112A1 (en) * 2015-07-09 2017-01-12 Samsung Display Co., Ltd. Method of manufacturing thin-film transistor substrate
CN109148366A (zh) * 2018-09-18 2019-01-04 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN109616479A (zh) * 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 Ltps tft基板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587341B (en) * 2003-05-20 2004-05-11 Toppoly Optoelectronics Corp Thin film transistor having self-aligned lightly-doped drain structure and its manufacturing method
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050263773A1 (en) * 2003-06-30 2005-12-01 Lg Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
CN105470262A (zh) * 2014-09-30 2016-04-06 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
US20170012112A1 (en) * 2015-07-09 2017-01-12 Samsung Display Co., Ltd. Method of manufacturing thin-film transistor substrate
CN109148366A (zh) * 2018-09-18 2019-01-04 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN109616479A (zh) * 2018-12-18 2019-04-12 武汉华星光电半导体显示技术有限公司 Ltps tft基板的制作方法

Also Published As

Publication number Publication date
CN110534532B (zh) 2022-03-04
TW202111978A (zh) 2021-03-16
TWI766198B (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
CN107482066B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104538307B (zh) 一种用于制作多晶硅薄膜晶体管的方法
CN105489552A (zh) Ltps阵列基板的制作方法
US10978495B2 (en) Array substrate and method of manufacturing the same, and display device
CN110620118B (zh) 触控阵列基板及其制备方法
CN104460147A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
WO2018126636A1 (zh) 薄膜晶体管、阵列基板和显示装置的制造方法
WO2019218566A1 (zh) Ltps tft基板的制作方法
WO2020228078A1 (zh) 显示装置及薄膜晶体管的制造方法
US20170194362A1 (en) Display substrate and fabrication method thereof, and display device
CN108803170A (zh) 阵列基板及其制作方法、显示装置
CN106024813A (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
US20050074914A1 (en) Semiconductor device and method of fabrication the same
CN104932152A (zh) 液晶显示面板及液晶显示面板的制造方法
CN107275340A (zh) 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置
EP3640976A1 (en) Mask and method for preparing array substrate
CN110349859A (zh) 低温多晶硅薄膜晶体管显示面板及其制造方法
CN108511464B (zh) Cmos型ltps tft基板的制作方法
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
CN110534532A (zh) 显示面板及其制造方法
CN109116604B (zh) 混切制作显示面板的方法、显示面板
CN108511457B (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
CN206441728U (zh) 阵列基板和显示装置
CN113871483B (zh) 薄膜晶体管、显示基板及显示装置
CN104391412A (zh) 薄膜晶体管开关及其制备方法、阵列基板、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant