CN206441728U - 阵列基板和显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板和显示装置，属于显示领域。阵列基板包括底板、像素电极层、源漏导电层、第一绝缘层和有源层；其中，像素电极层设置在底板上，源漏导电层设置在像素电极层上，源漏导电层包括遮光图形；第一绝缘层覆盖在底板、像素电极层和源漏导电层之上；有源层设置在第一绝缘层上；其中，在底板所在的平面上，源漏电极层的投影区域位于像素电极层的投影区域之内，有源层的投影区域位于遮光图形的投影区域之内。本实用新型使得源漏导电层和像素电极层可以通过一次半色调掩膜工艺在底板上形成，相比于分别由一次掩膜工艺形成源漏导电层和像素电极层的方式而言，可以减少掩膜工艺的次数，有助于生产效率的提高。

Description

阵列基板和显示装置

技术领域

本实用新型涉及显示领域，特别涉及一种阵列基板和显示装置。

背景技术

目前的TFT(Thin Film Transistor，薄膜晶体管)显示器件按照电晶体特性的差异，可以分为非晶硅a-Si、多晶硅p-Si、单晶硅c-Si等类型。其中，多晶硅材料中每颗晶粒(Grain)内的原子排列状态是整齐有序的，因此相比于原子排列杂乱无章的非晶硅材料具有更好的半导体特性。在常规的低温多晶硅(Low Temperature Poly-silicon，LTPS)制作工艺中，阵列基板包括基板和在基板上依次制作的栅电极层(Gate)、栅绝缘层(GateInsulator，GI)、多晶硅有源层(Active)、缓冲层(Buffer)、源漏电极层(Source&Drain，SD)、层间介质(Inter Layer Dielectric，ILD)和像素电极(Pixel Electrode)。其中，栅电极层的图案化、有源层的图案化、缓冲层的过孔刻蚀、源漏电极层的图案化、层间介质的过孔刻蚀以及像素电极的图案化各自需要进行至少一次的掩膜(Mask)工艺，因此传统制作工艺至少需要六次的掩膜工艺才能完成，不仅制作时间长，还会制约良率的提升，不利于生产效率的提高。

实用新型内容

针对现有阵列基板在制作过程中的掩膜工艺次数过多的缺陷，本实用新型提供一种阵列基板和显示装置，可以简化现有TFT显示器件的制作工艺。

第一方面，本实用新型提供一种阵列基板，包括底板、像素电极层、源漏导电层、第一绝缘层和有源层；其中，

所述像素电极层设置在所述底板上，所述源漏导电层设置在所述像素电极层上，所述源漏导电层包括遮光图形；

所述第一绝缘层覆盖在所述底板、所述像素电极层和所述源漏导电层之上；

所述有源层设置在所述第一绝缘层上；

其中，在所述底板所在的平面上，所述源漏电极层的投影区域位于所述像素电极层的投影区域之内，所述有源层的投影区域位于所述遮光图形的投影区域之内。

在一种可能的实现方式中，所述像素电极层包括像素电极图形和至少一个隔垫图形，在所述底板上的投影区域位于所述像素电极图形的投影区域之外的源漏导电层均设置在所述至少一个隔垫图形远离所述底板的一侧。

在一种可能的实现方式中，所述源漏导电层包括第一电极图形和第二电极图形；所述至少一个隔垫图形中包括与所述第二电极图形具有相同形状的第一隔垫图形；

所述第一电极图形设置在所述像素电极图形远离所述底板的一侧；所述第二电极图形设置在所述第一隔垫图形远离所述底板的一侧；

其中，所述第一电极图形和第二电极图形分别是源极图形和漏极图形中的一个。

在一种可能的实现方式中，所述源漏导电层包括数据线图形，所述至少一个隔垫图形中包括与所述数据线图形具有相同形状的第二隔垫图形；所述数据线图形设置在所述第二隔垫图形远离所述底板的一侧。

在一种可能的实现方式中，所述像素电极层的形成材料为透明导电材料。

在一种可能的实现方式中，所述透明导电材料包括氧化铟锡、氧化铟锌、氧化铟、氧化锡、氧化锌、氧化镉、氧化钛和氧化铬中的至少一种。

在一种可能的实现方式中，所述阵列基板还包括在所述第一绝缘层和所述有源层上逐层设置的第二绝缘层、栅极导电层、第三绝缘层和导电连接层；其中，

所述第三绝缘层中形成有第一过孔和第二过孔，所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中形成有第三过孔和第四过孔；所述导电连接层包括第一连接图形和第二连接图形；

所述第一连接图形通过所述第一过孔与所述有源层的源极连接端相连，并通过所述第三过孔连接所述源漏导电层中的源极图形；

所述第二连接图形通过所述第二过孔与所述有源层的漏极连接端相连，并通过所述第四过孔连接所述源漏导电层中的漏极图形。

在一种可能的实现方式中，所述导电连接层的形成材料为透明导电材料；所述导电连接层还包括公共电极图形。

在一种可能的实现方式中，所述栅极导电层包括栅极图形和公共电压线图形；其中，

在所述底板所在的平面上，所述栅极图形的投影区域位于所述有源层的投影区域之内；

所述第三绝缘层中还形成有第五过孔，所述导电连接层中的公共电极图形通过所述第五过孔与所述公共电压线图形相连。

第二方面，本实用新型还提供一种显示装置，包括上述任意一种的阵列基板。

由上述技术方案可知，基于源漏导电层在像素电极层的表面上设置，以及底板所在的平面上源漏电极层的投影区域位于像素电极层的投影区域之内，本实用新型使得源漏导电层和像素电极层可以通过一次半色调掩膜(Half Tone Mask，HTM)工艺在底板上形成，相比于分别由一次掩膜工艺形成源漏导电层和像素电极层的方式而言，可以减少掩膜工艺的次数。由此，本实用新型可以简化TFT显示器件的制作工艺，减少制作时间，提升产品良率，有助于生产效率的提高。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一个实施例中一种阵列基板的结构示意图；

图2至图5是本实用新型一个实施例中一种阵列基板在制作过程中的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

图1是本实用新型一个实施例中一种阵列基板的结构示意图，具体示出了阵列基板在三个不同位置处的剖面结构。参见图1，本实施例中的阵列基板包括底板11、像素电极层、源漏导电层、第一绝缘层14、有源层15、第二绝缘层16、栅极导电层、第三绝缘层18和导电连接层。其中，像素电极层包括像素电极图形12a、第一隔垫图形12b和第三隔垫图形12c；源漏导电层包括遮光图形13a、源极图形13b和漏极图形13c；栅极导电层包括栅极图形17a；导电连接层包括第一连接图形19a、第二连接图形19b和公共电极图形19c。需要说明的是，除有特别说明之外，本实施例中属于同一层结构的两个不同图形相互分离。

本实施例中，底板11是制作阵列基板的基材，形成材料可以选自玻璃、氧化硅、氮化硅、多晶硅、单晶硅、非晶硅、高分子聚合物等等。

本实施例中，像素电极层设置在底板11上，源漏导电层设置在像素电极层上。在图形关系上，在底板11所在的平面上源漏电极层的投影区域位于像素电极层的投影区域之内，即源漏电极层的图形区域包含于像素电极的图形区域，源漏电极层与底板11分别位于像素电极层的上下两侧。本实施例中，像素电极层和源漏导电层是在同一次掩膜工艺中形成在底板11上的，其中的像素电极层具有导电和透光的性质，形成材料可以选自氧化铟锡、氧化铟锌、氧化铟、氧化锡、氧化锌、氧化镉、氧化钛和氧化铬中的至少一种。源漏导电层具有导电的性质，形成材料可以选自铝、铁、铜、银、钼、镍等等的金属材料。

在一个示例中，参见图1，像素电极层中的第一隔垫图形12b与源漏电极层中的源极图形13b具有相同的形状和面积大小，并且源极图形13b设置在第一隔垫图形12b远离底板11的一侧，源漏电极层中的漏极图形13c设置在像素电极图形12a远离底板11的一侧。在该示例中，源漏导电层包括未在附图中示出的数据线图形(数据线图形可与源极图形相接)，而像素电极层中还设置有第二隔垫图形，数据线图形设置在第二隔垫图形远离底板11的一侧。即，像素电极层中除了设置像素电极图形12a之外还设置至少一个隔垫图形，在底板11上的投影区域位于像素电极图形的投影区域之外的源漏导电层均设置在至少一个隔垫图形远离底板的一侧。由此，每个隔垫图形对应源漏电极层中的一个图形，能够使得源漏电极层的图形区域包含于像素电极的图形区域。

如图1所示，第一绝缘层14覆盖在底板11、像素电极层和源漏导电层之上。本实施例中，第一绝缘层14是沉积在底板11、像素电极层和源漏导电层之上的一层绝缘材料薄膜经过过孔刻蚀工艺形成的层结构，形成材料可以选自氧化硅、氮化硅、高分子聚合物等等，制作工艺可以选自化学气相沉积(CVD)、物体气相沉积(PVD)等等。

如图1所示，有源层15设置在第一绝缘层14之上。在图形关系上，在底板11所在的平面上有源层15的投影区域位于遮光图形13a的投影区域之内，即有源层15的图形区域包含于遮光图形13a的图形区域。本实施例中，有源层15在一次掩膜工艺中形成，其形成材料主要是半导体材料，并包含掺杂状态的不同的接触区和有源区。有源层15的接触区分别在不同位置处接触第一连接图形19a和第二连接图形19b，接触区内的有源层15是经过导体化处理的半导体材料，具有可导电的性质。有源层15的有源区的设置区域与栅极图形17a的设置区域相互对应，有源区内的有源层15是能够由栅极图形17a上的电压控制两侧接触区之间形成的电流大小的半导体材料，两侧接触区分别形成有源层15的源极连接端和漏极连接端。在可能的实现方式中，有源层15的形成材料可以例如包括非晶硅(a-Si)、多晶硅(p-Si)或是单晶硅(c-Si)等等，可以至少部分地由掺杂后的半导体材料所沉积形成，也可以至少部分地通过对半导体材料的掺杂形成，本实用新型对此不做限制。在一个示例中，有源区内的半导体材料通过低温多晶硅(Low Temperature Poly-silicon，LTPS)工艺制作形成。

如图1所示，第二绝缘层16设置在第一绝缘层14和有源层15之上。本实施例中，第二绝缘层16是沉积在第一绝缘层14和有源层15之上的一层绝缘材料薄膜经过过孔刻蚀工艺形成的层结构，形成材料可以选自氧化硅、氮化硅、高分子聚合物等等，制作工艺可以选自化学气相沉积(CVD)、物体气相沉积(PVD)等等。

如图1所示，栅极导电层设置在第二绝缘层16之上，设置区域与有源层15的有源区对应。本实施例中，栅极导电层在一次掩膜工艺中形成，并且栅极导电层具有导电性质，形成材料可以选自铝、铁、铜、银、钼、镍等等的金属材料。在图形关系上，在底板11所在的平面上栅极图形17a的投影区域位于有源层15的投影区域之内。

如图1所示，第三绝缘层18设置在第二绝缘层16和栅极导电层之上。本实施例中，第三绝缘层18是沉积在第二绝缘层16和栅极导电层之上的一层绝缘材料薄膜经过过孔刻蚀工艺形成的层结构，形成材料可以选自氧化硅、氮化硅、高分子聚合物等等，制作工艺可以选自化学气相沉积(CVD)、物体气相沉积(PVD)等等。

本实施例中，第三绝缘层18中对应有源层15的接触区的位置形成有第一过孔和第二过孔，源极图形13b上方的第一绝缘层14、第二绝缘层16和第三绝缘层18中形成有第三过孔，漏极图形13c上方的第一绝缘层14、第二绝缘层16和第三绝缘层18中形成有第四过孔，上述四个过孔均可以在同一次掩膜工艺中形成。在上述四个过孔形成之后，可以通过一次掩膜工艺在第三绝缘层18之上形成包括第一连接图形19a、第二连接图形19b和公共电极图形19c的导电连接层。如图1所示，第一连接图形19a通过上述第一过孔与有源层15的源极连接端相连，并通过上述第三过孔连接源漏导电层中的源极图形13b；第二连接图形19b通过上述第二过孔与有源层15的漏极连接端相连，并通过第四过孔连接源漏导电层中的漏极图形13c。需要说明的是，虽然未在图1明确示出，第一连接图形19a能够形成源极图形13b和源极连接端之间的电连接，第二连接图形19b能够形成漏极图形13c和漏极连接端之间的电连接。其中，导电连接层具有导电和透光的性质，形成材料可以选自氧化铟锡、氧化铟锌、氧化铟、氧化锡、氧化锌、氧化镉、氧化钛和氧化铬中的至少一种。在一个示例中，栅极导电层除了包括栅极图形17a之外还包括附图中未示出的公共电压线图形，而且与上述四个过孔同时形成的还有第三绝缘层中的第五过孔，上述导电连接层中的公共电极图形19c通过该第五过孔与公共电压线图形相连，以藉由公共电压线连接外部输入的公共电压来向公共电极图形19c施加公共电压。

由此，在栅极图形17a上施加有开启电压时，有源层15的有源区能在源极连接端和漏极连接端之间形成电流，从而藉由第一连接图形19a和第二连接图形19b的电连接形成源极图形13b与漏极图形13c之间的电流，即形成了阵列基板上的薄膜晶体管(Thin FilmTransistor，TFT)的结构。在源极图形13b连接加载有数据电压的数据线时，该薄膜晶体管能够将数据电压写入到像素电极图形12a上，并与呈条形并施加有公共电压的公共电极图形19c的配合下在阵列基板上方形成水平方向的电场，能够通过控制液晶分子偏转而实现不同的显示灰阶，从而实现IPS(In-Plane Switching，平面转换)模式或者ADS(Advancedsuper Dimension Switch，高级超维场转换)模式的液晶显示。

在一个示例中，在制作图1所示的阵列基板的过程中，在一次掩膜工艺中形成像素电极层和源漏导电层的具体过程如下所述：

参见图2，在阵列基板的制作过程中，先在作为阵列基板的制作基材的衬底21的表面上形成透明导电材料层22，然后在透明导电材料层22之上形成金属材料层23，从而形成了如图2所示的结构。其中，透明导电材料层22与所要形成的像素电极层具有相同的形成材料及厚度，金属材料层23与所要形成的源漏导电层具有相同的形成材料及厚度。

参见图3，在图2所示结构的基础上，接下来的制作过程包括：在金属材料层23上形成光刻胶层24，并采用半色调掩膜板对光刻胶层24进行包括曝光和显影的图案化处理，从而形成如图3所示的结构。其中，源漏导电层的设置区域对应于光刻胶层24的完全保留区域A2，除源漏导电层的设置区域之外的像素电极层的设置区域对应于光刻胶层24的半保留区域A1，像素电极层的设置区域之外的全部区域对应于光刻胶层24的完全去除区域。

参见图4，在图3所示结构的基础上，接下来的制作过程包括：采用例如刻蚀的手段去除光刻胶层24的完全去除区域所对应的金属材料层23和透明导电材料层22，从而形成如图4所示的结构。其中，刻蚀的方式可以是湿法刻蚀或者干法刻蚀，可以根据金属材料层23和透明导电材料层22的材质选取具体刻蚀方式；而且刻蚀的过程可以是先刻蚀金属材料层23再刻蚀透明导电材料层22，也可以在同一次刻蚀中完成金属材料层23和透明导电材料层22的刻蚀。在图4所示结构中，透明导电材料层22已经图案化为所需要形成的像素电极层。

参见图5，在图4所示的结构的基础上，接下来的制作过程包括：采用例如灰化的手段去除半保留区域A1内的光刻胶层24，并采用例如刻蚀的手段去除半保留区域A1所对应的金属材料层23，从而形成如图5所示的结构。其中，对比图4和图5可以看出，本例中去除半保留区域A1内的光刻胶层24的方式是整体降低光刻胶层24的厚度。而且，可以采用能够与金属材料层23反应而不会与透明导电材料层22反应的刻蚀液去除半保留区域A1所对应的金属材料层23。在图5所示结构中，金属材料层23已经图案化为所需要形成的源漏导电层。在此基础上，可以采用例如剥离的方式去除光刻胶层24来完成掩膜工艺。

可以看出的是，基于像素电极层设置在底板上，源漏导电层设置在像素电极层上，以及在底板所在的平面上源漏电极层的投影区域位于像素电极层的投影区域之内的设计，可以将源漏电极层的所在区域设置为光刻胶的完全保留区域，源漏电极层所在区域之外的像素电极层的所在区域设置为光刻胶的半保留区域，像素电极层所在区域之外的区域设置为光刻胶的完全去除区域，从而能够如图上例所示的那样通过一次半色调掩膜(Half ToneMask，HTM)工艺完成像素电极层和源漏电极层的制作。在此基础之上，本实施例的源漏导电层包括遮光图形，并且有源层的投影区域位于遮光图形的投影区域之内，即在一次半色调掩膜工艺中还同时形成了可以为有源层遮挡外部光线从而提升薄膜晶体管的性能的遮光图形。相比于分别由一次掩膜工艺形成源漏导电层和像素电极层的方式而言，本实施例可以减少掩膜工艺的次数。由此，本实施例可以简化TFT显示器件的制作工艺，减少制作时间，提升产品良率，有助于生产效率的提高。

需要说明的是，图1所示的阵列基板结构仅是一种示例，任何符合在底板所在的平面上源漏电极层的投影区域位于像素电极层的投影区域之内的阵列基板均能够利用半色调掩膜工艺来减少掩膜工艺的次数，并能够在源漏电极层包括在底板所在的平面上的投影区域包含有源层的投影区域的遮光图形时提升晶体管性能的稳定性。因此，本实用新型对于阵列基板在其他方面的结构特点，以及阵列基板所用于形成显示的类型均不做具体限制。

在一个示例中，不同于源漏导电层中的每个图形都对应设置有单独的隔垫图形的设计，像素电极层可以包括将源漏导电层中的两个或两个以上的图形电连接在一起的连接图形，以用于替代传统的过孔等结构形成源漏导电层中不同图形之间的电连接。而基于像素电极层除了包括像素电极图形之外还包括至少一个的隔垫图形，在底板上的投影区域位于像素电极图形的投影区域之外的源漏导电层均设置在至少一个隔垫图形远离底板的一侧的设计，更有利于减小像素电极层的设置面积，以提高光线的透过率。

在又一示例中，图1所形成的薄膜晶体管的源电极与漏电极的位置相互交换，即源极图形设置在像素电极图形远离底板的一侧，漏极图形设置在第一隔垫图形远离底板的一侧，从而实现另一种类型的薄膜晶体管的结构。而基于源漏导电层包括第一电极图形和第二电极图形，至少一个隔垫图形中包括与第二电极图形具有相同形状和面积大小的第一隔垫图形，第一电极图形设置在像素电极图形远离底板的一侧，第二电极图形设置在第一隔垫图形远离底板的一侧，可以尽可能地缩小第一隔垫图形的面积，不仅有利于减小像素电极层的设置面积以提高光线的透过率，还能够避免像素电极层将两个电极图形短路。而基于源漏导电层包括数据线图形，至少一个隔垫图形中包括与数据线图形具有相同形状和面积大小的第二隔垫图形，数据线图形设置在第二隔垫图形远离底板的一侧，可以尽可能地缩小第二隔垫图形的面积，有利于减小像素电极层的设置面积以提高光线的透过率。

在又一示例中，底板可以具体包括衬底基板、形成在衬底基板上的栅极导电层、覆盖在衬底基板和栅极导电层上的第二绝缘层、形成在第二绝缘层上的有源层，以及覆盖在第二绝缘层和有源层上方的第三绝缘层，第三绝缘层中形成有第三过孔和第四过孔，各结构在底板所在平面上的投影不变。从而，源漏金属层中的源极图形通过第一隔垫图形在第三过孔中连接有源层，源漏金属层中的漏极图形通过像素电极图形在第四过孔中连接有源层，以将薄膜晶体管由顶栅式转变为顶栅式。而基于阵列基板还包括在第一绝缘层和有源层上逐层设置的第二绝缘层、栅极导电层、第三绝缘层和导电连接层，第三绝缘层中形成有第一过孔和第二过孔，第一绝缘层、第二绝缘层和第三绝缘层中形成有第三过孔和第四过孔；导电连接层包括第一连接图形和第二连接图形，第一连接图形通过第一过孔与有源层的源极连接端相连，并通过第三过孔连接源漏导电层中的源极图形，第二连接图形通过第二过孔与有源层的漏极连接端相连，并通过第四过孔连接源漏导电层中的漏极图形，可以形成顶栅式的薄膜晶体管，从而由于源漏导电层与有源层的连接位置处没有像素电极层间隔，因此可以实现更低的源漏极接触电阻，有利于实现更优的器件特性。

在又一示例中，导电连接层不包括上述公共电极图形，其形成材料为金属材料。由此，可以实现不设置有公共电极的阵列基板，以用于形成例如扭转向列(TN)或者超扭转向列(STN)类型的液晶显示。而基于导电连接层的形成材料为透明导电材料，导电连接层还包括公共电极图形的设计，本实用新型可以在IPS或ADS的阵列基板上以不增加掩膜工艺次数的方式，在公共电极层中形成所需要的第一连接图形和第二连接图形，有助于进一步简化工艺。而基于栅极导电层包括栅极图形和公共电压线图形，在底板所在的平面上，栅极图形的投影区域位于有源层的投影区域之内，第三绝缘层中还形成有第五过孔，导电连接层中的公共电极图形通过第五过孔与公共电压线图形相连，可以在栅极导电层中形成所需要的公共电压线图形，有助于进一步简化工艺。

基于同样的实用新型构思，本实用新型实施例还提供了一种包括上述任一种阵列基板的显示装置，该显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。基于像素电极层设置在底板上，源漏导电层设置在像素电极层上，以及在底板所在的平面上源漏电极层的投影区域位于像素电极层的投影区域之内的设计，本实施例能够通过一次半色调掩膜工艺完成像素电极层和源漏电极层的制作，相比于分别由一次掩膜工艺形成源漏导电层和像素电极层的方式而言，可以减少掩膜工艺的次数。由此，本实施例可以简化TFT显示器件的制作工艺，减少制作时间，提升产品良率，有助于生产效率的提高。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括底板、像素电极层、源漏导电层、第一绝缘层和有源层；其中，

所述像素电极层设置在所述底板上，所述源漏导电层设置在所述像素电极层上，所述源漏导电层包括遮光图形；

所述第一绝缘层覆盖在所述底板、所述像素电极层和所述源漏导电层之上；

所述有源层设置在所述第一绝缘层上；

其中，在所述底板所在的平面上，所述源漏电极层的投影区域位于所述像素电极层的投影区域之内，所述有源层的投影区域位于所述遮光图形的投影区域之内。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极层包括像素电极图形和至少一个隔垫图形，在所述底板上的投影区域位于所述像素电极图形的投影区域之外的源漏导电层均设置在所述至少一个隔垫图形远离所述底板的一侧。

3.根据权利要求2所述的阵列基板，其特征在于，所述源漏导电层包括第一电极图形和第二电极图形；所述至少一个隔垫图形中包括与所述第二电极图形具有相同形状和面积大小的第一隔垫图形；

所述第一电极图形设置在所述像素电极图形远离所述底板的一侧；所述第二电极图形设置在所述第一隔垫图形远离所述底板的一侧；

其中，所述第一电极图形和第二电极图形分别是源极图形和漏极图形中的一个。

4.根据权利要求2所述的阵列基板，其特征在于，所述源漏导电层包括数据线图形，所述至少一个隔垫图形中包括与所述数据线图形具有相同形状和面积大小的第二隔垫图形；所述数据线图形设置在所述第二隔垫图形远离所述底板的一侧。

5.根据权利要求1至4中任一项所述的阵列基板，其特征在于，所述像素电极层的形成材料为透明导电材料。

6.根据权利要求5所述的阵列基板，其特征在于，所述透明导电材料包括氧化铟锡、氧化铟锌、氧化铟、氧化锡、氧化锌、氧化镉、氧化钛和氧化铬中的至少一种。

7.根据权利要求1至4中任一项所述的阵列基板，其特征在于，所述阵列基板还包括在所述第一绝缘层和所述有源层上逐层设置的第二绝缘层、栅极导电层、第三绝缘层和导电连接层；其中，

所述第三绝缘层中形成有第一过孔和第二过孔，所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中形成有第三过孔和第四过孔；所述导电连接层包括第一连接图形和第二连接图形；

所述第一连接图形通过所述第一过孔与所述有源层的源极连接端相连，并通过所述第三过孔连接所述源漏导电层中的源极图形；

所述第二连接图形通过所述第二过孔与所述有源层的漏极连接端相连，并通过所述第四过孔连接所述源漏导电层中的漏极图形。

8.根据权利要求7所述的阵列基板，其特征在于，所述导电连接层的形成材料为透明导电材料；所述导电连接层还包括公共电极图形。

9.根据权利要求8所述的阵列基板，其特征在于，所述栅极导电层包括栅极图形和公共电压线图形；其中，

在所述底板所在的平面上，所述栅极图形的投影区域位于所述有源层的投影区域之内；

所述第三绝缘层中还形成有第五过孔，所述导电连接层中的公共电极图形通过所述第五过孔与所述公共电压线图形相连。

10.一种显示装置，其特征在于，包括如权利要求1至9中任一项所述的阵列基板。