CN110767661B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110767661B
CN110767661B CN201810844542.5A CN201810844542A CN110767661B CN 110767661 B CN110767661 B CN 110767661B CN 201810844542 A CN201810844542 A CN 201810844542A CN 110767661 B CN110767661 B CN 110767661B
Authority
CN
China
Prior art keywords
layer
substrate
transistor
light shielding
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810844542.5A
Other languages
English (en)
Other versions
CN110767661A (zh
Inventor
欧忠星
杨姗姗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810844542.5A priority Critical patent/CN110767661B/zh
Priority to US16/628,574 priority patent/US20200381456A1/en
Priority to PCT/CN2019/089554 priority patent/WO2020019869A1/zh
Publication of CN110767661A publication Critical patent/CN110767661A/zh
Application granted granted Critical
Publication of CN110767661B publication Critical patent/CN110767661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

本发明的实施例提供了一种阵列基板，包括衬底、设置在衬底上的多个栅线组，以及阵列排布的多个像素单元。所述多个栅线组中的每一个布置在相邻的两行像素单元之间。每个栅线组包括相互绝缘的第一栅线和第二栅线。第一栅线与第一晶体管的控制极连接，并且第二栅线与第二晶体管的控制极连接。第一晶体管的控制极和第二晶体管的控制极设置在不同层中。还提供了一种阵列基板的制备方法和一种显示装置。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明一般涉及显示技术领域。更具体地，本发明涉及一种阵列基板、包括该阵列基板的显示装置，以及该阵列基板的制备方法。
背景技术
随着显示技术的不断发展，各种降低成本的驱动技术被广泛应用于显示装置中。在各种驱动技术中，双栅技术作为一种可以显著降低产品成本的技术，得到人们的广泛重视。
在双栅技术中，将显示面板的数据线的数量减少一半，并且将显示面板的栅线的数量增加一倍，相应地，将与数据线连接的源极驱动集成电路的数量减半，并且将与栅线连接的栅极驱动集成电路的数量加倍。由于栅极驱动集成电路可以直接集成在显示面板的阵列基板中，因此使得栅极驱动集成电路的数量加倍几乎不产生额外的成本，因此总体上可以实现显示面板的成本的降低。
发明内容
本发明的一方面提供了一种阵列基板，包括衬底、设置在衬底上的多个栅线组，以及阵列排布的多个像素单元。所述多个栅线组中的每一个布置在相邻的两行像素单元之间。每个栅线组包括相互绝缘的第一栅线和第二栅线。第一栅线与第一晶体管的控制极连接，并且第二栅线与第二晶体管的控制极连接。第一晶体管的控制极和第二晶体管的控制极设置在不同层中。
根据本发明的一些示例性实施例，第一栅线与第一晶体管的控制极设置在同一层中，并且第二栅线与第二晶体管的控制极设置在同一层中。
根据本发明的一些示例性实施例，相比于第一晶体管的控制极，第二晶体管的控制极更靠近于衬底。
根据本发明的一些示例性实施例，上述阵列基板还包括延伸方向与所述多个栅线组交叉的多条数据线，其中，每一条数据线与位于其两侧并且与其相邻的第一晶体管和第二晶体管的第一极分别连接。
根据本发明的一些示例性实施例，第一晶体管包括依次设置在衬底上的第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层。第二晶体管包括依次设置在衬底上的第二栅极层、上述第一绝缘层、上述半导体层、上述源漏电极层和上述第二绝缘层。
根据本发明的一些示例性实施例，第一晶体管还包括设置在衬底与第一绝缘层之间的第一遮光层。第一遮光层在衬底上的正投影与第一晶体管的有源区在衬底上的正投影至少部分重叠。
根据本发明的一些示例性实施例，第二晶体管还包括设置在衬底与第二栅极层之间的第二遮光层。第二遮光层在衬底上的正投影与第二晶体管的有源区在衬底上的正投影至少部分重叠。
根据本发明的一些示例性实施例，第一遮光层和第二遮光层设置在同一层中。
根据本发明的一些示例性实施例，上述阵列基板还包括设置在第一遮光层和第二遮光层与衬底之间的导电材料层。
根据本发明的一些示例性实施例，上述阵列基板还包括依次设置在衬底上的第一电极层、绝缘材料层和第二电极层。第一电极层与导电材料层设置在同一层中，并且绝缘材料层与第一绝缘层设置在同一层中。
本发明的另一方面提供了一种显示装置，包括上述任一种阵列基板。
本发明另外的方面提供了一种上述任一种阵列基板的制备方法。在该阵列基板中，第二晶体管包括第二栅极层、第一绝缘层、半导体层、源漏电极层和第二绝缘层，并且第一晶体管包括第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层。该制备方法包括：在衬底上依次形成第二栅极层、第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层。
根据本发明的一些示例性实施例，上述制备方法还包括在衬底与第一绝缘层之间通过同一图案化工艺同层同材料地形成第一遮光层和第二遮光层。第一遮光层在衬底上的正投影与第一晶体管的有源区在衬底上的正投影至少部分重叠，并且第二遮光层在衬底上的正投影与第二晶体管的有源区在衬底上的正投影至少部分重叠。
根据本发明的一些示例性实施例，上述制备方法还包括：在第一遮光层和第二遮光层与衬底之间形成导电材料层；以及在衬底上形成第一电极层。特别地，采用半阶调光刻掩模板在同一图案化工艺中形成第一电极层、导电材料层、第一遮光层和第二遮光层。
如本文所使用的，“半阶调光刻掩模板”是指光刻掩模板上的不同位置处的光透过量不同的光刻掩模板，使得通过该光刻掩模板被照射的光致抗蚀剂上的不同位置处的曝光量不同，光致抗蚀剂的一些部分被完全曝光，一些部分被部分曝光，并且其它部分未被曝光，从而在显影后形成厚度不均匀的光致抗蚀剂图案。以正性光致抗蚀剂为例，完全曝光的光致抗蚀剂在显影后被完全去除，部分曝光的光致抗蚀剂在显影后被部分去除（即被减薄），而未被曝光的光致抗蚀剂在显影后没有变化。
根据本发明的一些示例性实施例，上述制备方法还包括在第一电极层上依次形成绝缘材料层和第二电极层。特别地，采用半阶调光刻掩模板在同一图案化工艺中形成第二电极层和第一栅极层。
应理解，根据本发明的各方面具有相同或类似的特征和实施例。以上的一般描述和下文的细节描述仅是示例性和解释性的，并非旨在以任何方式限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。
图1示意性地图示了根据本发明的实施例的阵列基板的部分顶视图。
图2示意性地图示了根据本发明的实施例的阵列基板的部分截面视图。
图3（a）-3（f）示意性地图示了根据本发明的实施例的阵列基板的遮光层和第一电极层的制作方法的各个步骤。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域普通技术人员说明本发明的概念。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施例的技术方案作进一步地详细描述。
在其中一种双栅技术中，栅线采用同层并行布线的方式。为了避免同层布置的两条并行栅线之间的电气短路，通常需要在两条并行栅线之间设置至少6.5μm的间距。然而，两条并行的栅线宽度与栅线间的间距会占用较多的面积，使得显示装置的金属遮光面积较大，而有效像素面积较小，进而使得显示装置的开口率和透过率降低。而且，即使在两条并行栅线之间设置了足够的间距，也不能完全避免这两条并行栅线之间的电气短路。
有鉴于此，本发明提供了一种改进的阵列基板。图1示意性地图示了根据本发明的实施例的阵列基板的部分顶视图，并且图2示意性地图示了根据本发明的实施例的阵列基板的部分截面视图。如图1和2所示，阵列基板包括衬底100、设置在衬底100上的多个栅线组、多条数据线Dn、多条公共电极线Ct、C(t+1)，以及阵列排布的多个像素单元。每个栅线组布置在相邻的两行像素单元之间。每个栅线组包括相互绝缘的第一栅线Gm1和第二栅线Gm2。第一栅线Gm1与第一晶体管T1的控制极连接，第二栅线Gm2与第二晶体管T2的控制极连接，并且第一晶体管T1的控制极和第二晶体管T2的控制极设置在不同层中。数据线Dn的延伸方向与第一栅线Gm1和第二栅线Gm2交叉，并且数据线Dn与位于其两侧并且与其相邻的第一晶体管T1和第二晶体管T2的第一极分别连接。
根据示例性实施例，特别地，第一栅线Gm1与第一晶体管T1的控制极设置在同一层中，并且第二栅线Gm2与第二晶体管T2的控制极设置在同一层中。
在根据本发明的实施例的阵列基板中，通过将第一晶体管T1的控制器和第二晶体管T2的控制极设置在不同层中，并且相应地将每一个栅线组中的第一栅线Gm1和第二栅线Gm2设置在不同层中，可以消除对于在第一栅线Gm1和第二栅线Gm2同层设置的情况下，第一栅线Gm1与第二栅线Gm2之间的间距的需要，从而减小包括该阵列基板的显示装置的金属遮光面积，增大有效像素面积，进而使得显示装置的开口率和透过率提高。而且，由于第一栅线Gm1和第二栅线Gm2设置在不同层中，因此能够从根本上避免这两条并行栅线之间的电气短路的问题。
应当指出的是，尽管在图1中仅示意性地图示了一个栅线组和一条数据线，但是这仅仅是本发明的实施例提供的阵列基板的一部分。如本领域技术人员将领会到的，该阵列基板可以根据实际需要而包括延伸方向彼此平行的任何数目的栅线组以及延伸方向彼此平行的任何数目的数据线，并且栅线组和数据线的延伸方向可以相互垂直。
还应当指出的是，尽管在图1所示的实施例中，数据线Dn与位于其两侧并且与其相邻的第一晶体管T1和第二晶体管T2的第一极分别连接，但是本发明的概念不限于此。在可替换的实施例中，每一条数据线可以仅与位于其一侧的晶体管的第一极连接。如本领域技术人员将领会到的，本发明的概念同样适用于其它具有双栅结构的阵列基板。
在示例实施例中，如图2所示，相比于第一晶体管T1的控制极，第二晶体管T2的控制极更靠近于衬底。例如，第一晶体管T1可以具有顶栅结构，而第二晶体管T2可以具有底栅结构。典型地，相对于晶体管的有源层，如果该晶体管的栅极更加靠近衬底，则该晶体管具有底栅结构。相反，相对于晶体管的有源层，如果该晶体管的栅极更加远离衬底，则该晶体管具有顶栅结构。
在示例实施例中，如图2所示，第一晶体管T1包括依次设置在衬底100上的第一绝缘层101、半导体层102、源漏电极层103、第二绝缘层104和第一栅极层105。第二晶体管T2包括依次设置在衬底100上的第二栅极层106、上述第一绝缘层101、上述半导体层102、上述源漏电极层103和上述第二绝缘层104。也就是说，第一晶体管T1和第二晶体管T2的第一绝缘层101可以同时形成，第一晶体管T1和第二晶体管T2的半导体层102可以同时形成，第一晶体管T1和第二晶体管T2的源漏电极层103可以同时形成，并且第一晶体管T1和第二晶体管T2的第二绝缘层104可以同时形成。
可选地，第一晶体管T1还包括设置在衬底100与第一绝缘层101之间的第一遮光层107a。第一遮光层107a在衬底100上的正投影与第一晶体管T1的有源区在衬底100上的正投影至少部分重叠。当根据本发明的实施例的阵列基板使用在诸如液晶显示器之类的包括背光源的显示装置中时，由设置在衬底100下方的背光源发射的光可能会不利地影响晶体管的有源区的电气性能。通过在衬底100与第一绝缘层101之间设置第一遮光层107a，并且使得第一遮光层107a在衬底100上的正投影与第一晶体管T1的有源区在衬底100上的正投影至少部分重叠，可以消除背光源所发射的光对第一晶体管T1的有源区的不利影响，从而保证第一晶体管T1的性能。
根据本发明的一些示例性实施例，第二晶体管T2还包括设置在衬底100与第二栅极层106之间的第二遮光层107b。第二遮光层170b在衬底100上的正投影与第二晶体管T2的有源区在衬底100上的正投影至少部分重叠。当根据本发明的实施例的阵列基板使用在诸如液晶显示器之类的包括背光源的显示装置中时，由设置在衬底100下方的背光源发射的光可能会不利地影响晶体管的有源区的电气性能。通过在衬底100与第二栅极层106之间设置第二遮光层107b，并且使得第二遮光层107b在衬底100上的正投影与第二晶体管T2的有源区在衬底100上的正投影至少部分重叠，可以消除背光源所发射的光对第二晶体管T2的有源区的不利影响，从而保证第二晶体管T2的性能。
在示例实施例中，第一遮光层107a和第二遮光层107b设置在同一层中。也就是说，可以在同一图案化工艺中同时形成第一遮光层107a和第二遮光层107b，从而简化阵列基板的制作工艺，降低制作成本。
进一步地，如图2所示，阵列基板还可以包括设置在第一遮光层107a和第二遮光层107b与衬底100之间的导电材料层108。
在示例性实施例中，阵列基板还包括依次设置在衬底100上的第一电极层108'、绝缘材料层101'和第二电极层109。第一电极层108'与导电材料层108设置在同一层中，并且绝缘材料层101'与第一绝缘层101设置在同一层中。也就是说，在该示例性实施例中，第一电极层108'可以与导电材料层108同时形成，并且绝缘材料层101'可以与第一绝缘层101同时形成。
本发明的实施例还提供了一种上述任一种阵列基板的制备方法。该制备方法包括：在衬底上依次形成第二栅极层、第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层。特别地，第二晶体管包括第二栅极层、第一绝缘层、半导体层、源漏电极层和第二绝缘层，并且第一晶体管包括该第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层。
在采用上述制备方法制备的阵列基板中，通过将第一晶体管的控制器和第二晶体管的控制极设置在不同层中，并且相应地将每一个栅线组中的第一栅线和第二栅线设置在不同层中，可以消除对于在第一栅线和第二栅线同层设置的情况下，第一栅线与第二栅线之间的间距的需要，从而减小包括该阵列基板的显示装置的金属遮光面积，增大有效像素面积，进而使得显示装置的开口率和透过率提高。而且，由于第一栅线和第二栅线设置在不同层中，因此能够从根本上避免这两条并行栅线之间的电气短路的问题。
在示例性实施例中，上述制备方法还包括在衬底与第一绝缘层之间通过同一图案化工艺同层同材料地形成第一遮光层和第二遮光层。第一遮光层在衬底上的正投影与第一晶体管的有源区在衬底上的正投影至少部分重叠，并且第二遮光层在衬底上的正投影与第二晶体管的有源区在衬底上的正投影至少部分重叠。
在示例性实施例中，上述制备方法还包括：在第一遮光层和第二遮光层与衬底之间形成导电材料层；以及在衬底上形成第一电极层。特别地，采用半阶调光刻掩模板在同一图案化工艺中形成第一电极层、导电材料层、第一遮光层和第二遮光层。
在示例性实施例中，上述制备方法还包括在第一电极层上依次形成绝缘材料层和第二电极层。特别地，采用半阶调光刻掩模板在同一图案化工艺中形成第二电极层和第一栅极层。
以下结合图2和图3（a）-3（f）来具体地说明根据本发明的实施例的阵列基板的制备方法。
首先，如图3（a）所示，在衬底300上依次沉积导电材料层308和遮光材料层307，并且在遮光材料层307上涂敷光致抗蚀剂310。
接着，如图3（b）所示，采用半阶调光刻掩模板对光致抗蚀剂310进行曝光和显影，从而形成厚度不一的光致抗蚀剂图案。
然后，如图3（c）所示，以光致抗蚀剂图案为掩模对导电材料层308和遮光材料层307进行蚀刻，以去除没有覆盖光致抗蚀剂图案的区域上的导电材料和遮光材料。
然后，如图3（d）所示，对光致抗蚀剂图案进行灰化工艺，以除去较薄的光致抗蚀剂图案部分，并且较厚的光致抗蚀剂图案部分被减薄。
接着，如图3（e）所示，以光致抗蚀剂图案为掩模对导电材料层308和遮光材料层307进行进一步蚀刻，以去除没有覆盖光致抗蚀剂图案的区域上的遮光材料。
然后，如图3（f）所示，去除剩余的光致抗蚀剂，以形成第一电极层308'、导电材料层308、第一遮光层307a和第二遮光层307b。
在如图3（a）-3（f）所示的工艺中，仅采用一张掩模板即可同时形成第一电极层308'、导电材料层308、第一遮光层307a和第二遮光层307b，因此可以显著降低阵列基板的制造成本。
此后，在如图3（f）所示的结构上沉积底栅金属材料，并且对底栅金属材料进行图案化以形成第二晶体管T2的第二控制极106。此后，在第二控制极106上方依次形成第一绝缘层101、半导体层102、源漏电极层103、第二绝缘层104，并且在第二绝缘层104中形成过孔以电气连接源漏电极层103。
最后，可以通过与图3（a）-3（f）类似的工艺，采用一张半阶调光刻掩模板同时形成第二电极层109和第一晶体管T1的控制极105，以便显著降低阵列基板的制造成本。
另外，本发明的实施例还提供了一种显示装置，包括上述任一种阵列基板。
在根据本发明的实施例的显示装置中，通过将第一晶体管的控制器和第二晶体管的控制极设置在不同层中，并且相应地将每一个栅线组中的第一栅线和第二栅线设置在不同层中，可以消除对于在第一栅线和第二栅线同层设置的情况下，第一栅线与第二栅线之间的间距的需要，从而减小包括该阵列基板的显示装置的金属遮光面积，增大有效像素面积，进而使得显示装置的开口率和透过率提高。而且，由于第一栅线和第二栅线设置在不同层中，因此能够从根本上避免这两条并行栅线之间的电气短路的问题。
本发明的概念可以广泛地应用于具有显示功能的各种电子系统，例如移动电话、笔记本计算机、液晶电视等等。
除非另外定义，否则本公开使用的技术术语或者科学术语应当为本发明所属领域普通技术人员所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。需要注意的是，在不冲突的前提下，上述实施例中的特征可以任意组合使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何本领域普通技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种阵列基板，包括衬底、设置在衬底上的多个栅线组，以及阵列排布的多个像素单元，所述多个栅线组中的每一个布置在相邻的两行像素单元之间，其中
每个所述栅线组包括相互绝缘的第一栅线和第二栅线，
第一栅线与第一晶体管的控制极连接，
第二栅线与第二晶体管的控制极连接，并且
所述第一晶体管的控制极和所述第二晶体管的控制极设置在不同层中，所述第一栅线在所述衬底上的正投影至少有一部分与所述第二栅线在所述衬底上的正投影不重叠；
其中，所述第一晶体管包括依次设置在所述衬底上的第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层，并且所述第二晶体管包括依次设置在所述衬底上的第二栅极层、所述第一绝缘层、所述半导体层、所述源漏电极层和所述第二绝缘层；所述第一晶体管还包括设置在所述衬底与所述第一绝缘层之间的第一遮光层，所述第一遮光层在所述衬底上的正投影与所述第一晶体管的有源区在所述衬底上的正投影至少部分重叠；所述第二晶体管还包括设置在所述衬底与所述第二栅极层之间的第二遮光层，所述第二遮光层在所述衬底上的正投影与所述第二晶体管的有源区在所述衬底上的正投影至少部分重叠；所述第一遮光层和所述第二遮光层设置在同一层中；并且
所述阵列基板还包括设置在所述第一遮光层和所述第二遮光层与所述衬底之间的导电材料层，并且所述源漏电极层在所述衬底上正投影至少有一部分不位于所述导电材料层在所述衬底上的正投影内。
2.根据权利要求1所述的阵列基板，其中，所述第一栅线与所述第一晶体管的控制极设置在同一层中，并且所述第二栅线与所述第二晶体管的控制极设置在同一层中。
3.根据权利要求1所述的阵列基板，其中，相比于所述第一晶体管的控制极，所述第二晶体管的控制极更靠近于所述衬底。
4.根据权利要求1所述的阵列基板，其中，所述阵列基板还包括延伸方向与所述多个栅线组交叉的多条数据线，其中，每一条数据线与位于其两侧并且与其相邻的第一晶体管和第二晶体管的第一极分别连接。
5.根据权利要求1所述的阵列基板，还包括依次设置在衬底上的第一电极层、绝缘材料层和第二电极层，其中所述第一电极层与所述导电材料层设置在同一层中，所述绝缘材料层与所述第一绝缘层设置在同一层中。
6.一种显示装置，包括权利要求1-5中任一项所述的阵列基板。
7.一种用于根据权利要求1-5中任一项所述的阵列基板的制备方法，
所述制备方法包括：
在所述衬底上依次形成第二栅极层、第一绝缘层、半导体层、源漏电极层、第二绝缘层和第一栅极层；
所述制备方法还包括：在所述衬底与所述第一绝缘层之间通过同一图案化工艺同层同材料地形成第一遮光层和第二遮光层，所述第一遮光层在所述衬底上的正投影与所述第一晶体管的有源区在所述衬底上的正投影至少部分重叠，并且所述第二遮光层在所述衬底上的正投影与所述第二晶体管的有源区在所述衬底上的正投影至少部分重叠；以及
在所述第一遮光层和所述第二遮光层与所述衬底之间形成导电材料层。
8.根据权利要求7所述的制备方法，还包括：
在所述衬底上形成第一电极层，
其中，采用半阶调光刻掩模板在同一图案化工艺中形成所述第一电极层、导电材料层、第一遮光层和第二遮光层。
9.根据权利要求8所述的制备方法，还包括在所述第一电极层上依次形成绝缘材料层和第二电极层，
其中，采用半阶调光刻掩模板在同一图案化工艺中形成所述第二电极层和所述第一栅极层。
CN201810844542.5A 2018-07-27 2018-07-27 阵列基板及其制备方法、显示装置 Active CN110767661B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810844542.5A CN110767661B (zh) 2018-07-27 2018-07-27 阵列基板及其制备方法、显示装置
US16/628,574 US20200381456A1 (en) 2018-07-27 2019-05-31 Array substrate and method for manufacturing the same, display device
PCT/CN2019/089554 WO2020019869A1 (zh) 2018-07-27 2019-05-31 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810844542.5A CN110767661B (zh) 2018-07-27 2018-07-27 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110767661A CN110767661A (zh) 2020-02-07
CN110767661B true CN110767661B (zh) 2023-07-07

Family

ID=69180339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810844542.5A Active CN110767661B (zh) 2018-07-27 2018-07-27 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20200381456A1 (zh)
CN (1) CN110767661B (zh)
WO (1) WO2020019869A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338144B (zh) * 2020-04-14 2023-08-18 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881689A (zh) * 2012-09-21 2013-01-16 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶显示面板
CN105514126A (zh) * 2016-02-19 2016-04-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN206441728U (zh) * 2017-02-15 2017-08-25 京东方科技集团股份有限公司 阵列基板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928160A (en) * 1989-01-17 1990-05-22 Ncr Corporation Gate isolated base cell structure with off-grid gate polysilicon pattern
CN101556413A (zh) * 2008-04-09 2009-10-14 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板及其驱动方法
US10199507B2 (en) * 2012-12-03 2019-02-05 Lg Display Co., Ltd. Thin film transistor, display device and method of manufacturing the same
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN104966696B (zh) * 2015-05-06 2017-11-28 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN107134464A (zh) * 2017-07-03 2017-09-05 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881689A (zh) * 2012-09-21 2013-01-16 京东方科技集团股份有限公司 阵列基板及其制造方法、液晶显示面板
CN105514126A (zh) * 2016-02-19 2016-04-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN206441728U (zh) * 2017-02-15 2017-08-25 京东方科技集团股份有限公司 阵列基板和显示装置

Also Published As

Publication number Publication date
WO2020019869A1 (zh) 2020-01-30
US20200381456A1 (en) 2020-12-03
CN110767661A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
EP2565917B1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
US8379175B2 (en) Interconnection structure between signal line and thin film transistor
KR20100100693A (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
KR20090117521A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7781268B2 (en) Array substrate and display panel
KR102295611B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
CN111916463B (zh) 阵列基板、其制备方法及显示面板
CN110767661B (zh) 阵列基板及其制备方法、显示装置
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US8421096B2 (en) Pixel structure and display panel
US8957420B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
CN106206615A (zh) 一种阵列基板及其制作方法、液晶显示面板
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR20090095988A (ko) 표시 기판 및 이의 제조 방법
CN107154408B (zh) 一种阵列基板及其制备方法
KR100796802B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN113327893B (zh) 阵列基板的制备方法、阵列基板及液晶显示面板
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
CN113327892B (zh) 阵列基板的制备方法、阵列基板及液晶显示面板
CN216288456U (zh) 显示面板
KR101792878B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant