CN113327893B - 阵列基板的制备方法、阵列基板及液晶显示面板 - Google Patents

阵列基板的制备方法、阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN113327893B
CN113327893B CN202110598336.2A CN202110598336A CN113327893B CN 113327893 B CN113327893 B CN 113327893B CN 202110598336 A CN202110598336 A CN 202110598336A CN 113327893 B CN113327893 B CN 113327893B
Authority
CN
China
Prior art keywords
layer
pattern layer
substrate
metal pattern
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110598336.2A
Other languages
English (en)
Other versions
CN113327893A (zh
Inventor
刘凯军
周佑联
刘振
许哲豪
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110598336.2A priority Critical patent/CN113327893B/zh
Publication of CN113327893A publication Critical patent/CN113327893A/zh
Application granted granted Critical
Publication of CN113327893B publication Critical patent/CN113327893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种阵列基板的制备方法、阵列基板及液晶显示面板，涉及显示技术领域，该阵列基板的制备方法，包括：在衬底基板上依次沉积第一金属层和多薄膜层，进行第一道光刻工艺，形成第一金属图案层以及位于第一金属图案层上的多薄膜图案层；依次沉积第一绝缘层和光阻层，从衬底基板远离第一金属图案层的一侧，以第一金属图案层为第一掩膜板，进行第二道光刻工艺，形成光阻图案层；去除未与衬底基板接触的第一绝缘层，并剥离光阻图案层。该制备方法通过将第一次光刻工艺后刻蚀出来的第一金属图案层作为第二道光刻工艺的掩膜板来使用，从而可以节省一道掩膜板，达到降低阵列基板的制造成本的目的。

Description

阵列基板的制备方法、阵列基板及液晶显示面板
技术领域
本申请属于显示技术领域，尤其涉及一种阵列基板的制备方法、阵列基板 及液晶显示面板。
背景技术
液晶显示面板(liquid crystal display，LCD)具有低辐射、体积小及低耗能 等优点，被广泛的应用于笔记本电脑、电视等各种电子设备中。
液晶显示面板通常包括阵列基板(thin film transistor，TFT)、彩膜基板(colorfilter，CF)、夹在阵列基板和彩膜基板之间的液晶(liquid crystal，LC)以及 密封胶框等。
现有技术中，阵列基板的制造技术经历了从7次光刻技术(7mask)到5 次光刻技术(5mask)，再到4次光刻技术(4mask)、3次光刻技术(3mask) 的发展过程，光刻工艺的减少可以降低阵列基板的制作成本和制作周期。
但是，现有技术中的3次光刻技术并不具有实际应用的可能，由此，亟待 一种相对于4次光刻技术可以降低成本的阵列基板的制备方法。
发明内容
本申请实施例提供了一种阵列基板的制备方法、阵列基板及液晶显示面板， 对4次光刻技术进行优化改善，通过在第二道光刻工艺中以第一道光刻工艺刻 蚀出的第一金属图案层为掩膜板，从而可以节省一道光罩，来实现阵列基板的 制造成本的目的。
为达到上述目的，本申请采用如下技术方案：
第一方面，提供了一种阵列基板的制备方法，包括：在衬底基板上依次沉 积第一金属层和多薄膜层，进行第一道光刻工艺，形成第一金属图案层以及位 于所述第一金属图案层上的多薄膜图案层；所述第一金属图案层包括像素电极 线、栅线和栅极；
依次沉积第一绝缘层和光阻层，从所述衬底基板远离所述第一金属图案层 的一侧，以所述第一金属图案层为第一掩膜板，进行第二道光刻工艺，形成光 阻图案层；所述光阻图案层位于与所述衬底基板接触的所述第一绝缘层远离所 述衬底基板的一侧；
去除未与所述衬底基板接触的所述第一绝缘层，并剥离所述光阻图案层；
依次沉积像素电极层和第二金属层，进行第三道光刻工艺，形成像素电极 和第二金属图案层；其中，位于所述栅极上的所述像素电极具有第一间隙，所 述第二金属图案层包括源极、漏极和数据线，所述源极和所述漏极分别位于所 述第一间隙的相对两侧。
第一方面提供的阵列基板，通过在第二道光刻工艺中以第一道光刻工艺刻 蚀出的第一金属图案层作为掩膜板使用，从而可以节省一道光罩，来实现阵列 基板的制造成本的目的。
在第一方面一种可能的实现方式中，在衬底基板上依次沉积第一金属层和 多薄膜层，进行第一道光刻工艺，形成第一金属图案层以及位于所述第一金属 图案层上的多薄膜图案层，包括：在所述衬底基板上，依次沉积所述第一金属 层和所述多薄膜层，采用第二掩膜板进行掩膜和曝光；所述多薄膜层包括依次 重叠的栅极绝缘层、有源层和有源掺杂层，其中，所述栅极绝缘层位于靠近所 述衬底基板的一侧；进行第一次刻蚀，形成所述第一金属图案层以及位于所述 第一金属图案层上的所述多薄膜图案层。
在第一方面一种可能的实现方式中，所述光阻层为负向光阻层。
在第一方面一种可能的实现方式中，依次沉积像素电极层和第二金属层， 进行第三道光刻工艺，形成像素电极和第二金属图案层，包括：依次沉积所述 像素电极层和所述第二金属层，采用第三掩膜板进行掩膜和曝光；进行第三次 刻蚀，形成所述像素电极和所述第二金属图案层。
在第一方面一种可能的实现方式中，在进行第三次刻蚀时，所述制备方法 还包括：在位于所述栅极上的所述有源掺杂层中形成第二间隙，所述第二间隙 与所述第一间隙在所述衬底基板上的投影重合。在该实现方式中，具有第二间 隙的有源掺杂层将划分两部分，一部分与源极、源极下覆盖的局部像素电极相 接触，增强源极导电性，另一部分与漏极、漏极下覆盖的局部像素电极相接触， 增强漏极导电性。
在第一方面一种可能的实现方式中，所述第二掩膜板为灰色调掩膜板，则 在位于走线连接区的所述薄膜图案层中形成第一过孔，在位于绑定引线区的所 述薄膜图案层中形成第二过孔。
在第一方面一种可能的实现方式中，所述第三掩膜板为灰色调掩膜板，则 在进行所述第三次刻蚀时，去除位于绑定引线区的所述像素电极上的所述第二 金属图案层。
第二方面，提供一种由如第一方面中的阵列基板的制备方法制备成的阵列 基板，所述阵列基板包括：衬底基板以及在所述衬底基板上层叠设置的第一金 属图案层和多薄膜图案层；沿所述衬底基板的厚度方向，所述多薄膜图案层位 于所述第一金属图案层远离所述衬底基板的一侧；其中，所述第一金属图案层 包括公共电极线、栅线和栅极；
所述阵列基板还包括：第一绝缘层、像素电极和第二金属图案层；
所述第一绝缘层位于所述衬底基板上未设置所述第一金属图案层的区域； 所述像素电极位于所述多薄膜图案层远离所述衬底基板的一侧和所述第一绝缘 层远离所述衬底基板的一侧，并且，沿所述衬底基板的厚度方向，位于所述栅 极上的所述像素电极具有第一间隙；所述第二金属图案层位于所述像素电极远 离所述衬底基板的一侧。
第三方面，提供一种液晶显示面板，包括：对置基板和如第二方面中的阵 列基板，以及设置在所述对置基板和所述阵列基板之间的液晶层。
第四方面，提供一种液晶显示装置，包括和第三方面所述的液晶显示面板；
本申请实施例提供了一种阵列基板的制备方法、阵列基板、液晶显示面板 及液晶显示装置，通过在第二道光刻工艺中以第一道光刻工艺刻蚀出的第一金 属图案层为掩膜板，从而可以节省一道光罩，来实现阵列基板的制造成本的目 的。
附图说明
图1是本申请实施例提供的一种液晶显示装置的结构示意图；
图2是图1中的一种阵列基板的俯视示意图；
图3是图2中的局部结构示意图；
图4是图3沿AA'方向的截面示意图；
图5是本申请实施例提供的一种阵列基板的制备方法的流程示意图；
图6是本申请实施例提供的另一种阵列基板的制备方法的流程示意图；
图7是图5中S110和图6中S111～S112对应的阵列基板的结构示意图；
图8是图5和图6中的S120对应的阵列基板的结构示意图；
图9是图5和图6中的S130对应的阵列基板的结构示意图；
图10是图5中的S140和图6中的S141～S142对应的阵列基板的结构示意 图；
图11是图6中S151～S152对应的阵列基板的结构示意图。
附图标记：
1-框架；2-盖板玻璃；3-液晶显示面板；4-背光模组；5-电路板；10-显示区； 11-栅线；12-数据线；13-公共电极线；100-子像素区；110-子像素单元；20-周 边区；31-阵列基板；32-对置基板；33-液晶层；300-衬底基板；309-第一金属 层；310-第一金属图案层；311-栅极；319-多薄膜层；320-多薄膜图案层；321- 栅极绝缘层；322-有源层；323-有源掺杂层；329-第二金属层；330-第二金属图 案层；340-像素电极层；341-像素电极；351-第一绝缘层；352-第二绝缘层；360- 公共电极层；361-公共电极；370-钝化层；410-第一掩膜板；420-第二掩膜板； 430-第三掩膜板；440-第四掩膜板；500-光阻层；510-光阻图案层；610-第一间 隙；620-第二间隙；1001-TFT；1002-存储电容；1010-走线连接区，1011-第一 过孔；1020-绑定引线区；1021-第二过孔。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本申请，并不用于限定本申请。
除非另作定义，本申请使用的技术术语或者科学术语应当为本领域技术人 员所理解的通常意义。本申请说明书以及权利要求书中使用的术语“第一”、 “第二”、“第三”、“第四”以及类似的词语并不表示任何顺序、数量或者 重要性，而只是用来区分不同的组成部分。由此，限定有“第一”、“第二”、 “第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。 在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
“左”、“右”、“上”以及“下”等方位术语是相对于附图中的显示组 件示意放置的方位来定义的，应当理解到，这些方向性术语是相对的概念，它 们用于相对于的描述和澄清，其可以根据阵列基板或显示装置所放置的方位的 变化而相应地发生变化。
随着显示技术的发展，液晶显示技术已被广泛的应用于各种电子设备中。 利用液晶显示技术进行显示的电子设备包括液晶显示装置，而液晶显示装置通 常包括液晶显示面板和用于驱动液晶显示面板的驱动装置，液晶显示面板又包 括阵列基板。本申请实施例提供了一种阵列基板，应用于电子设备中的液晶显 示装置中。
其中，电子设备可以为智能手机、平板电脑、电子阅读器、车载电脑、导 航仪、数码相机、智能电视机以及智能可穿戴设备等多种不同类型的电子设备。 本申请实施例对此不进行任何限制。
图1示出了本申请实施例提供的一种液晶显示装置的结构示意图。如图1 所示，液晶显示装置的主要结构包括框架1、盖板玻璃2、液晶显示面板3、背 光模组4、电路板5以及包括摄像头等的其他电子配件。其中，电路板5为用 于驱动液晶显示面板3的驱动装置，或者为驱动液晶显示面板3的驱动装置的 一部分。
如图1所示，液晶显示面板3包括阵列基板31、对置基板32、设置于阵列 基板31和对置基板32之间的液晶层33、以及上下偏光层等。阵列基板31和 对置基板32通过封框胶对合在一起，从而将液晶层33限定在封框胶围成的区 域内。其中，当彩色滤光层设置于对置基板32上时，对置基板32为彩膜基板。
框架1的纵截面呈U型，液晶显示面板3、背光模组4、电路板5以及包 括摄像头等的其他电子配件设置于框架1内，背光模组4位于液晶显示面板3 的下方，电路板5位于背光模组4和框架1之间，盖板2位于液晶显示面板3 远离背光模组4的一侧。
图1的液晶显示装置中的光路传播顺序为：背光模组4射出，依次透过液 晶显示面板3中的阵列基板31、液晶层33、对置基板32，再射出盖板2。
其中，在图1的基础上，图2示出了图1中的一种阵列基板31的俯视示意 图。如图2所示，在该俯视示意图中，阵列基板31包括显示区10和周边区20， 图2中以周边区20环绕显示区10为例进行示意。其中，周边区20用于布线。
如图2所示，显示区10包括多条沿行方向(图2所示的x方向)延伸的栅 线11，以及多条沿列方向延伸的数据线12，其中，x方向和y方向相互垂直。 显示区10还包括栅线11和数据线12相互交叉限定出的子像素区100，每个子 像素区100内分布有一个子像素单元110。
图2以阵列排布的多个矩形子像素区100为例进行示意，此时，沿行方向 排布成一排的子像素单元110称为一行子像素单元110，沿列方向排布成一排 的子像素单元110称为一列子像素单元110。基于此，若每一条栅线11与一行 子像素单元110相连接，每一条数据线12与一列子像素单元110相连接，则栅 线11用于向对应的一行子像素单元110传输扫描信号，数据线12用于向对应 的一列子像素单元110传输数据信号。此处，该多个子像素单元110用于与彩 膜基板上的不同颜色的彩色滤光层组成不同颜色的子像素单元110。
例如，第1个子像素单元与第一颜色彩色滤光层可以组成第一颜色子像素 单元，第2个子像素单元与第二颜色彩色滤光层可以组成第二颜色子像素单元， 第3个子像素单元与第三颜色彩色滤光层可以组成第三颜色子像素单元，其中， 该第一颜色、第二颜色和第三颜色可以分别为红色、绿色和蓝色。由此，由该 第一颜色子像素单元、第二颜色子像素单元和第三颜色子像素单元可以组成一 个像素单元。
图3是图2中的局部结构示意图。图4是图3沿AA'方向的截面示意图。
如图2～图4所示，在范例技术中，每个子像素单元110均包括位于阵列基 板31的衬底基板300上的薄膜晶体管(thin film transistor，TFT)和像素电极 341，像素电极341与TFT的源极(或漏极)电连接。在此基础上，阵列基板 31上还设置有公共电极361，其中，为方便向公共电极361供电，位于所有子 像素区100中的公共电极361可连为一体。或者，每个子像素区100中的公共 电极361分离设置，但通过公共电极线13相连接在一起。应理解，阵列基板 31上的TFT、像素电极341、公共电极361均设置于衬底基板300朝向对置基 板32的一侧。
图4以公共电极361位于TFT和像素电极341之间进行示意，在此情况下， 公共电极361和像素电极341之间通过第二绝缘层352隔离，此外，TFT和公 共电极361之间也可以设置第一绝缘层351，基于此，像素电极341通过贯穿 于第一绝缘层351、公共电极361和第二绝缘层352上的通道与TFT的漏极电 连接。第一绝缘层351和第二绝缘层352均整层铺设于设置于子像素区100， 仅在需要的区域通过开孔等方法去除该区域中的第一绝缘层351，或，去除该 区域中中的第二绝缘层352，或，去除该区域中的第一绝缘层351和第二绝缘 层352。
或者，公共电极361也可以设置于像素电极341远离TFT一侧，在此情况 下，公共电极361和像素电极341之间同样可通过第二绝缘层352进行隔离， 此时，公共电极361包括多个条形电极。
结合上述图4所示的结构，在现有技术中，阵列基板的制造技术经历了从 7次光刻技术、5次光刻技术、4次光刻技术的发展过程。
虽然现有的光刻技术希望通过合并栅极光刻和有源层光刻，以及合并源漏 电极光刻和像素电极光刻，以此来减少工艺时间，提高生产效率，但是，该方 法实现起来较为困难，难以实际应用。
由此，除了现有的光刻技术，如何使用其他方法能达到降低阵列基板的制 造成本的目的，成了亟待解决的问题。
有鉴于此，本申请实施例提供了一种阵列基板的制备方法，通过将第一次 光刻工艺后刻蚀出来的第一金属图案层作为第二道光刻工艺的掩膜板来使用， 从而可以节省一道掩膜板，以达到降低阵列基板的制造成本的目的。
下面结合图2、图7~图11，对本申请实施例提供的阵列基板的制备方法进行详细说明。图5是本申请实施例提供的一种阵列基板的流程示意图，图6是本申请实施例提供的另一种阵列基板的流程示意图，图7是图5中S110和图6中S111~S112对应的阵列基板的结构示意图；图8是图5和图6中的S120对应的阵列基板的结构示意图；图9是图5和图6中的S130对应的阵列基板的结构示意图；图10是图5中的S140和图6中的S141~S142对应的阵列基板的结构示意图；图11是图6中S151~S152对应的阵列基板的结构示意图。
如图5所示，本申请实施例提供的阵列基板的制备方法100包括以下 S110～S140。具体过程如下：
S110、在衬底基板300上依次沉积第一金属层309和多薄膜层319，进行 第一道光刻工艺，形成第一金属图案层310以及位于第一金属图案层310上的 多薄膜图案层320；第一金属图案层310包括公共电极线13、栅线11和栅极311。
应理解，衬底基板300可以为玻璃或石英等。例如，在衬底基板300上可 以采用磁控溅射方法，沉积第一金属层309；然后，采用等离子增强化学气相 沉积法等沉积多薄膜层319。由此，如图7中的(a)所示，沿阵列基板31的 厚度方向，从下往上依次为衬底基板300、第一金属层309、多薄膜层319。
其中，第一金属层309可以为铝钕合金(AlNd)、铝(Al)、铜(Cu)、 钼(Mo)等单层金属层或以其中任意多个组合成的复合金属层。
所谓的多薄膜层319指的是由多层薄膜组成的膜层结构，具体包括的薄膜 材质、数量、排布顺序均可以根据需要进行设置，本申请实施例对此不进行任 何限制。图7中的(a)以三层薄膜为例进行示意。
基于此，进行第一道光刻工艺，可以形成第一金属图案层310以及位于第 一金属图案层310上的多薄膜图案层320。其中，第一金属图案层310的形状 可以根据需要进行设置，本申请实施例对此不进行任何限制。相应的，位于第 一金属图案层310上的多薄膜图案层320的形状(即多薄膜图案层320在衬底 基板300上的投影)应等于或者小于第一金属图案层310的形状(即第一金属 图案层310在衬底基板300上的投影)。
还应理解，在衬底基板300上依次沉积的第一金属层309和多薄膜层319 可以仅铺设于阵列基板31的显示区10中，当然，为了实现检测等其他功能， 也可以铺设于显示区10外围的周边区20中。
S120、依次沉积第一绝缘层351和光阻层500，从衬底基板300远离第一 金属图案层310的一侧，以第一金属图案层310为第一掩膜板410，进行第二 道光刻工艺，形成光阻图案层510。
应理解，第一绝缘层351和光阻层500为整层铺设。由此，如图8中的(a) 和(b)所示，在S110的基础上依次沉积第一绝缘层351和光阻层500时，由 于衬底基板300上部分有第一金属图案层310和多薄膜图案层320，而其他部 分则没有任何膜层，由此，在没有第一金属图案层310和多薄膜图案层320的 区域，沉积的第一绝缘层351将直接与衬底基板300相接触。沿衬底基板的厚 度方向，在没有第一金属图案层310和多薄膜图案层320的区域，从下至上膜 层结构依次为：衬底基板300、第一绝缘层351和光阻层500。
基于此，依次沉积第一绝缘层351和光阻层500后，从衬底基板300远离 第一金属图案层310的一侧，也就是说，如图8中的(b)所示，从衬底基板 300的下方，以第一金属图案层310为第一掩膜板410进行掩膜、曝光和刻蚀。 在进行第二道光刻工艺之后，如图8中的(c)所示，刻蚀了未位于与衬底基板 300接触的第一绝缘层351上方的光阻层500，保留了位于与衬底基板300接触 的第一绝缘层351上方的光阻层500。也即，剩余的未去除的光阻层500(光阻 图案层510)位于与衬底基板300接触的第一绝缘层351远离衬底基板300的 一侧。
应理解，利用第一金属图案层310作为第一掩膜板进行第二道光刻工艺， 可以节省一道光罩，从而起到降低成本的作用。
示例性的，可以采用等离子增强化学气相沉积法沉积第一绝缘层351，第 一绝缘层351的材质可以为氮化硅等。
可选地，作为一种可能实现的方式，光阻层500为负向光阻层。
所谓的负向光阻层指的是进行曝光显影时，不溶于显影液的光阻层。
应理解，位于与衬底基板300接触的第一绝缘层351上的光阻层500，未 被作为第一掩膜板410的第一金属图案层310遮挡，由此，该部分的光阻层500 完全曝光，将不溶于显影液而被保留，其他光阻层500将被溶解，由此，可以 提高良率。
S130、去除未与衬底基板300接触的第一绝缘层351，并剥离光阻图案层 510。
例如，如图9中的(a)所示，可以利用干刻法去除未与衬底基板300接触 的第一绝缘层351。
应理解，如图9中的(b)所示，采用剥离技术将光阻图案层510去除掉， 为下一步工艺中像素电极341、源极和漏极通过有源掺杂层323与有源层322 接触做好了准备。
S140、如图10所示，依次沉积像素电极层340和第二金属层329，进行第 三道光刻工艺，形成像素电极341和第二金属图案层330；其中，如图10中的 (c)所示，位于栅极311上的像素电极341具有第一间隙610，第二金属图案 层330包括源极、漏极和数据线12，源极和漏极分别位于第一间隙610的相对 两侧。
应理解，可以采用溅射方法，沉积像素电极层340和第二金属层329。其 中，像素电极层340的材质可以为氧化铟锡(ITO)等，第二金属层329的材 质可以为钼(Mo)、铬(Cr)等。
应理解，如图10中的(a)和(b)所示，像素电极层340和第二金属层 329均整层铺设。沿阵列基板31的厚度方向，从下往上设置有第一金属图案层 310和多薄膜层319的区域，膜层结构依次为衬底基板300、第一金属图案层 310、多薄膜图案层320、像素电极层340和第二金属层329；未设置第一金属 图案层310的区域，膜层结构依次为衬底基板300、像素电极层340和第二金 属层329。
基于此，进行第三道光刻工艺，可以形成像素电极341和第二金属图案层 330。其中，像素电极341的形状可以根据需要进行设置，本申请实施例对此不 进行任何限制。相应的，位于像素电极341上的第二金属图案层330的形状(即 第二金属图案层330在衬底基板300上的投影)应等于或者小于像素电极341 的形状(即像素电极341在衬底基板300上的投影)。
示例的，如图10中的(c)所示，位于子像素区100中的像素电极341可 以为设置为鱼骨状或者条状。
应理解，形成的源极和数据线12为一体结构。
还应理解，在衬底基板300上依次沉积的像素电极341和第二金属图案层 330可以仅铺设于阵列基板31的显示区10中，当然，为了实现检测等其他功 能，也可以铺设于显示区10外围的周边区20中。
本申请实施例提供的阵列基板的制备方法，通过将第一次光刻工艺后刻蚀 出来的第一金属图案层310作为第二道光刻工艺的掩膜板来使用，从而可以节 省一道掩膜板，以达到降低阵列基板31的制造成本的目的。
可选地，作为一种可能实现的方式，如图6所示，上述S110可以包括：
S111、在衬底基板300上，依次沉积第一金属层309和多薄膜层319，采 用第二掩膜板420进行掩膜和曝光。多薄膜层319包括依次重叠的栅极绝缘层 321、有源层322和有源掺杂层323，其中，栅极绝缘层321位于靠近衬底基板 300的一侧。
应理解，如图7中的(a)和(b)所示，沿阵列基板31的厚度方向，从下 往上依次为衬底基板300、第一金属层309、栅极绝缘层321、有源层322和有 源掺杂层323。
S112、进行第一次刻蚀，形成第一金属图案层310以及位于第一金属图案 层310上的多薄膜图案层320。
第一金属图案层310包括公共电极线13、栅线11和栅极311，如图7中的 (c)所示，第一金属图案层310还包括作为存储电容1002的第一极板的图形。
可选地，作为一种可能实现的方式，如图7中的(c)所示，在S111中， 第二掩膜板420为灰色调掩膜板，则在位于走线连接区1010的多薄膜图案层 320中形成第一过孔1011，在位于绑定引线区1020的多薄膜图案层320中形成 第二过孔1021。
应理解，灰色调掩膜板指的是在掩膜板上使用带有条状(slit)的图形，通 过光线的干涉和衍射效应，在掩膜板上形成半透明的图形区域，在曝光过程中， 光线只能部分透过半透明区域。这样，通过控制曝光量，可是光线通过掩膜板 上的半透明区域后照射到光刻胶上，使光刻胶只能部分曝光，而其他部分可以 充分曝光。显影后，完全曝光区域没有光刻胶，未充分曝光的区域光刻胶的厚 度就会小于完全未曝光的区域，从而在光刻胶上形成三维立体结构。通过控制 灰色调掩膜板上半透明区域的透过率，即线条与空白的占空比，可以控制光刻 胶的厚度。这种在掩膜板上使用半透明图形从而在光刻胶上形成厚度不同的三 维图案的方法统称为灰色调掩膜板技术。
应理解，走线连接区1010指的是在显示区10中将第一金属图案层310与 其他层相连接时，需要设置过孔的区域。绑定引线区1020指的是将显示区10 中的线路与周边区20中的线路或外界的线路相连接时，需要设置过孔的区域。
其中，走线连接区1010的位置、尺寸以及绑定引线区1020的位置、尺寸 可以根据需要进行设置本申请实施例对此不进行任何限制。
第一过孔1011的尺寸与第二过孔1021的尺寸可以根据需要进行设置，第 一过孔1011的尺寸和第二过孔1021的尺寸可以相同也可以不相同，本申请实 施例对此不进行任何限制。
由此，在本申请实施例中，可以在掩膜板上形成半透明的图形区域，该半 透明的图形区域与需要设置的第一过孔1011和第二过孔1021在衬底基板300 上的投影重合。由此，在曝光过程中，光线通过掩膜板上的半透明区域后照射 到多薄膜层319上，使得走线连接区1010中的第一过孔1011处光刻胶未充分 曝光，而其他部分可以充分曝光，同理，使得绑定引线区1020中的第二过孔 1021处的光刻胶未充分曝光，而其他部分可以充分曝光。例如，可以通过反应 离子刻蚀方法，在第一次刻蚀时，刻蚀出第一过孔1011和第二过孔1021。
可选地，作为一种可能实现的方式，如图6所示，上述S140可以包括：
S141、依次沉积像素电极层340和第二金属层329，采用第三掩膜板430 进行掩膜和曝光。
应理解，如图10中的(a)和(b)所示，沿阵列基板31的厚度方向，从 下往上，设置有第一金属图案层310和多薄膜层319的区域，膜层结构依次为 衬底基板300、第一金属图案层310、多薄膜图案层320、像素电极层340和第 二金属层329；未设置第一金属图案层310的区域，膜层结构依次为衬底基板 300、像素电极层340和第二金属层329。
S142、进行第三次刻蚀，形成像素电极341和第二金属图案层330。
可选地，作为一种可能实现的方式，如图10中的(b)和(c)所示，第三 掩膜板430为灰色调掩膜板，则在进行第三次刻蚀时，去除位于绑定引线区1020 的像素电极341上的第二金属图案层330。
应理解，位于绑定引线区1020的像素电极341上的第二金属图案层330 去除后，绑定引线区1020的像素电极341则可以作为绑定引线与其他线路相连 接，例如，与周边区20的线路或外界线路相连接。
在进行第三次刻蚀时，制备方法100还包括：
如图10中的(c)所示，在位于栅极311上的有源掺杂层中形成第二间隙 620，第二间隙620与第一间隙610在衬底基板300上的投影重合。
由此，具有第二间隙620的有源掺杂层划分为两部分，一部分与源极、源 极下覆盖的局部像素电极341相接触，增强源极导电性，另一部分与漏极、漏 极下覆盖的局部像素电极341相接触，增强漏极导电性。
可选地，在形成像素电极341和第二金属图案层330之后，如图6所示， 制备方法100还包括：
S151、沉积钝化层370，采用第四掩膜板440进行掩膜和曝光。
S152、进行第四次刻蚀，去除位于绑定引线区1020的像素电极341上的钝 化层370。
应理解，如图11中的(a)和(b)所示，钝化层370为整层铺设，其中， 钝化层370的材质可以为氮化硅等。
如图11中的(c)所示，通过刻蚀去除掉位于绑定引线区1020的像素电极 341上的钝化层370，由此，可以露出作为用于连接其他线路的绑定引线的像素 电极341，而对其他区域形成保护，例如，形成对源漏极之间的沟道的保护， 得到完整的TFT结构。
本申请实施例还提供一种阵列基板，由上述阵列基板的制备方法100制备 成的阵列基板。
该阵列基板包括：衬底基板以及在衬底基板上层叠设置的第一金属图案层 和多薄膜图案层；沿衬底基板的厚度方向，多薄膜图案层位于第一金属图案层 远离所述衬底基板的一侧；其中，第一金属图案层包括公共电极线、栅线和栅 极。
阵列基板还包括：第一绝缘层、像素电极和第二金属图案层。
第一绝缘层位于衬底基板上未设置第一金属图案层的区域；像素电极位于 多薄膜图案层远离衬底基板的一侧和第一绝缘层远离衬底基板的一侧，并且， 沿衬底基板的厚度方向，位于栅极上的像素电极具有第一间隙；第二金属图案 层位于像素电极远离衬底基板的一侧。
本申请实施例提供的阵列基板的有益效果与上述阵列基板的制备方法对应 的有益效果相同，在此不再赘述。
本申请实施例还提供一种液晶显示面板，包括：对置基板和如上所述的阵 列基板，以及设置在对置基板和所述阵列基板之间的液晶层。
本申请实施例提供的液晶显示面板的有益效果与上述阵列基板的制备方法 对应的有益效果相同，在此不再赘述。
本申请实施例还提供一种液晶显示装置，包括如上所述的液晶显示面板。
本申请实施例提供的液晶显示装置的有益效果与上述阵列基板的制备方法 对应的有益效果相同，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照 前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其 依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特 征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申 请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上依次沉积第一金属层和多薄膜层，进行第一道光刻工艺，形成第一金属图案层以及位于所述第一金属图案层上的多薄膜图案层；所述第一金属图案层包括公共电极线、栅线和栅极；
依次沉积第一绝缘层和光阻层，从所述衬底基板远离所述第一金属图案层的一侧，以所述第一金属图案层为第一掩膜板，进行第二道光刻工艺，形成光阻图案层；所述光阻图案层位于与所述衬底基板接触的所述第一绝缘层远离所述衬底基板的一侧；所述光阻层为负向光阻层；
去除未与所述衬底基板接触的所述第一绝缘层，并剥离所述光阻图案层；
依次沉积像素电极层和第二金属层，进行第三道光刻工艺，形成像素电极和第二金属图案层；其中，位于所述栅极上的所述像素电极具有第一间隙，所述第二金属图案层包括源极、漏极和数据线，所述源极和所述漏极分别位于所述第一间隙的相对两侧。
2.根据权利要求1所述的制备方法，其特征在于，在衬底基板上依次沉积第一金属层和多薄膜层，进行第一道光刻工艺，形成第一金属图案层以及位于所述第一金属图案层上的多薄膜图案层，包括：
在所述衬底基板上，依次沉积所述第一金属层和所述多薄膜层，采用第二掩膜板进行掩膜和曝光；所述多薄膜层包括依次重叠的栅极绝缘层、有源层和有源掺杂层，其中，所述栅极绝缘层位于靠近所述衬底基板的一侧；
进行第一次刻蚀，形成所述第一金属图案层以及位于所述第一金属图案层上的所述多薄膜图案层。
3.根据权利要求2所述的制备方法，其特征在于，所述光阻层为负向光阻层。
4.根据权利要求3所述的制备方法，其特征在于，依次沉积像素电极层和第二金属层，进行第三道光刻工艺，形成像素电极和第二金属图案层，包括：
依次沉积所述像素电极层和所述第二金属层，采用第三掩膜板进行掩膜和曝光；
进行第三次刻蚀，形成所述像素电极和所述第二金属图案层。
5.根据权利要求4所述的制备方法，其特征在于，在进行第三次刻蚀时，所述制备方法还包括：
在位于所述栅极上的所述有源掺杂层中形成第二间隙，所述第二间隙与所述第一间隙在所述衬底基板上的投影重合。
6.根据权利要求2所述的制备方法，其特征在于，所述第二掩膜板为灰色调掩膜板，则在位于走线连接区的所述多薄膜图案层中形成第一过孔，在位于绑定引线区的所述多薄膜图案层中形成第二过孔。
7.根据权利要求4或5所述的制备方法，其特征在于，所述第三掩膜板为灰色调掩膜板，则在进行所述第三次刻蚀时，去除位于绑定引线区的所述像素电极上的所述第二金属图案层。
8.根据权利要求7所述的制备方法，其特征在于，在形成公共电极和第二金属图案层之后，所述制备方法还包括：
沉积钝化层，采用第四掩膜板进行掩膜和曝光；
进行第四次刻蚀，去除位于所述绑定引线区的所述像素电极上的所述钝化层。
9.一种如权利要求1所述阵列基板的制备方法制备成的阵列基板，其特征在于，所述阵列基板包括：衬底基板以及在所述衬底基板上层叠设置的第一金属图案层和多薄膜图案层；沿所述衬底基板的厚度方向，所述多薄膜图案层位于所述第一金属图案层远离所述衬底基板的一侧；其中，所述第一金属图案层包括公共电极线、栅线和栅极；
所述阵列基板还包括：第一绝缘层、像素电极和第二金属图案层；
所述第一绝缘层位于所述衬底基板上未设置所述第一金属图案层的区域；所述像素电极位于所述多薄膜图案层远离所述衬底基板的一侧和所述第一绝缘层远离所述衬底基板的一侧，并且，沿所述衬底基板的厚度方向，位于所述栅极上的所述像素电极具有第一间隙；所述第二金属图案层位于所述像素电极远离所述衬底基板的一侧。
10.一种液晶显示面板，其特征在于，包括：对置基板和如权利要求9所述的阵列基板，以及设置在所述对置基板和所述阵列基板之间的液晶层。
CN202110598336.2A 2021-05-31 2021-05-31 阵列基板的制备方法、阵列基板及液晶显示面板 Active CN113327893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110598336.2A CN113327893B (zh) 2021-05-31 2021-05-31 阵列基板的制备方法、阵列基板及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110598336.2A CN113327893B (zh) 2021-05-31 2021-05-31 阵列基板的制备方法、阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
CN113327893A CN113327893A (zh) 2021-08-31
CN113327893B true CN113327893B (zh) 2022-02-08

Family

ID=77422564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110598336.2A Active CN113327893B (zh) 2021-05-31 2021-05-31 阵列基板的制备方法、阵列基板及液晶显示面板

Country Status (1)

Country Link
CN (1) CN113327893B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076864A (ko) * 1999-03-16 2000-12-26 마츠시타 덴끼 산교 가부시키가이샤 능동 소자 어레이 기판의 제조 방법
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
KR20070004276A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 어레이 기판의 제조방법
KR20070040145A (ko) * 2005-10-11 2007-04-16 삼성전자주식회사 가요성 표시 장치용 표시판 및 그 제조 방법
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
CN113327893A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US7876390B2 (en) Liquid crystal display fabrication method
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
US8754415B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
EP2565916A1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US20150155305A1 (en) Tn-type array substrate and fabrication method thereof, and display device
CN100485470C (zh) 液晶显示器及其制造方法
CN113948533A (zh) 阵列基板及其制作方法
US7781268B2 (en) Array substrate and display panel
JP2007114773A (ja) アレイ基板及びこれの製造方法
CN114089571A (zh) 阵列基板及制作方法和显示面板
KR100940569B1 (ko) 박막 트랜지스터 기판
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
US20080191211A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device
CN113327893B (zh) 阵列基板的制备方法、阵列基板及液晶显示面板
KR20070072183A (ko) 액정표시소자 및 제조방법
CN113327892B (zh) 阵列基板的制备方法、阵列基板及液晶显示面板
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
CN108594547B (zh) 像素结构及其制作方法、阵列基板和显示装置
CN110767661B (zh) 阵列基板及其制备方法、显示装置
JP2003295220A (ja) 液晶用マトリクス基板、ならびに液晶用マトリクス基板の製造方法および電子回路基板の接続部形成方法
KR20070072204A (ko) 액정표시소자 및 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant