CN113948533A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN113948533A
CN113948533A CN202111212323.3A CN202111212323A CN113948533A CN 113948533 A CN113948533 A CN 113948533A CN 202111212323 A CN202111212323 A CN 202111212323A CN 113948533 A CN113948533 A CN 113948533A
Authority
CN
China
Prior art keywords
layer
insulating layer
bridge
drain
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111212323.3A
Other languages
English (en)
Inventor
钟德镇
苏子芳
严婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202111212323.3A priority Critical patent/CN113948533A/zh
Publication of CN113948533A publication Critical patent/CN113948533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法，制作方法包括提供基底；在基底上形成第一金属层和第一绝缘层；在第一绝缘层上覆盖第一正性光阻层；从基底的顶部利用第一半色调掩膜板对第一正性光阻层进行曝光，最终形成扫描线、栅极和触控引线、在栅极绝缘层上形成整面的第二绝缘层；在第二绝缘层上覆盖负性光阻层；从基底的底部对负性光阻层进行曝光和显影，最终对应扫描线、栅极和触控引线的位置去除第二绝缘层，而其他区域则保留第二绝缘层；在第二绝缘层上形成整面的第二金属层；对第二金属层进行图形化处理，使第二金属层形成源极、漏极、数据线和触控桥接部。本发明的阵列基板及其制作方法不仅节约了成本，还提高了开口率。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示器设备技术领域，特别是涉及阵列基板及其制作方法。
背景技术
目前，金属氧化物TFT相比低温多晶硅TFT和非晶硅TFT，具有更高电子迁移率、高透光率、低漏电流、低沉积温度、低制造成本等优点而受到广泛关注。然而，在金属氧化物TFT结构中，为了防止金属氧化物背沟道的刻蚀损伤，通常采用刻蚀阻挡层(Etch StopLayer，ESL)结构，来防止背沟道刻蚀损伤，但是需要增加一次光罩，并且在TFT的S/D(源极/漏极)电极制作前，通常进行导体化处理来保证S/D与半导体层间良好的欧姆接触。此种方式中，两步光刻工艺累积的对准偏差限制了有源沟道尺寸的精度，这不利于TFT器件尺寸的“小型化”，同时，刻蚀阻挡层(ESL)结构中引入的刻蚀阻挡层增加了一道薄膜生长和光刻工序，增加了工艺复杂性和成本，间接降低了金属氧化物的市场竞争力。
并且，如图1和图2所示，目前的金属氧化物半导体in cell触控的阵列架构，在有OC平坦层42的情况下：制程均在10mask及以上。具体制程依次包括：通过一次构图工艺(1Mask)形成包括栅极31和扫描线37的图形；通过一次构图工艺(2Mask)形成包括栅极绝缘层32的图形；通过一次构图工艺(3Mask)形成包括金属氧化物半导体层33的图形；通过一次构图工艺(4Mask)形成包括覆盖金属氧化物半导体层33的蚀刻阻挡层34的图形；通过一次构图工艺(5Mask)形成包括源极线、漏极35、源极36、源极线(图中未示出)以及连接相邻俩扫描线37之间桥接层38的图形；形成第一绝缘层图形；通过一次构图工艺(6Mask)形成包括OC平坦层42图形；通过一次构图工艺(7Mask)形成包括公共电极41的图形；通过一次构图工艺(8Mask)在公共电极41上方形成触控引线；通过一次构图工艺(9Mask)形成第二绝缘层图形，并在漏极35上方形成贯穿导通孔104；通过一次构图工艺(10Mask)形成像素电极39的图形，像素电极39通过导通孔104与漏极35连接。
另外，在没有OC平坦层42的情况下：制程均在8mask及以上。其中，触控引线与源极、漏极以及源极线一次构图工艺形成，因此，源极线(Source Line)与触控引线(TP Line)之间设计距离至少在4-5um，开口率损失较大。
由上可知，以上方式制成的金属氧化物半导体in cell触控的阵列架构无法同时满足高透过率以及低TP Loading。
发明内容
有鉴于此，本发明提供一种阵列基板及其制作方法，不仅节约了成本，还提高开口率。
一种阵列基板的制作方法，制作方法包括：
提供基底；
在基底上依次形成整面的第一金属层和第一绝缘层；
在第一绝缘层上覆盖第一正性光阻层；
从基底的顶部利用第一半色调掩膜板对第一正性光阻层进行曝光，其中第一半色调掩膜板包括第一不透光区、第一半透光区和第一全透光区，第一不透光区对应扫描线、栅极和触控引线的导线部，第一半透光区对应触控引线的连接部，第一全透光区对应其他区域；
对第一正性光阻层进行显影，在对应扫描线、栅极和导线部的位置保留第一正性光阻层，在对应连接部的位置保留第一正性光阻层，且与连接部对应的第一正性光阻层的厚度小于与扫描线、栅极和导线部对应的第一正性光阻层的厚度，而其他区域则去除第一正性光阻层；
对第一绝缘层和第一金属层进行图形化处理，使第一金属层形成扫描线、栅极和触控引线，使第一绝缘层形成覆盖扫描线、栅极和触控引线的栅极绝缘层，其中触控引线包括导线部和连接部，导线部位于相邻的两根扫描线之间，连接部分别位于导线部的两端并与导线部相连，栅极与扫描线相连；
对第一正性光阻层进行灰化减薄，以去除与连接部对应的第一正性光阻层，但仍保留与扫描线、栅极和导线部对应的第一正性光阻层；
再次对第一绝缘层进行图形化处理，以去除覆盖在连接部上的栅极绝缘层，使连接部露出；
剥离第一正性光阻层；
在栅极绝缘层上形成整面的第二绝缘层；
在第二绝缘层上覆盖负性光阻层；
从基底的底部对负性光阻层进行曝光；
对负性光阻层进行显影，在对应扫描线、栅极和触控引线的位置去除负性光阻层，而其他区域则保留负性光阻层；
对第二绝缘层进行图形化处理，去除与扫描线、栅极和触控引线对应的第二绝缘层，以露出栅极绝缘层和连接部；
剥离负性光阻层；
在第二绝缘层上形成整面的第二金属层；
对第二金属层进行图形化处理，使第二金属层形成源极、漏极、数据线和触控桥接部，其中，源极与漏极相互间隔形成沟道区，数据线与源极相连，触控桥接部跨越扫描线，且触控桥接部的两端分别与相邻的两根触控引线端部的连接部接触，使相邻两根触控引线通过触控桥接部电性连接。
在本发明的实施例中，上述半导体层包括第一连接部、第二连接部与第三连接部，所述第一连接部与所述漏极层叠设置，所述第二连接部填充在所述通孔内并连接于所述第一连接部与所述第三连接部之间，所述第三连接部与所述源极层叠设置。
在本发明的实施例中，上述制作方法还包括：
在所述源极、所述漏极、所述数据线和所述触控桥接部上形成整面的金属氧化物半导体层；
在所述金属氧化物半导体层上覆盖第二正性光阻层；
利用第二半色调掩膜板对所述第二正性光阻层进行曝光，其中所述第二半色调掩膜板包括第二不透光区、第二半透光区和第二全透光区，所述第二不透光区对应有源层，所述第二半透光区对应源极层叠部、漏极层叠部、数据线层叠部和桥接层叠部，所述第二全透光区对应其他区域；
对所述第二正性光阻层进行显影，在对应所述有源层的位置保留所述第二正性光阻层，在对应所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部的位置保留所述第二正性光阻层，且与所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部对应的所述第二正性光阻层的厚度小于与所述有源层对应的所述第二正性光阻层的厚度，而其他区域则去除所述第二正性光阻层；
对所述金属氧化物半导体层进行图形化处理，使所述金属氧化物半导体层形成所述有源层、所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部，其中所述有源层位于所述沟道区，所述源极层叠部与所述源极层叠，所述漏极层叠部与所述漏极层叠，所述数据线层叠部与所述数据线层叠，所述桥接层叠部与所述触控桥接部层叠；
对所述第二正性光阻层进行灰化减薄，以去除与所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部对应的所述第二正性光阻层，但仍保留与所述有源层对应的所述第二正性光阻层；
对所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部进行氢化处理或者离子掺杂处理，使所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部由半导体转变为导体化，而所述有源层保留为半导体；
剥离所述第二正性光阻层。
在本发明的实施例中，上述制作方法还包括：
在所述源极层叠部、所述漏极层叠部、所述有源层、所述桥接层叠部、和所述数据线层叠部上形成整面的第三绝缘层；
对所述第三绝缘层进行图形化处理，使所述第三绝缘层在对应所述桥接层叠部的位置形成第一导通孔，所述桥接层叠部通过所述第一导通孔露出；
在所述第三绝缘层上形成整面的第一透明导电层；
对所述第一透明导电层进行图形化处理，使所述第一透明导电层形成公共电极，所述公共电极填入所述第一导通孔内与所述桥接层叠部接触，所述公共电极通过所述桥接层叠部以及所述触控桥接部与所述触控引线导电连接。
在本发明的实施例中，上述制作方法还包括：
利用第二半色调掩膜板对所述第二正性光阻层进行曝光时，所述第二半透光区还对应像素电极；
对所述第二正性光阻层进行显影时，在对应所述像素电极的位置还保留所述第二正性光阻层，且与所述像素电极对应的所述第二正性光阻层的厚度小于与所述有源层对应的所述第二正性光阻层的厚度；
对所述金属氧化物半导体层进行图形化处理时，使所述金属氧化物半导体层还形成所述像素电极，其中所述像素电极与所述漏极层叠部相连；
对所述第二正性光阻层进行灰化减薄时，还去除与所述像素电极对应的所述第二正性光阻层；
对所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部进行氢化处理或者离子掺杂处理时，还同时对所述像素电极进行氢化处理或者离子掺杂处理，使所述像素电极由半导体转变为导体化。
在本发明的实施例中，上述制作方法还包括：
在所述源极层叠部、所述漏极层叠部、所述有源层、所述桥接层叠部和所述数据线层叠部上形成整面的第三绝缘层；
在所述第三绝缘层上形成整面的平坦层；
对所述平坦层和所述第三绝缘层进行图形化处理，使所述平坦层和所述第三绝缘层在对应所述桥接层叠部的位置形成第二导通孔，所述桥接层叠部通过所述第二导通孔露出；
在所述平坦层上形成整面的第二透明导电层；
对所述第二透明导电层进行图形化处理，使所述第二透明导电层形成公共电极，所述公共电极填入所述第二导通孔内与所述桥接层叠部接触，所述公共电极通过所述桥接层叠部以及所述触控桥接部与所述触控引线导电连接；
在所述公共电极上形成整面的第四绝缘层；
对所述第四绝缘层进行图形化处理，使所述第四绝缘层、所述平坦层和所述第三绝缘层在对应所述漏极层叠部的位置形成第三导通孔，所述漏极层叠部通过所述第三导通孔露出；
在所述第四绝缘层上形成整面的第三透明导电层；
对所述第三透明导电层进行图形化处理，使所述第三透明导电层形成像素电极，所述像素电极填入所述第三导通孔内与所述漏极层叠部接触，所述像素电极通过所述漏极层叠部与所述漏极导电连接。
本发明还提供一种阵列基板，阵列基板包括：
基底；
形成在所述基底上的扫描线、栅极和触控引线，所述触控引线包括导线部和连接部，所述导线部位于相邻的两根所述扫描线之间，所述连接部分别位于所述导线部的两端并与所述导线部相连，所述栅极与所述扫描线相连；
对应覆盖在所述扫描线、所述栅极和所述导线部上的栅极绝缘层，所述连接部上未覆盖有所述栅极绝缘层；
形成在所述栅极绝缘层上的第二绝缘层，所述第二绝缘层覆盖除所述扫描线、所述栅极和所述触控引线之外的区域，所述连接部上未覆盖有所述第二绝缘层；
形成在所述第二绝缘层上的源极、漏极、数据线和触控桥接部，其中，所述源极与所述漏极相互间隔形成沟道区，所述数据线与所述源极相连，所述触控桥接部跨越所述扫描线，且所述触控桥接部的两端分别与相邻的两根所述触控引线端部的所述连接部接触，使相邻两根所述触控引线通过所述触控桥接部电性连接。
在本发明的实施例中，上述阵列基板还包括：
形成在所述源极、所述漏极、所述数据线和所述触控桥接部上的源极层叠部、漏极层叠部、有源层、数据线层叠部和桥接层叠部，所述有源层位于所述沟道区，所述源极层叠部与所述源极层叠，所述漏极层叠部与所述漏极层叠，所述数据线层叠部与所述数据线层叠，所述桥接层叠部与所述触控桥接部层叠；
所述源极层叠部、所述漏极层叠部、所述有源层、所述数据线层叠部和所述桥接层叠部由金属氧化物半导体材料制作形成，其中所述源极层叠部、所述漏极层叠部、所述数据线层叠部和所述桥接层叠部经过氢化处理或者离子掺杂处理而由半导体转变为导体化，而所述有源层保留为半导体。
在本发明的实施例中，上述阵列基板还包括：
与所述源极层叠部、所述漏极层叠部、所述有源层、所述数据线层叠部和所述桥接层叠部位于同一层且由相同材料制作形成的像素电极；
所述像素电极与所述漏极层叠部相连，所述像素电极经过氢化处理或者离子掺杂处理而由半导体转变为导体化。
在本发明的实施例中，上述阵列基板还包括：
形成在所述源极层叠部、所述漏极层叠部、所述有源层、所述桥接层叠部、所述数据线层叠部和所述像素电极上的第三绝缘层，所述第三绝缘层在对应所述桥接层叠部的位置形成第一导通孔；
形成在所述第三绝缘层上的公共电极，所述公共电极填入所述第一导通孔内与所述桥接层叠部接触，所述公共电极通过所述桥接层叠部以及所述触控桥接部与所述触控引线导电连接。
在本发明的实施例中，上述阵列基板还包括：
形成在所述源极层叠部、所述漏极层叠部、所述有源层、所述桥接层叠部和所述数据线层叠部上的第三绝缘层；
形成在所述第三绝缘层上的平坦层，所述平坦层和所述第三绝缘层在对应所述桥接层叠部的位置形成第二导通孔；
形成在所述平坦层上的公共电极，所述公共电极填入所述第二导通孔内与所述桥接层叠部接触，所述公共电极通过所述桥接层叠部以及所述触控桥接部与所述触控引线导电连接；
形成在所述公共电极上的第四绝缘层，所述第四绝缘层、所述平坦层和所述第三绝缘层在对应所述漏极层叠部的位置形成第三导通孔；
形成在所述第四绝缘层上的像素电极，所述像素电极填入所述第三导通孔内与所述漏极层叠部接触，所述像素电极通过所述漏极层叠部与所述漏极导电连接。
本发明的阵列基板首先通过在基底上依次形成整面的第一金属层和第一绝缘层，并在第一绝缘层上覆盖第一正性光阻层；然后从基底的顶部利用第一半色调掩膜板对第一正性光阻层进行曝光以及显影；再通过图形化处理使第一金属层形成扫描线、栅极和触控引线，使第一绝缘层形成覆盖扫描线、栅极和触控引线的栅极绝缘层。紧接着，在栅极绝缘层上形成整面的第二绝缘层，在第二绝缘层上覆盖负性光阻层；并从基底的底部对负性光阻层进行曝光以及显影。此时，通过利用图形化处理后的第一金属层替代光罩(Mask)的功能，就无需额外增加一道光罩(Mask)对负性光阻层进行曝光，同样能够完成对第二绝缘层进行图形化处理，最终达到去除与扫描线、栅极和触控引线对应的第二绝缘层，以露出栅极绝缘层和连接部的目的。省去了一张制作第二绝缘层的掩膜板(Mask)。
其中，触控引线包括导线部和连接部，导线部位于相邻的两根扫描线之间，连接部分别位于导线部的两端并与导线部相连，在对第一绝缘层进行图形化处理时，还需去除覆盖在连接部上的栅极绝缘层，使连接部露出；在对第二绝缘层进行图形化处理，同样需要去除连接部上的栅极绝缘层，使连接部露出。最后，在第二绝缘层上形成整面的第二金属层；对第二金属层进行图形化处理，使第二金属层形成源极、漏极、数据线和触控桥接部，通过触控桥接部的两端分别与相邻的两根触控引线端部露出的连接部接触，达到相邻两根触控引线通过触控桥接部电性连接的目的。此时，由于触控引线的连接部在对第一绝缘层、第二绝缘层进行图形化处理时已经露出，因此，无需额外增加一道光罩(Mask)用于单独制作用于相邻两根触控引线电性连接的桥接孔。省去了一张制作桥接孔的掩膜板(Mask)。
同时，触控引线由第一金属层图形化处理后形成，数据线由第二金属层图形化处理后形成。故相对触控引线与数据线采用同层金属层形成，不仅可以使触控引线与数据线之间设计空间值为0-1um，还提高了开口率，且不会增大触控引线的负荷(TP Loading)。
附图说明
图1为现有技术中的阵列基板的局部截面结构示意图。
图2为现有技术中的阵列基板的局部截面结构示意图。
图3至图8为本发明的阵列基板的制作方法的截面制作流程示意图S1-S6。
图9是图8所示的阵列基板的平面结构示意图。
图10至图15为本发明的阵列基板的制作方法的截面制作流程示意图S7-S12。
图16是图15所示的阵列基板的平面结构示意图。
图17至图20本发明的阵列基板的制作方法的截面制作流程示意图S13-S16。
图21是图20所示的阵列基板的平面结构示意图。
图22为本发明的阵列基板的制作方法的截面制作流程示意图S17。
图23是图22所示的阵列基板的平面结构示意图。
图24至图25本发明第一实施例的阵列基板的制作方法的截面制作流程示意图S18-S19。
图26是图25所示的阵列基板的平面结构示意图。
图27至图29本发明第二实施例的阵列基板的制作方法的平面流程示意图S18’-S20’。
图30是图29所示的阵列基板的截面结构示意图。
具体实施方式
为了便于本领域技术人员的理解，本申请通过以下实施例对本申请提供的技术方案的具体实现过程进行说明。
第一实施例
图3至图8为本发明的阵列基板的制作方法的截面制作流程示意图S1-S6，图9是图8所示的阵列基板的平面结构示意图，图10至图15为本发明的阵列基板的制作方法的截面制作流程示意图S7-S12，图16是图15所示的阵列基板的平面结构示意图，图17至图20本发明的阵列基板的制作方法的截面制作流程示意图S13-S16，图21是图20所示的阵列基板的平面结构示意图，图22为本发明的阵列基板的制作方法的截面制作流程示意图S17，图23是图22所示的阵列基板的平面结构示意图，图24至图25本发明第一实施例的阵列基板的制作方法的截面制作流程示意图S18-S19，图26是图25所示的阵列基板的平面结构示意图。
如图1至图26所示，本发明第一实施例提供一种阵列基板的制作方法，制作方法包括：
S1：如图3至图9所示，提供基底11，基底11可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
在基底11上依次形成整面的第一金属层12和第一绝缘层13。其中，第一金属层12可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成；第一绝缘层13例如采用氧化硅(SiOx)，氮化硅(SiNx)或二者的组合。
在第一绝缘层13上覆盖第一正性光阻层14；其中，第一正性光阻层14被照到光的部分会溶于光阻显影液，而没有照到光的部分不会溶于光阻显影液进而保留在第一绝缘层13上。
从基底11的顶部利用第一半色调掩膜板15对第一正性光阻层14进行曝光，其中第一半色调掩膜板15包括第一不透光区151、第一半透光区152和第一全透光区153，第一不透光区151对应扫描线121、栅极122和触控引线123的导线部1231，第一半透光区152对应触控引线123的连接部1232，第一全透光区153对应其他区域。
S2:如图4和图9所示，对第一正性光阻层14进行显影，在对应扫描线121、栅极122和导线部1231的位置保留第一正性光阻层14，在对应连接部1232的位置保留第一正性光阻层14，且与连接部1232对应的第一正性光阻层14的厚度小于与扫描线121、栅极122和导线部1231对应的第一正性光阻层14的厚度，而其他区域则去除第一正性光阻层14。
S3:如图5和图9所示，对第一绝缘层13和第一金属层12进行图形化处理，使第一金属层12形成扫描线121、栅极122和触控引线123，使第一绝缘层13形成覆盖扫描线121、栅极122和触控引线123的栅极绝缘层131，其中触控引线123包括导线部1231和连接部1232，导线部1231位于相邻的两根扫描线121之间，连接部1232分别位于导线部1231的两端并与导线部1231相连，栅极122与扫描线121相连。在本实施例中，对第一绝缘层13和第一金属层12进行图形化处理具体为：先对第一绝缘层13进行干蚀刻形成栅极绝缘层131，然后对第一金属层12进行湿蚀刻形成扫描线121、栅极122和触控引线123。
S4:如图6和图9所示，对第一正性光阻层14进行灰化减薄，以去除与连接部1232对应的第一正性光阻层14，但仍保留与扫描线121、栅极122和导线部1231对应的第一正性光阻层14。
S5:如图7和图9所示，再次对第一绝缘层13进行图形化处理，以去除覆盖在连接部1232上的栅极绝缘层131，使连接部1232露出。在本实施例中，再次对第一绝缘层13进行图形化处理具体为：再次对第一绝缘层13进行干蚀刻使连接部1232露出，继续保留扫描线121、栅极122和导线部1231上的栅极绝缘层131，以避免扫描线121、栅极122和导线部1231在后续的制程中不被腐蚀。
S6:如图8和图9所示，在对第一绝缘层13进行图形化处理后，剥离第一正性光阻层14以露出栅极绝缘层131。
S7:如图10和图16所示，在栅极绝缘层131上形成整面的第二绝缘层16。在第二绝缘层16上覆盖负性光阻层17。从基底11的底部对负性光阻层17进行曝光。对负性光阻层17进行显影，在对应扫描线121、栅极122和触控引线123的位置去除负性光阻层17，而其他区域则保留负性光阻层17。
S8:如图11和图16所示，在本实施例中，由于在第二绝缘层16上覆盖的光阻层为负性光阻层17，而负性光阻层17未被照到光的部分会溶于光阻显影液；照到光的部分不会溶于光阻显影液进而保留在第一绝缘层13上。因此，从基底11的底部对负性光阻层17进行曝光时，由于扫描线121、栅极122和触控引线123不透明而挡住从基底11的底部传来的光线，故位于扫描线121、栅极122和触控引线123上的负性光阻层17不会被光照射到。最终能够去除对应扫描线121、栅极122和触控引线123的位置的负性光阻层17，其他被光照射到的负性光阻层17保留下来。具体地：经第一金属层12图形化处理后得到的扫描线121、栅极122和触控引线123分别至少具有一个断面，紧邻各断面以及各断面之间的的负性光阻层17均保留下来。
S9:如图12和图16所示，对第二绝缘层16进行图形化处理，去除与扫描线121、栅极122和触控引线123对应的第二绝缘层16，以露出栅极绝缘层131和连接部1232。
S10:如图13和图16所示，在对第二绝缘层16进行图形化处理后，剥离负性光阻层17。此时，经图形化处理后的第二绝缘层16不仅能够起到绝缘的作用，还能够保护扫描线121、栅极122和触控引线123的断面在后续的制程中不受到腐蚀。
S11:如图14和图16所示，在第二绝缘层16上形成整面的第二金属层18，其中第二金属层18可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
S12:如图15和图16所示，对第二金属层18进行图形化处理，使第二金属层18形成源极181、漏极182、数据线183和触控桥接部184，其中，源极181与漏极182相互间隔形成沟道区185，数据线183与源极181相连，触控桥接部184跨越扫描线121，且触控桥接部184的两端分别与相邻的两根触控引线123端部的连接部1232接触，使相邻两根触控引线123通过触控桥接部184电性连接。
本发明的阵列基板首先通过在基底11上依次形成整面的第一金属层12和第一绝缘层13，并在第一绝缘层13上覆盖第一正性光阻层14；然后从基底11的顶部利用第一半色调掩膜板15对第一正性光阻层14进行曝光以及显影；再通过图形化处理使第一金属层12形成扫描线121、栅极122和触控引线123，使第一绝缘层13形成覆盖扫描线121、栅极122和触控引线123的栅极绝缘层131。紧接着，在栅极绝缘层131上形成整面的第二绝缘层16，在第二绝缘层16上覆盖负性光阻层17；并从基底11的底部对负性光阻层17进行曝光以及显影。此时，通过利用图形化处理后的第一金属层12替代光罩(Mask)的功能，就无需额外增加一道光罩(Mask)对负性光阻层17进行曝光，同样能够完成对第二绝缘层16进行图形化处理，最终达到去除与扫描线121、栅极122和触控引线123对应的第二绝缘层16，以露出栅极绝缘层131和连接部1232的目的。省去了一张制作第二绝缘层16的掩膜板(Mask)。
其中，触控引线123包括导线部1231和连接部1232，导线部1231位于相邻的两根扫描线121之间，连接部1232分别位于导线部1231的两端并与导线部1231相连，在对第一绝缘层13进行图形化处理时，还需去除覆盖在连接部1232上的栅极绝缘层131，使连接部1232露出；在对第二绝缘层16进行图形化处理，同样需要去除连接部1232上的栅极绝缘层131，使连接部1232露出。最后，在第二绝缘层16上形成整面的第二金属层18；对第二金属层18进行图形化处理，使第二金属层18形成源极181、漏极182、数据线183和触控桥接部184，通过触控桥接部184的两端分别与相邻的两根触控引线123端部露出的连接部1232接触，达到相邻两根触控引线123通过触控桥接部184电性连接的目的。此时，由于触控引线123的连接部1232在对第一绝缘层13、第二绝缘层16进行图形化处理时已经露出，因此，无需额外增加一道光罩(Mask)用于单独制作用于相邻两根触控引线123电性连接的桥接孔。省去了一张制作桥接孔的掩膜板(Mask)。
同时，触控引线123由第一金属层12图形化处理后形成，数据线183由第二金属层18图形化处理后形成。故相对触控引线123与数据线183采用同层金属层形成，不仅可以使触控引线123与数据线183之间设计空间值为0-1um，还提高了开口率，且不会增大触控引线123的负荷(TP Loading)。
进一步地，如图17至图23所示，阵列基板的制作方法还包括：
S13:如图17和图21所示，在源极181、漏极182、数据线183和触控桥接部184上形成整面的金属氧化物半导体层19。其中，金属氧化物半导体层19为IGZO材料制成。
在金属氧化物半导体层19上覆盖第二正性光阻层21。
利用第二半色调掩膜板22对第二正性光阻层21进行曝光，其中第二半色调掩膜板22包括第二不透光区221、第二半透光区222和第二全透光区223，第二不透光区221对应有源层191，第二半透光区222对应源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195，第二全透光区223对应其他区域。
S14:如图18和图21所示，对第二正性光阻层21进行显影，在对应有源层191的位置保留第二正性光阻层21，在对应源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195的位置保留第二正性光阻层21，且与源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195对应的第二正性光阻层21的厚度小于与有源层191对应的第二正性光阻层21的厚度，而其他区域则去除第二正性光阻层21。
S15:如图19和图21所示，对金属氧化物半导体层19进行图形化处理，使金属氧化物半导体层19形成有源层191、源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195，其中有源层191位于沟道区185，源极层叠部192与源极181层叠，漏极层叠部193与漏极182层叠，数据线层叠部194与数据线183层叠，桥接层叠部195与触控桥接部184层叠。在本实施例中，有源层191、源极层叠部192与漏极层叠部193为整面。因此，当源极层叠部192与源极181层叠，源极181不仅能够直接通过源极层叠部192与有源层191实现欧姆接触，并且，源极层叠部192能够保护源极181在后续的制程中不受到腐蚀；漏极层叠部193与漏极182层叠后，漏极182能够通过漏极层叠部193与有源层191实现欧姆接触，并且，漏极层叠部193能够保护漏极182在后续的制程中不受到腐蚀。
S16:如图20和图21所示，对第二正性光阻层21进行灰化减薄，以去除与源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195对应的第二正性光阻层21，但仍保留与有源层191对应的第二正性光阻层21。
对源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195进行氢化处理或者离子掺杂处理，使源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195由半导体转变为导体化，而有源层191保留为半导体。在本实施例中，由于与有源层191对应的第二正性光阻层21未被去除。因此，在对金属氧化物半导体层19进行氢化处理或者离子掺杂处理时，有源层191受到其上方的第二正性光阻层21的保护，仍为半导体；源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195没有第二正性光阻层21的保护，进而由半导体转变为导体化。
S17:如图22和图23所示，当对源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195进行氢化处理或者离子掺杂处理后，剥离第二正性光阻层21以露出有源层191。
进一步地，如图24和图26所示，阵列基板的制作方法还包括：
S18:如图24和图26所示，在源极层叠部192、漏极层叠部193、有源层191、桥接层叠部195和数据线层叠部194上形成整面的第三绝缘层23，其中，第三绝缘层23的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
对第三绝缘层23进行图形化处理，使第三绝缘层23在对应桥接层叠部195的位置形成第一导通孔101，桥接层叠部195通过第一导通孔101露出。
S19:如图25和图26所示，对金属氧化物半导体层19进行图形化处理，使金属氧化物半导体层19形成有源层191、源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195在第三绝缘层23上形成整面的第一透明导电层,第一透明导电层例如氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。在本实施例中，第一透明导电层为氧化铟锡(ITO)。
对第一透明导电层进行图形化处理，使第一透明导电层形成公共电极25，公共电极25填入第一导通孔101内与桥接层叠部195接触，公共电极25通过桥接层叠部195以及触控桥接部184与触控引线123导电连接。在本实施例中，公共电极25可复用为触控电极，触控引线123也可复用为公共电极25线。基于此，在触控阶段，触控引线123向公共电极25(触控电极)提供触控驱动信号，并接收触控反馈信号；在显示阶段，触控引线123向公共电极25(触控电极)提供公共信号，提供显示时公共电极25需要的信号。公共电极25可复用为触控电极以及触控引线123可复用为公共电极25线时，减小了阵列基板的厚度，在阵列基板应用于触控显示面板时，减小了触控显示面板的厚度。
进一步地，针对阵列基板上的多个像素，可以是每个像素均设置有公共电极25；也可以是部分像素共用一个公共电极25，或者全部像素共用一个整面的公共电极25。
进一步地，阵列基板的制作方法还包括：
利用第二半色调掩膜板22对第二正性光阻层21进行曝光时，第二半透光区222还对应像素电极24。
对第二正性光阻层21进行显影时，在对应像素电极24的位置还保留第二正性光阻层21，且与像素电极24对应的第二正性光阻层21的厚度小于与有源层191对应的第二正性光阻层21的厚度。
对金属氧化物半导体层19进行图形化处理时，使金属氧化物半导体层19还形成像素电极24，其中像素电极24与漏极层叠部193相连。
对第二正性光阻层21进行灰化减薄时，还去除与像素电极24对应的第二正性光阻层21。
在源极层叠部192、漏极层叠部193、有源层191、桥接层叠部195和数据线层叠部194上形成整面的第三绝缘层23的同时，也在像素电极24上方形成第三绝缘层23。
在本实施例中，对源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195进行氢化处理或者离子掺杂处理时，还同时对像素电极24进行氢化处理或者离子掺杂处理，使像素电极24由半导体转变为导体化。在本实施例中，由于像素电极24、源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195均采用同层金属氧化物半导体层19一体形成，因此，无需采用额外的光罩以制作像素电极24；同时，像素电极24可直接通过漏极层叠部193与漏极182电性连接，也无需采用额外的光罩以制作连通像素电极24与漏极182之间的接触孔，大大节省了成本。
本发明还提供一种阵列基板，阵列基板包括：
基底11，基底11可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
形成在基底11上的扫描线121、栅极122和触控引线123，扫描线121与栅极122电性连接，触控引线123包括导线部1231和连接部1232，导线部1231位于相邻的两根扫描线121之间，连接部1232分别位于导线部1231的两端并与导线部1231相连，栅极122与扫描线121相连。在本实施例中，扫描线121、栅极122和触控引线123均由第一金属层12图形化处理形成，其中，第一金属层12可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
对应覆盖在扫描线121、栅极122和导线部1231上的栅极绝缘层131，连接部1232上未覆盖有栅极绝缘层131。在本实施例中，第一绝缘层13例如采用氧化硅(SiOx)，氮化硅(SiNx)或二者的组合，其中，连接部1232上未覆盖有栅极绝缘层131能够方便触控引线123后续与其他线路或者电极进行电性连接。
形成在栅极绝缘层131上的第二绝缘层16，第二绝缘层16覆盖除扫描线121、栅极122和触控引线123之外的区域，连接部1232上未覆盖有第二绝缘层16。具体地，第二绝缘层16紧邻扫描线121、栅极122和触控引线123的断面设置，能够保护扫描线121、栅极122和触控引线123的断面在后续的制程中不受到腐蚀。在本实施例中，第二绝缘层16例如采用氧化硅(SiOx)，氮化硅(SiNx)或二者的组合。
形成在第二绝缘层16上的源极181、漏极182、数据线183和触控桥接部184，其中，源极181与漏极182相互间隔形成沟道区185，数据线183与源极181相连，触控桥接部184跨越扫描线121，且触控桥接部184的两端分别与相邻的两根触控引线123端部的连接部1232接触，使相邻两根触控引线123通过触控桥接部184电性连接。在本实施例中，源极181、漏极182、数据线183和触控桥接部184可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
进一步地，阵列基板还包括：
形成在源极181、漏极182、数据线183和触控桥接部184上的源极层叠部192、漏极层叠部193、有源层191、数据线层叠部194和桥接层叠部195，有源层191位于沟道区185，源极层叠部192与源极181层叠，漏极层叠部193与漏极182层叠，数据线层叠部194与数据线183层叠，桥接层叠部195与触控桥接部184层叠。在本实施例中，当源极层叠部192与源极181层叠，源极181不仅能够通过源极层叠部192与有源层191实现欧姆接触，并且，源极层叠部192能够保护源极181在后续的制程中不受到腐蚀；漏极层叠部193与漏极182层叠后，漏极182能够通过漏极层叠部193与有源层191实现欧姆接触，并且，漏极层叠部193能够保护漏极182在后续的制程中不受到腐蚀。
源极层叠部192、漏极层叠部193、有源层191、数据线层叠部194和桥接层叠部195由金属氧化物半导体材料制作形成，其中源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195经过氢化处理或者离子掺杂处理而由半导体转变为导体化，而有源层191保留为半导体。
进一步地，阵列基板还包括：
与源极层叠部192、漏极层叠部193、有源层191、数据线层叠部194和桥接层叠部195位于同一层且由相同材料制作形成的像素电极24。在本实施例中，由于像素电极24、源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195均采用同层金属氧化物半导体层19一体形成，因此，无需额外在单独制作像素电极24；同时，像素电极24可直接通过漏极层叠部193与漏极182电性连接，也无需采用额外的光罩以制作连通像素电极24与漏极182之间的接触孔，大大节省了成本。
像素电极24与漏极层叠部193相连，像素电极24经过氢化处理或者离子掺杂处理而由半导体转变为导体化。
进一步地，阵列基板还包括：
形成在源极层叠部192、漏极层叠部193、有源层191、桥接层叠部195、数据线层叠部194和像素电极24上的第三绝缘层23，第三绝缘层23在对应桥接层叠部195的位置形成第一导通孔101，桥接层叠部195通过第一导通孔101露出。其中，第三绝缘层23的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
形成在第三绝缘层23上的公共电极25，公共电极25填入第一导通孔101内与桥接层叠部195接触，公共电极25通过桥接层叠部195以及触控桥接部184与触控引线123导电连接。第一透明导电层例如氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。在本实施例中，第一透明导电层为氧化铟锡(ITO)。
进一步地，本发明的阵列基板可应用于显示面板上，其中，显示面板包括与阵列基板相对设置的彩膜基板、以及设置在阵列基板与彩膜基板之间的液晶层。其中，阵列基板与彩膜基板通过封框胶粘贴在一起，从而将液晶层限定在封框胶围成的区域内。
进一步地，彩膜基板还包括衬底，以及设置在衬底上的彩色滤光层，彩色滤光层包括红色光阻单元、绿色光阻单元以及蓝色光阻单元。其中，红色光阻单元、绿色光阻单元以及蓝色光阻单元呈周期性排布，红色光阻单元呈列设置、绿色光阻单元呈列设置、蓝色光阻单元呈列设置。同时，红色光阻单元、绿色光阻单元以及蓝色光阻单元分别与阵列基板上的各子像素一一正对，且沿显示面板的厚度方向，一一正对的二者在衬底上的投影重叠。
进一步地，为了避免从相邻俩子像素之间出射的光相互串扰，彩膜基板还可以包括黑矩阵图案(Black Matrix，简称BM)。例如黑矩阵图案包括多条平行的第一遮光条和多条平行的第二遮光条，多条第一遮光条和多条第二遮光条围成的多个网格，每个网格围成的区域为一个子像素所在的区域。在本实施例中，数据线183以及触控引线123在彩膜基板上的正投影位于第一遮光条和/或第二遮光条上。
第二实施例
图3至图8为本发明的阵列基板的制作方法的截面制作流程示意图S1-S6，图9是图8所示的阵列基板的平面结构示意图，图10至图15为本发明的阵列基板的制作方法的截面制作流程示意图S7-S12，图16是图15所示的阵列基板的平面结构示意图，图17至图20本发明的阵列基板的制作方法的截面制作流程示意图S13-S16，图22为本发明的阵列基板的制作方法的截面制作流程示意图S17，图27至图29本发明第二实施例的阵列基板的制作方法的平面流程示意图S18’-S20’，图30是图29所示的阵列基板的截面结构示意图。
请参照图3至图20、图22以及图27至图30，本发明第二实施例提供的阵列基板及其制作方法与第一实施例中的阵列基板及其制作方法基本相同，不同之处在于，在本实施例中，像素电极24以及在源极层叠部、漏极层叠部、有源层、桥接层叠部和数据线层叠部上形成整面的第三绝缘层后的制作方法以及结构不同。
进一步地，如图27至图30所示，阵列基板的制作方法还包括：
S18’:如图27和图30所示，对金属氧化物半导体层19进行图形化处理，使金属氧化物半导体层19仅形成有源层191、源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195，在源极层叠部192、漏极层叠部193、有源层191、桥接层叠部195和数据线层叠部194上形成整面的第三绝缘层23，其中，第三绝缘层23的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第三绝缘层23上形成整面的平坦层26；对平坦层26和第三绝缘层23进行图形化处理，使平坦层26和第三绝缘层23在对应桥接层叠部195的位置形成第二导通孔102，桥接层叠部195通过第二导通孔102露出。
S19’:如图28和图30所示，在平坦层26上形成整面的第二透明导电层，第二透明导电层例如氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。在本实施例中，第二透明导电层为氧化铟锡(ITO)。
对第二透明导电层进行图形化处理，使第二透明导电层形成公共电极25，公共电极25填入第二导通孔102内与桥接层叠部195接触，公共电极25通过桥接层叠部195以及触控桥接部184与触控引线123导电连接。
在公共电极25上形成整面的第四绝缘层27，其中，第四绝缘层27的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
对第四绝缘层27进行图形化处理，使第四绝缘层27、平坦层26和第三绝缘层23在对应漏极层叠部193的位置形成第三导通孔103，漏极层叠部193通过第三导通孔103露出。在本实施例中，使第四绝缘层27、平坦层26和第三绝缘层23在对应漏极层叠部193的位置形成第三导通孔103包括：在对平坦层26和第三绝缘层23进行图形化处理，使平坦层26和第三绝缘层23在对应桥接层叠部195的位置形成第二导通孔102时，同时还形成第四导通孔，因此，在对第四绝缘层27进行图形化处理，只需对第四绝缘层27在对应第四导通孔的位置进行蚀刻形成第五导通孔，通过第四导通孔与第五导通孔连通形成第三导通孔103；或者，在对平坦层26和第三绝缘层23进行图形化处理，使平坦层26和第三绝缘层23在对应桥接层叠部195的位置仅仅只形成第二导通孔102，在对第四绝缘层27进行图形化处理，采用同一光罩同时对第四绝缘层27、平坦层26和第三绝缘层23进行蚀刻，在对应漏极层叠部193的位置形成第三导通孔103。
S20’:如图29和图30所示，在第四绝缘层27上形成整面的第三透明导电层，第三透明导电层例如氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。在本实施例中，第三透明导电层为氧化铟锡(ITO)。
对第三透明导电层进行图形化处理，使第三透明导电层形成像素电极24，像素电极24填入第三导通孔103内与漏极层叠部193接触，像素电极24通过漏极层叠部193与漏极182导电连接。在本实施例中，在源极181、漏极182、数据线183和触控桥接部184上形成整面的金属氧化物半导体层19后，对金属氧化物半导体层19图形化处理形成源极层叠部192、漏极层叠部193、数据线层叠部194和桥接层叠部195的同时无需形成像素电极24。进一步地，阵列基板的制作方法还包括：
在平坦层26上形成整面的第二透明导电层时，由于平坦层26较软，还可以在平坦层26上形成用于支撑衬垫料的第三金属层。其中，第三金属层可以与公共电极25直接导电连接，能够增加公共电极25作为公共信号的推力。
本发明还提供一种阵列基板，阵列基板还包括：
形成在源极层叠部192、漏极层叠部193、有源层191、桥接层叠部195和数据线层叠部194上的第三绝缘层23。
形成在第三绝缘层23上的平坦层26，平坦层26和第三绝缘层23在对应桥接层叠部195的位置形成第二导通孔102。在本实施例中，由于平坦层26较软，还可以在平坦层26上形成用于支撑衬垫料的第三金属层。其中，第三金属层可以与公共电极25直接导电连接，能够增加公共电极25作为公共信号的推力。
形成在平坦层26上的公共电极25，公共电极25填入第二导通孔102内与桥接层叠部195接触，公共电极25通过桥接层叠部195以及触控桥接部184与触控引线123导电连接。
形成在公共电极25上的第四绝缘层27，第四绝缘层27、平坦层26和第三绝缘层23在对应漏极层叠部193的位置形成第三导通孔103。其中，第四绝缘层27的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
形成在第四绝缘层27上的像素电极24，像素电极24填入第三导通孔103内与漏极层叠部193接触，像素电极24通过漏极层叠部193与漏极182导电连接。像素电极24例如氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。在本实施例中，像素电极24为氧化铟锡(ITO)。
关于阵列基板的其他结构以及制作方法请参照第一实施例，此处不再赘述。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
基底(11)；
形成在所述基底(11)上的扫描线(121)、栅极(122)和触控引线(123)，所述触控引线(123)包括导线部(1231)和连接部(1232)，所述导线部(1231)位于相邻的两根所述扫描线(121)之间，所述连接部(1232)分别位于所述导线部(1231)的两端并与所述导线部(1231)相连，所述栅极(122)与所述扫描线(121)相连；
对应覆盖在所述扫描线(121)、所述栅极(122)和所述导线部(1231)上的栅极绝缘层(131)，所述连接部(1232)上未覆盖有所述栅极绝缘层(131)；
形成在所述栅极绝缘层(131)上的第二绝缘层(16)，所述第二绝缘层(16)覆盖除所述扫描线(121)、所述栅极(122)和所述触控引线(123)之外的区域，所述连接部(1232)上未覆盖有所述第二绝缘层(16)；
形成在所述第二绝缘层(16)上的源极(181)、漏极(182)、数据线(183)和触控桥接部(184)，其中，所述源极(181)与所述漏极(182)相互间隔形成沟道区(185)，所述数据线(183)与所述源极(181)相连，所述触控桥接部(184)跨越所述扫描线(121)，且所述触控桥接部(184)的两端分别与相邻的两根所述触控引线(123)端部的所述连接部(1232)接触，使相邻两根所述触控引线(123)通过所述触控桥接部(184)电性连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
形成在所述源极(181)、所述漏极(182)、所述数据线(183)和所述触控桥接部(184)上的源极层叠部(192)、漏极层叠部(193)、有源层(191)、数据线层叠部(194)和桥接层叠部(195)，所述有源层(191)位于所述沟道区(185)，所述源极层叠部(192)与所述源极(181)层叠，所述漏极层叠部(193)与所述漏极(182)层叠，所述数据线层叠部(194)与所述数据线(183)层叠，所述桥接层叠部(195)与所述触控桥接部(184)层叠；
所述源极层叠部(192)、所述漏极层叠部(193)、所述有源层(191)、所述数据线层叠部(194)和所述桥接层叠部(195)由金属氧化物半导体材料制作形成，其中所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)经过氢化处理或者离子掺杂处理而由半导体转变为导体化，而所述有源层(191)保留为半导体。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：
与所述源极层叠部(192)、所述漏极层叠部(193)、所述有源层(191)、所述数据线层叠部(194)和所述桥接层叠部(195)位于同一层且由相同材料制作形成的像素电极(24)；
所述像素电极(24)与所述漏极层叠部(193)相连，所述像素电极(24)经过氢化处理或者离子掺杂处理而由半导体转变为导体化。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括：
形成在所述源极层叠部(192)、所述漏极层叠部(193)、所述有源层(191)、所述桥接层叠部(195)、所述数据线层叠部(194)和所述像素电极(24)上的第三绝缘层(23)，所述第三绝缘层(23)在对应所述桥接层叠部(195)的位置形成第一导通孔(101)；
形成在所述第三绝缘层(23)上的公共电极(25)，所述公共电极(25)填入所述第一导通孔(101)内与所述桥接层叠部(195)接触，所述公共电极(25)通过所述桥接层叠部(195)以及所述触控桥接部(184)与所述触控引线(123)导电连接。
5.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：
形成在所述源极层叠部(192)、所述漏极层叠部(193)、所述有源层(191)、所述桥接层叠部(195)和所述数据线层叠部(194)上的第三绝缘层(23)；
形成在所述第三绝缘层(23)上的平坦层(26)，所述平坦层(26)和所述第三绝缘层(23)在对应所述桥接层叠部(195)的位置形成第二导通孔(102)；
形成在所述平坦层(26)上的公共电极(25)，所述公共电极(25)填入所述第二导通孔(102)内与所述桥接层叠部(195)接触，所述公共电极(25)通过所述桥接层叠部(195)以及所述触控桥接部(184)与所述触控引线(123)导电连接；
形成在所述公共电极(25)上的第四绝缘层(27)，所述第四绝缘层(27)、所述平坦层(26)和所述第三绝缘层(23)在对应所述漏极层叠部(193)的位置形成第三导通孔(103)；
形成在所述第四绝缘层(27)上的像素电极(24)，所述像素电极(24)填入所述第三导通孔(103)内与所述漏极层叠部(193)接触，所述像素电极(24)通过所述漏极层叠部(193)与所述漏极(182)导电连接。
6.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
提供基底(11)；
在所述基底(11)上依次形成整面的第一金属层(12)和第一绝缘层(13)；
在所述第一绝缘层(13)上覆盖第一正性光阻层(14)；
从所述基底(11)的顶部利用第一半色调掩膜板(15)对所述第一正性光阻层(14)进行曝光，其中所述第一半色调掩膜板(15)包括第一不透光区(151)、第一半透光区(152)和第一全透光区(153)，所述第一不透光区(151)对应扫描线(121)、栅极(122)和触控引线(123)的导线部(1231)，所述第一半透光区(152)对应触控引线(123)的连接部(1232)，所述第一全透光区(153)对应其他区域；
对所述第一正性光阻层(14)进行显影，在对应所述扫描线(121)、所述栅极(122)和所述导线部(1231)的位置保留所述第一正性光阻层(14)，在对应所述连接部(1232)的位置保留所述第一正性光阻层(14)，且与所述连接部(1232)对应的所述第一正性光阻层(14)的厚度小于与所述扫描线(121)、所述栅极(122)和所述导线部(1231)对应的所述第一正性光阻层(14)的厚度，而其他区域则去除所述第一正性光阻层(14)；
对所述第一绝缘层(13)和所述第一金属层(12)进行图形化处理，使所述第一金属层(12)形成所述扫描线(121)、所述栅极(122)和所述触控引线(123)，使所述第一绝缘层(13)形成覆盖所述扫描线(121)、所述栅极(122)和所述触控引线(123)的栅极绝缘层(131)，其中所述触控引线(123)包括所述导线部(1231)和所述连接部(1232)，所述导线部(1231)位于相邻的两根所述扫描线(121)之间，所述连接部(1232)分别位于所述导线部(1231)的两端并与所述导线部(1231)相连，所述栅极(122)与所述扫描线(121)相连；
对所述第一正性光阻层(14)进行灰化减薄，以去除与所述连接部(1232)对应的所述第一正性光阻层(14)，但仍保留与所述扫描线(121)、所述栅极(122)和所述导线部(1231)对应的所述第一正性光阻层(14)；
再次对所述第一绝缘层(13)进行图形化处理，以去除覆盖在所述连接部(1232)上的所述栅极绝缘层(131)，使所述连接部(1232)露出；
剥离所述第一正性光阻层(14)；
在所述栅极绝缘层(131)上形成整面的第二绝缘层(16)；
在所述第二绝缘层(16)上覆盖负性光阻层(17)；
从所述基底(11)的底部对所述负性光阻层(17)进行曝光；
对所述负性光阻层(17)进行显影，在对应所述扫描线(121)、所述栅极(122)和所述触控引线(123)的位置去除所述负性光阻层(17)，而其他区域则保留所述负性光阻层(17)；
对所述第二绝缘层(16)进行图形化处理，去除与所述扫描线(121)、所述栅极(122)和所述触控引线(123)对应的所述第二绝缘层(16)，以露出所述栅极绝缘层(131)和所述连接部(1232)；
剥离所述负性光阻层(17)；
在所述第二绝缘层(16)上形成整面的第二金属层(18)；
对所述第二金属层(18)进行图形化处理，使所述第二金属层(18)形成源极(181)、漏极(182)、数据线(183)和触控桥接部(184)，其中，所述源极(181)与所述漏极(182)相互间隔形成沟道区(185)，所述数据线(183)与所述源极(181)相连，所述触控桥接部(184)跨越所述扫描线(121)，且所述触控桥接部(184)的两端分别与相邻的两根所述触控引线(123)端部的所述连接部(1232)接触，使相邻两根所述触控引线(123)通过所述触控桥接部(184)电性连接。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述源极(181)、所述漏极(182)、所述数据线(183)和所述触控桥接部(184)上形成整面的金属氧化物半导体层(19)；
在所述金属氧化物半导体层(19)上覆盖第二正性光阻层(21)；
利用第二半色调掩膜板(22)对所述第二正性光阻层(21)进行曝光，其中所述第二半色调掩膜板(22)包括第二不透光区(221)、第二半透光区(222)和第二全透光区(223)，所述第二不透光区(221)对应有源层(191)，所述第二半透光区(222)对应源极层叠部(192)、漏极层叠部(193)、数据线层叠部(194)和桥接层叠部(195)，所述第二全透光区(223)对应其他区域；
对所述第二正性光阻层(21)进行显影，在对应所述有源层(191)的位置保留所述第二正性光阻层(21)，在对应所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)的位置保留所述第二正性光阻层(21)，且与所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)对应的所述第二正性光阻层(21)的厚度小于与所述有源层(191)对应的所述第二正性光阻层(21)的厚度，而其他区域则去除所述第二正性光阻层(21)；
对所述金属氧化物半导体层(19)进行图形化处理，使所述金属氧化物半导体层(19)形成所述有源层(191)、所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)，其中所述有源层(191)位于所述沟道区(185)，所述源极层叠部(192)与所述源极(181)层叠，所述漏极层叠部(193)与所述漏极(182)层叠，所述数据线层叠部(194)与所述数据线(183)层叠，所述桥接层叠部(195)与所述触控桥接部(184)层叠；
对所述第二正性光阻层(21)进行灰化减薄，以去除与所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)对应的所述第二正性光阻层(21)，但仍保留与所述有源层(191)对应的所述第二正性光阻层(21)；
对所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)进行氢化处理或者离子掺杂处理，使所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)由半导体转变为导体化，而所述有源层(191)保留为半导体；
剥离所述第二正性光阻层(21)。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述源极层叠部(192)、所述漏极层叠部(193)、所述有源层(191)、所述桥接层叠部(195)和所述数据线层叠部(194)上形成整面的第三绝缘层(23)；
对所述第三绝缘层(23)进行图形化处理，使所述第三绝缘层(23)在对应所述桥接层叠部(195)的位置形成第一导通孔(101)，所述桥接层叠部(195)通过所述第一导通孔(101)露出；
在所述第三绝缘层(23)上形成整面的第一透明导电层；
对所述第一透明导电层进行图形化处理，使所述第一透明导电层形成公共电极(25)，所述公共电极(25)填入所述第一导通孔(101)内与所述桥接层叠部(195)接触，所述公共电极(25)通过所述桥接层叠部(195)以及所述触控桥接部(184)与所述触控引线(123)导电连接。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
利用第二半色调掩膜板(22)对所述第二正性光阻层(21)进行曝光时，所述第二半透光区(222)还对应像素电极(24)；
对所述第二正性光阻层(21)进行显影时，在对应所述像素电极(24)的位置还保留所述第二正性光阻层(21)，且与所述像素电极(24)对应的所述第二正性光阻层(21)的厚度小于与所述有源层(191)对应的所述第二正性光阻层(21)的厚度；
对所述金属氧化物半导体层(19)进行图形化处理时，使所述金属氧化物半导体层(19)还形成所述像素电极(24)，其中所述像素电极(24)与所述漏极层叠部(193)相连；
对所述第二正性光阻层(21)进行灰化减薄时，还去除与所述像素电极(24)对应的所述第二正性光阻层(21)；
对所述源极层叠部(192)、所述漏极层叠部(193)、所述数据线层叠部(194)和所述桥接层叠部(195)进行氢化处理或者离子掺杂处理时，还同时对所述像素电极(24)进行氢化处理或者离子掺杂处理，使所述像素电极(24)由半导体转变为导体化。
10.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述源极层叠部(192)、所述漏极层叠部(193)、所述有源层(191)、所述桥接层叠部(195)和所述数据线层叠部(194)上形成整面的第三绝缘层(23)；
在所述第三绝缘层(23)上形成整面的平坦层(26)；
对所述平坦层(26)和所述第三绝缘层(23)进行图形化处理，使所述平坦层(26)和所述第三绝缘层(23)在对应所述桥接层叠部(195)的位置形成第二导通孔(102)，所述桥接层叠部(195)通过所述第二导通孔(102)露出；
在所述平坦层(26)上形成整面的第二透明导电层；
对所述第二透明导电层进行图形化处理，使所述第二透明导电层形成公共电极(25)，所述公共电极(25)填入所述第二导通孔(102)内与所述桥接层叠部(195)接触，所述公共电极(25)通过所述桥接层叠部(195)以及所述触控桥接部(184)与所述触控引线(123)导电连接；
在所述公共电极(25)上形成整面的第四绝缘层(27)；
对所述第四绝缘层(27)进行图形化处理，使所述第四绝缘层(27)、所述平坦层(26)和所述第三绝缘层(23)在对应所述漏极层叠部(193)的位置形成第三导通孔(103)，所述漏极层叠部(193)通过所述第三导通孔(103)露出；
在所述第四绝缘层(27)上形成整面的第三透明导电层；
对所述第三透明导电层进行图形化处理，使所述第三透明导电层形成像素电极(24)，所述像素电极(24)填入所述第三导通孔(103)内与所述漏极层叠部(193)接触，所述像素电极(24)通过所述漏极层叠部(193)与所述漏极(182)导电连接。
CN202111212323.3A 2021-10-18 2021-10-18 阵列基板及其制作方法 Pending CN113948533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111212323.3A CN113948533A (zh) 2021-10-18 2021-10-18 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111212323.3A CN113948533A (zh) 2021-10-18 2021-10-18 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN113948533A true CN113948533A (zh) 2022-01-18

Family

ID=79331468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111212323.3A Pending CN113948533A (zh) 2021-10-18 2021-10-18 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN113948533A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530413A (zh) * 2022-02-21 2022-05-24 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114779544A (zh) * 2022-03-29 2022-07-22 武汉华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530413A (zh) * 2022-02-21 2022-05-24 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114530413B (zh) * 2022-02-21 2024-04-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114779544A (zh) * 2022-03-29 2022-07-22 武汉华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板

Similar Documents

Publication Publication Date Title
CN108649016B (zh) 阵列基板的制作方法
US20060006385A1 (en) Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
US11018165B2 (en) Manufacturing method of array substrate and array substrate
CN113948533A (zh) 阵列基板及其制作方法
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN113948532A (zh) 阵列基板及其制作方法和显示面板
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN113948458B (zh) 阵列基板及其制作方法
CN110620118B (zh) 触控阵列基板及其制备方法
CN113725157B (zh) 阵列基板及其制作方法
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN113568230B (zh) 阵列基板及制作方法、显示面板
US7781268B2 (en) Array substrate and display panel
EP2960934A1 (en) Method for manufacturing tft array substrate, tft array substrate and display device
CN111446264A (zh) 阵列基板及其制造方法
US6558992B2 (en) Method to fabricate flat panel display
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
US7588881B2 (en) Method of making thin film transistor liquid crystal display
KR20030094528A (ko) 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR101032603B1 (ko) 액정표시장치용 어레이기판 제조방법
CN113589612B (zh) 阵列基板及制作方法、显示面板
KR100837884B1 (ko) 액정표시장치의 제조방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination