JP2007114773A - アレイ基板及びこれの製造方法 - Google Patents

アレイ基板及びこれの製造方法 Download PDF

Info

Publication number
JP2007114773A
JP2007114773A JP2006263998A JP2006263998A JP2007114773A JP 2007114773 A JP2007114773 A JP 2007114773A JP 2006263998 A JP2006263998 A JP 2006263998A JP 2006263998 A JP2006263998 A JP 2006263998A JP 2007114773 A JP2007114773 A JP 2007114773A
Authority
JP
Japan
Prior art keywords
metal film
electrode pad
array substrate
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006263998A
Other languages
English (en)
Other versions
JP2007114773A5 (ja
Inventor
Hyun-Jae Ahn
賢 宰 安
Hyun-Su Lim
鉉 洙 林
Inn-Sung Lee
李　仁　成
Ki-Wan Ahn
基 完 安
Jae-Seong Byun
宰 成 邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007114773A publication Critical patent/JP2007114773A/ja
Publication of JP2007114773A5 publication Critical patent/JP2007114773A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

【課題】信頼性を向上させるためのアレイ基板及びこれの製造方法を開示する。
【解決手段】アレイ基板は、表示領域及び表示領域の周辺に形成された周辺領域で構成された基板と、周辺領域に形成され、第１金属膜及び前記第１金属膜に積層されて第１金属膜の一部が露出されて形成された開口を有する第２金属膜を具備する電極パッドと、電極パッドの上部に形成され、開口内の第２金属膜の側面、及び露出された第１金属膜の一部をカバーするように形成された絶縁膜と、絶縁膜の上部に形成され、絶縁膜のビアホールを通じて第１金属膜と電気的に接続された透明電極とを含む。
【選択図】図１

Description

本発明はアレイ基板及びこれの製造方法に関わり、より詳細には信頼性を向上させることができるアレイ基板及びこれの製造方法に関する。
一般的に、液晶表示装置は、アレイ基板、アレイ基板と向い合うカラーフィルタ基板及びアレイ基板とカラーフィルタ基板との間に介在された液晶層で構成される。
アレイ基板は、画像を表示する最小単位である複数の画素で構成される。画素それぞれはゲート信号が提供されるゲートライン、データ信号が提供されるデータライン、ゲートラインとデータラインに接続された薄膜トランジスタ、及びデータ信号を受信して液晶層に電圧を印加する画素電極を含む。また、アレイ基板は、ゲートライン及びデータラインにゲート信号及びデータ信号をそれぞれ提供するためのゲート電極パッド及びデータ電極パッドを更に含む。ゲート電極パッド及びデータ電極パッドは、ビアホールを通じて上部に形成される透明電極と電気的に接続される。
液晶表示装置が大型化することに応じてゲート電極パッドは、上部に形成された透明電極との接触抵抗及び配線抵抗を減少させるために二重膜構造で構成される。ここで、ゲート電極パッドは、クロム（Ｃｒ）膜及びアルミニウムネオジウム（ＡｌＮｄ）膜で構成される。
ゲート電極パッドは、ビアホールを通じて透明電極と電気的に接続される。ビアホールはゲート電極パッドの上部に形成されるゲート絶縁膜及び保護膜を除去した後、アルミニウムネオジウム膜を除去して形成される。ここで、アルミニウムネオジウム膜は、保護膜に接する上部領域が下部領域に比べて相対的に更にエッチングされる傾向があり、これをアンダーカット現象という。
このようなアンダーカット現象によって、後で形成される透明電極が切断される、いわゆるクラック（Ｃｒａｃｋ）が発生する。また、クラック部位に後の工程時のエッチング液が浸透し、エッチング液が電解質役割を果たして透明電極とアルミニウムネオジウム膜のイオン反応によって透明電極が腐食される。
したがって、透明電極がゲート電極パッドから電気的に断線して信頼性が低下するという問題点がある。
したがって、本発明は前述したような問題点を解決するためのものであって、本発明の目的は、信頼性を向上させるためのアレイ基板を提供することにある。
本発明の他の目的は、前述したようなアレイ基板を製造するための製造方法を提供することにある。
本発明の更に他の目的は、前述のアレイ基板を有する表示装置を提供することにある。
前述した目的を達成するための本発明によるアレイ基板は、電極パッド、絶縁膜、及び透明電極を含む。前記電極パッドは、基板の周辺領域に形成され、第１金属膜及び前記第１金属膜に積層された第２金属膜を含み、前記第１金属膜の一部が露出されて形成されたビアホールを有する。前記絶縁膜は、前記電極パッドの上部に形成され、前記第２金属膜の側面、及び前記露出された第１金属膜の一部をカバーするように形成される。前記透明電極は、前記絶縁膜の上部に形成され、前記ビアホールを通じて前記第１金属膜と電気的に接続される。
本発明の他の目的を達成するために基板上の周辺領域に第１金属膜及び前記第１金属膜に積層された第２金属膜で構成された電極パッドを形成し、前記電極パッドの上部に絶縁膜を形成する。その後、前記第２金属膜の側面と前記第１金属膜の一部をカバーするように前記絶縁膜をパターニングしてビアホールを形成し、前記ビアホールを通じて前記第１金属膜と電気的に接続される透明電極を形成する。
本発明の更に他の目的を達成するための液晶表示装置は、カラーフィルタ基板、アレイ基板、液晶層、及び光発生装置を含む。前記アレイ基板は前記カラーフィルタ基板に対向し、第１金属膜及び前記第１金属膜に積層された第２金属膜で構成され、前記第１金属膜の一部が露出されて形成されたビアホールを有する電極パッド、前記電極パッドの上部に形成され、前記第２金属膜の側面及び前記露出された第１金属膜の一部をカバーするように形成された絶縁膜、及び前記絶縁膜の上部に形成され、前記ビアホールを通じて前記第１金属膜と電気的に接続された透明電極を有する。前記液晶層は、前記アレイ基板と前記カラーフィルタ基板との間に介在され、光発生装置は前記アレイ基板の下部に形成されて光を発生する。
このようなアレイ基板及びこれの製造方法によると、電極パッドの第２金属膜が絶縁膜によってカバーされるので、アンダーカット現象によって電極パッドの上部の透明電極がクラックされても第２金属膜と透明電極とのイオン反応による透明電極の腐食を防止することができる。
以下、添付図面を参照して本発明による望ましい実施例を詳細に説明する。
図１は、本発明による液晶表示装置を示した断面図であり、図２は、図１に示したアレイ基板を示した平面図である。図３は、図１に示したゲート電極パッドを拡大した図である。
図１及び図２に示したように、本発明による液晶表示装置は、画像を表示する液晶表示パネル１００、及び液晶表示パネル１００に画像を表示するための光を提供するバックライトアセンブリ（図示せず）を含む。
ここで、液晶表示パネル１００は、アレイ基板２００、アレイ基板２００と対向して配置されたカラーフィルタ基板３００、及びアレイ基板２００とカラーフィルタ基板３００との間に形成された液晶層４００で構成される。
液晶表示パネル１００は、画像が表示される表示領域（ＤＡ）、表示領域（ＤＡ）の第１辺に位置する第１周辺領域（ＰＡ１）及び表示領域（ＤＡ）の第２辺に位置する第２周辺領域（ＰＡ２）に区分する。
表示領域（ＤＡ）には、第１方向（Ｄ１）に延長された複数のゲートライン（ＧＬ）と第１方向（Ｄ１）に直交する第２方向（Ｄ２）に延長された複数のデータライン（ＤＬ）によって複数の画素領域が定義される。
アレイ基板２００は、第１絶縁基板２１０上の画素領域に対応して形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴ）２２０、保護膜２３０、及び画素電極２４０を含む。ここで、アレイ基板２００は、保護膜２３０と画素電極２４０と間に形成された有機絶縁膜（図示せず）を更に含むことができる。
ＴＦＴ２２０は、ゲート電極２２１、ゲート絶縁膜２２２、半導体層２２３、オームコンタクト層２２４、ソース電極２２５、及びドレイン電極２２６を含む。ゲート電極２２１は、ゲートライン（ＧＬ）と電気的に接続され、ソース電極２２５はデータライン（ＤＬ）と電気的に接続され、ドレイン電極２２６は画素電極２４０と電気的に接続されている。
ゲート電極２２１は、第１ゲート電極層２２１ａ及び第１ゲート電極層２２１ａ上に積層された第２ゲート電極層２２１ｂで構成される。第１ゲート電極層２２１ａはクロムで形成され、第２ゲート電極層２２１ｂはアルミニウムネオジウムで形成されている。
ソース電極２２５及びドレイン電極２２６はクロムで形成される。一方、本実施例でソース電極２２５及びドレイン電極２２６がクロムからなる場合を例として説明したが、ゲート電極２２１と同一にクロム及びこのクロム上に積層されたアルミニウムネオジウムで形成することができる。
ゲート絶縁膜２２２は、ゲート電極２２１が形成された第１絶縁基板２１０上に形成される。ゲート絶縁膜２２２は、例えば、シリコン窒化膜（ＳｉＮｘ）で形成される。半導体層２２３及びオームコンタクト層２２４は、ゲート絶縁膜２２２上に順に形成される。半導体層２２３は非晶質シリコンからなり、オームコンタクト層２２４は、ｎ型不純物が高濃度でドープされた非晶質シリコン（ｎ＋ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）で形成される。オームコンタクト層２２４は一部が除去されて半導体層２２３を部分的に露出させる。
なお、保護膜２３０は、ＴＦＴ２２０が形成された第１絶縁基板２１０上に順に形成される。保護膜２３０は、例えば、シリコン窒化膜で形成される。保護膜２３０は、ＴＦＴ２００のドレイン電極２２６を部分的に露出させるコンタクトホール２３５を有する。即ち、ドレイン電極２２６を露出させるために保護膜２３０を部分的に除去する。
画素電極２４０は、保護膜２３０上に形成される。画素電極２４０は、光が透過しうる透明な導電性物質で形成される。例えば、画素電極２４０は、インジウム亜鉛酸化物（ＩＺＯ）またはインジウムスズ酸化物（ＩＴＯ）で構成される。ここで、画素電極２４０は、コンタクトホール２３５を通じてＴＦＴ２２０のドレイン電極２２６と電気的に接続される。
アレイ基板２００の第１周辺領域（ＰＡ１）には、ゲートライン（ＧＬ）から延長され、ゲートライン（ＧＬ）より広い幅を有するゲート電極パッド２５０が形成される。ゲート電極パッド２５０は、第１ゲート電極パッド層２５０ａ及び第１ゲート電極パッド層２５０ａの上部に積層された第２ゲート電極パッド層２５０ｂで構成される。
ここで、ゲート電極パッド２５０は、ゲート電極２２１の形成時に、同一工程で同一物質によって形成される。したがって、第１ゲート電極パッド層２５０ａはクロムからなり、第２ゲート電極パッド層２５０ｂは、アルミニウムネオジウムで形成される。
また、第１周辺領域（ＰＡ１）には、ゲート電極パッド２５０を部分的に露出させる第１ビアホール２５５が形成される。第１ビアホール２５５は、ゲート電極パッド２５０の上部のゲート絶縁膜２２２及び保護膜２３０と第２ゲート電極パッド層２５０ｂが部分的に除去されて形成される。第２ゲート電極パッド層２５０ｂは第１ビアホール２５５を囲む開口２５７を有し、この開口２５７を通じて第１ゲート電極パッド層２５０ａが部分的に露出される。ここで、ゲート絶縁膜２２２及び保護膜２３０は、第２ゲート電極パッド層２５０ｂより相対的に第１ビアホール２５５の中心側に延長された形状を有する。したがって、ゲート絶縁膜２２２及び保護膜２３０は、第１ビアホール２５５の周辺部をカバーするように形成される。これによって、ゲート絶縁膜２２２及び保護膜２３０は、第２ゲート絶縁パッド層２５０ｂの側面と第１ゲート電極パッド層２５０ａの一部をカバーする。
前記ゲート電極パッド２５０の上部には、第１ビアホール２５５を通じて第１ゲート電極パッド層２５０ａと電気的に接続される第１透明電極２６０が形成される。第１透明電極２６０は、画素電極２４０の形成時に、同一工程により同一物質で形成される。即ち、第１透明電極２６０は、ＩＴＯまたはＩＺＯで形成される。
本実施例で、ゲート絶縁膜２２２及び保護膜２３０は、第２ゲート電極パッド層２５０ｂの側面をカバーするように形成することによって、第１透明電極２６０が第２ゲート電極パッド層２５０ｂと直接的に接触しない。図３に示したように、第１距離（ｄ）だけ第１透明電極２５０と第２ゲート電極パッド層２５０ｂとが離間して形成される。第１距離（ｄ）は、ゲート絶縁膜２２２の形成厚さと保護膜２３０の形成厚さとの和に対応する。
したがって、第１透明電極２６０が腐食することによって、ゲートライン（ＧＬ）に提供しようとするゲート信号がゲート電極パッド２５０に提供されなくなるという問題点を解決することができる。即ち、アンダーカット現象によって第１透明電極２６０にクラックが発生し、これによってクラックが発止した部分を通じてエッチング液が流入しても、第１透明電極２６０と第２ゲート電極パッド層２５０ｂとを離間して形成することによって、エッチング液によるイオン反応が発生しないので、第１透明電極２６０の腐食を防止することができる。これによって、液晶表示装置の信頼性が向上する。
アレイ基板２００の第２周辺領域（ＰＡ２）にはデータライン（ＤＬ）から延長され、データライン（ＤＬ）より広い幅を有するデータ電極パッド２７０が形成される。ここで、データ電極パッド２７０は、ソース電極２２５及びドレイン電極２２６の形成時に、同一工程により同一物質で形成することができる。したがって、データ電極パッド２７０は、クロムで形成される。
また、第２周辺領域（ＰＡ２）には、データ電極パッド２７０を部分的に露出させる第２ビアホール２７５が形成される。この第２ビアホール２７５は、データ電極パッド２７０上部の保護膜２３０が部分的に除去されて形成される。データ電極パッド２７０の上部には、第２ビアホール２７５を通じてデータ電極パッド２７０と電気的に接続される第２透明電極２８０が形成される。この第２透明電極２８０は、ＩＴＯまたはＩＺＯで形成される。
前述したような構成のゲート電極パッド２５０及びデータ電極パッド２７０は、異方性導電フィルム（ＡＣＦ）（図示せず）を通じて可撓性印刷回路基板（図示せず）と電気的に接続される。したがって、ゲート電極パッド２５０及びデータ電極パッド２７０は、可撓性印刷回路基板から入力されたゲート信号及びデータ信号をゲートライン（ＧＬ）及びデータライン（ＤＬ）にそれぞれ出力する。
一方、カラーフィルタ基板３００は、第２絶縁基板３１０上に形成された遮光膜３２０、カラーフィルタ３３０、及び共通電極３４０を含む。カラーフィルタ３３０は、Ｒ、Ｇ、Ｂ色画素で構成され、遮光膜３２０は、Ｒ、Ｇ、Ｂ色画素の間でマトリクス形態に形成され、Ｒ、Ｇ、Ｂ色画素の間に光が漏洩することを防止する。また、共通電極３４０は、アレイ基板２００上に形成された画素電極２４０に対向する電極である。
図４〜図１１は、図１に示したアレイ基板の製造工程を示した製造断面図である。
図４に示したように、クロムをターゲットとするスパッタリング方法または化学気相蒸着方法によって第１絶縁基板２１０上に第１金属膜５００を形成する。その後、第１金属膜５００が形成された第１絶縁基板２１０上にアルミニウムネオジウムからなる第２金属膜５１０を形成する。第２金属膜５１０の上部に感光性を有するフォトレジスト５２０を塗布する。
図５に示すように、フォトレジスト５２０が蒸着された第１絶縁基板２１０上に所定のパターンが形成されている第１マスク６００を形成する。ここで、マスク６００は、ゲート電極２２１を形成するための第１閉鎖部６１０、ゲート電極パッド２５０を形成するための第２閉鎖部６２０、及び第１ビアホール２５５を形成するためのスリットパターン６３０を有する。
その後、第１マスク６００にフォトレジスト５２０を露光した後、所定のエッチング液を用いて除去する。ここで、フォトレジスト５２０は、露光された領域がエッチングされるポジティブフォトレジストである。ここで、第１閉鎖部６１０に対応する領域に第１フォトレジストパターン５２０ａが形成され、第２閉鎖部６２０に対応する領域に第２フォトレジストパターン５２０ｂが形成される。第１フォトレジストパターン５２０ａは、表示領域（ＤＡ）に形成され、第２フォトレジストパターン５２０ｂは、第１周辺領域（ＰＡ１）に形成される。また、第２フォトレジストパターン５２０ｂは段差を有する。即ち、第２フォトレジストパターン５２０ｂは、スリットパターン６３０に対応する領域を部分的にエッチングすることによって相対的に低い形成高さを有するスリット領域（Ａ）を有することとなる。
図６に示したように、所定のエッチング液を用いて第１金属膜５００及び第２金属膜５１０をエッチングしてゲート電極２２１及びゲート電極パッド２５０を形成する。ゲート電極２２１は、第１ゲート電極層２２１ａ及び第２電極層２２１ｂで構成される。第１ゲート電極２２１ａはクロムで形成され、第２ゲート電極層２２１ｂはアルミニウムネオジウムで形成される。
また、ゲート電極パッド２５０は、第１ゲート電極パッド層２５０ａ及び第２ゲート電極パッド層２５０ｂで構成される。第１ゲート電極パッド層２５０ａはクロムで形成され、第２ゲート電極パッド層２５０ｂはアルミニウムネオジウムで形成される。
図７に示すように、ゲート電極２２１及びゲート電極パッド２５０が形成された第１絶縁基板２１０の背面から露光するための光を提供する背面露光工程を行う。ここで、第１絶縁基板２１０の背面から提供される露光光は、図５で示す場合より相対的に少ない光量が提供される。その後、所定のエッチング液によって第２フォトレジストパターン２５０ｂのうち、相対的に低い形成高さを有するスリット領域（Ａ）を除去する。したがって、第２ゲート電極パッド層２５０ｂの一部が露出される。
図８に示したように、第２フォトレジストパターン５２０ｂによって露出された第２ゲート電極パッド層２５０ｂの一部をエッチングする。ここで、第１ゲート電極パッド層２５０ａの一部が露出される。その後、第１フォトレジストパターン５２０ａ及び第２フォトレジストパターン５２０ｂを除去する。
図９に示すように、ゲート電極２２１及びゲート電極パッド２５０が形成された第１絶縁基板２１０上にシリコン窒化膜を蒸着してゲート絶縁膜２２２を形成する。このゲート絶縁膜２２２上に非晶質シリコン及びｎ型非晶質シリコンを蒸着した後、パターニングして半導体層２２３及びオームコンタクト層２２４を形成する。
その後、半導体層２２３及びオームコンタクト層２２４が形成された第１絶縁基板２１０上に第３金属膜（図示せず）を蒸着した後、パターニングしてソース電極２２４、ドレイン電極２２６、及びデータ電極パッド２７０を形成する。ここで、ソース電極２２５及びドレイン電極２２６を表示領域（ＤＡ）に対応するように形成し、データ電極パッド２７０を、第２周辺領域（ＰＡ２）に対応するように形成する。第３金属膜はクロムで形成することができる。
これによって、第１絶縁基板２１０上の表示領域（ＤＡ）には、ゲート電極２２１、ゲート絶縁膜２２２、半導体層２２３、オームコンタクト層２２４、ソース電極２２５、及びドレイン電極２２６を含むＴＦＴ２２０が形成される。また、第１周辺領域（ＰＡ１）にはゲート電極パッド２５０が形成され、第２周辺領域（ＰＡ２）にはデータ電極パッド２７０が形成される。その後、ＴＦＴ２２０、ゲート電極パッド２５０、及びデータ電極パッド２７０が形成された第１絶縁基板２１０上に保護膜２３０を形成する。
図１０に示したように、保護膜２３０が形成された第１絶縁基板２１０上にフォトレジスト層（図示せず）を塗布する。その後、このフォトレジスト層上に所定のパターンを有する第２マスク７００を整列する。第２マスク７００は、コンタクトホール２３５を形成するための第１開口部７１０、第１ビアホール２５５を形成するための第２開口部７２０、及び第２ビアホール２７５を形成するための第３開口部７３０を有する。
その後、フォトレジスト層を第２マスク７００によって露光した後、現像して保護膜２３０上にフォトレジストパターン（図示せず）を形成する。フォトレジストパターンをエッチングマスクとして用いて保護膜２３０及びゲート絶縁膜２２２を所定のエッチング液によって部分エッチングする。したがって、第１開口部７１０に対応する領域で保護膜２３０の一部が除去されてドレイン電極２２６を露出させるコンタクトホール２３５が形成される。
第２開口部７２０に対応する領域で保護膜２３０及びゲート絶縁膜２２２が部分的に除去されて第１ゲート電極パッド層２５０ａを露出させる第１ビアホール２５５が形成される。ここで、保護膜２３０及びゲート絶縁膜２２２は、第２ゲート電極パッド層２５０ｂの側面をカバーするように形成される。即ち、保護膜２３０及びゲート絶縁膜２２２は、第２ゲート電極パッド層２５０ｂより第１ビアホール２５５の中心側に延長された形状を有する。
図１１に示すように、コンタクトホール２５５、第１ビアホール２５５及び第２ビアホール２７５が形成された第１絶縁基板２１０上にＩＴＯまたはＩＺＯのような透明導電膜を均一な厚さで蒸着した後、パターニングする。これによって表示領域（ＤＡ）に画素電極２４０が形成され、第１周辺領域（ＰＡ１）に第１透明電極２６０が形成され、第２周辺領域（ＰＡ２）に第２透明電極２８０が形成される。これによって、アレイ基板２００が完成する。
ここで、画素電極２４０は、コンタクトホール２３５を通じてドレイン電極２２６と電気的に接続される。また、第１透明電極２６０は、第１ビアホール２５５を通じて第１ゲート電極パッド層２５０ａと電気的に接続され、第２透明電極２８０は第２ビアホール２７５を通じてデータ電極パッド２７０と電気的に接続される。
第１透明電極２６０は、ゲート電極パッド２５０の第２ゲート電極パッド層２５０ｂと直接的に接触しない。即ち、ゲート絶縁膜２２２及び保護膜２３０によって第２ゲート電極パッド層２５０ｂがカバーされることによって第１透明電極２６０は第２ゲート電極パッド層２５０ｂと接触しない。
本実施例では、ゲート電極及びゲート電極パッドがクロム膜及びアルミニウムネオジウム膜の二重膜の構造を有する場合を例として挙げたが、ソース電極及びドレイン電極とデータ電極パッドも二重膜構造にすることができる。また、データ電極パッドが二重膜構造である場合、前述の本実施例をそのまま適用可能なことは自明である。
前述したように本発明は、クロム膜及びこのクロム膜上に積層されたアルミニウムネオジウム膜で構成された二重膜構造を有するゲート電極及びゲート電極パッドを有する。ゲート電極パッドのビアホールの形成時、アルミニウムネオジウム膜を先にパターニングした後、後に形成されるゲート絶縁膜及び保護膜がアルミニウムネオジウム膜をカバーするように形成する。
したがって、本発明はアンダーカット現象によってゲート電極パッドの上部の透明電極がクラックされてもアルミニウムネオジウムと透明電極とのイオン反応による透明電極の腐食を防止することができる。したがって、液晶表示装置の信頼性を向上させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明による液晶表示装置を示した断面図である。 図１に示したアレイ基板を示した平面図である。 図１に示したゲート電極パッドを拡大した図である。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。 図１に示したアレイ基板の製造工程を示した製造断面図ある。
符号の説明
１００ 液晶表示装置
２００ アレイ基板
２２０ ＴＦＴ
２２２ ゲート絶縁膜
２３０ 保護膜
２４０ 画素電極
２５０ ゲート電極パッド
２５０ａ 第１ゲート電極パッド層
２５０ｂ 第２ゲート電極パッド層
２５５ 第１ビアホール
２６０ 第１透明電極
２７０ データ電極パッド
２８０ 第２透明電極
３００ カラーフィルタ基板
４００ 液晶層

Claims (18)

  1. 表示領域及び前記表示領域の周辺に形成された周辺領域で構成された基板と、
    前記周辺領域に形成され、第１金属膜及び前記第１金属膜に積層されて前記第１金属膜の一部が露出されて形成された開口を有する第２金属膜を具備する電極パッドと、
    前記電極パッドの上部に形成され、前記開口内の前記第２金属膜の側面、及び前記露出された第１金属膜の一部をカバーするように形成された絶縁膜と、
    前記絶縁膜の上部に形成され、前記絶縁膜のビアホールを通じて前記第１金属膜と電気的に接続された透明電極と、
    を含むことを特徴とするアレイ基板。
  2. 前記第１金属膜はクロムからなり、前記第２金属膜はアルミニウムネオジウムからなることを特徴とする請求項１記載のアレイ基板。
  3. 前記表示領域に形成され、前記第１金属膜及び前記第１金属膜上に積層された前記第２金属膜で構成された電極を有するスイッチング素子と、
    前記スイッチング素子の上部に形成された保護膜と、
    を更に含むことを特徴とする請求項１記載のアレイ基板。
  4. 前記電極パッドは、ゲート電極パッドであることを特徴とする請求項３記載のアレイ基板。
  5. 前記電極パッドは、データ電極パッドであることを特徴とする請求項３記載のアレイ基板。
  6. 前記透明電極は、前記絶縁膜によって前記第２金属膜と離間していることを特徴とする請求項１記載のアレイ基板。
  7. 前記透明電極と前記第２金属膜との距離は、前記絶縁膜の厚さと同一であることを特徴とする請求項６記載のアレイ基板。
  8. 基板上の周辺領域に第１金属膜及び前記第１金属膜に積層され、一部が除去されて前記第１金属膜を露出させる第２金属膜を含む電極パッドを形成する段階と、
    前記電極パッドの上部に絶縁膜を形成する段階と、
    前記第２金属膜の側面と前記露出された第１金属膜の一部をカバーするように前記絶縁膜をパターニングしてビアホールを形成する段階と、
    前記ビアホールを通じて前記第１金属膜と電気的に接続される透明電極を形成する段階と、
    を含むことを特徴とするアレイ基板の製造方法。
  9. 前記電極パッドを形成する段階は、
    前記基板上に前記第１金属膜を形成する段階と、
    前記第１金属膜上に第２金属膜を形成する段階と、
    前記第２金属膜の上部にフォトレジストを形成する段階と、
    所定マスクによって前記フォトレジストをパターニングして形成高さが相対的に低いスリット領域を有する第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンを用いて前記第１及び第２金属膜をパターニングして電極パッドを形成する段階と、
    前記第１フォトレジストパターンの前記スリット領域を除去する段階と、
    前記スリット領域が除去された前記第１フォトレジストパターンによって前記電極パッドの前記第２金属膜を部分的に除去して前記第１金属膜を露出させる段階と、
    を含むことを特徴とする請求項８記載のアレイ基板の製造方法。
  10. 前記マスクは、前記スリット領域に対応するようにスリットパターンを有することを特徴とする請求項９記載のアレイ基板の製造方法。
  11. 前記スリット領域を除去する段階は、
    前記基板の背面から露光光を提供する段階と、
    所定の現像液によって前記第１フォトレジストパターンの前記スリット領域を除去する段階と、
    を含むことを特徴とする請求項９記載のアレイ基板の製造方法。
  12. 前記周辺領域に接する前記基板上の表示領域に前記第１及び前記第２金属膜で構成された電極を有するスイッチング素子を形成する段階と、
    前記スイッチング素子の上部に前記絶縁膜を形成する段階と、
    前記絶縁膜をパターニングして前記スイッチング素子の一部を露出させるコンタクトホールを形成する段階と、
    前記コンタクトホールを通じて前記スイッチング素子と電気的に接続される画素電極を形成する段階と、
    を更に含むことを特徴とする請求項８記載のアレイ基板の製造方法。
  13. 前記第１金属膜はクロムからなり、前記第２金属膜は、アルミニウムネオジウムからなることを特徴とする請求項８記載のアレイ基板の製造方法。
  14. 前記透明電極は、前記第２金属膜と前記絶縁膜によって離隔されることを特徴とする請求項８記載のアレイ基板の製造方法。
  15. 前記透明電極と前記第２金属膜との距離は、前記絶縁膜の厚さと同一であることを特徴とする請求項１４記載のアレイ基板の製造方法。
  16. 第１基板と、
    前記第１基板に対向し、第１金属膜及び前記第１金属膜に積層され、前記第１金属膜の一部が露出される開口を有する第２金属膜を含む電極パッド、前記電極パッドの上部に形成され、前記開口内の前記第２金属膜の側面及び前記露出された第１金属膜の一部をカバーするように形成された絶縁膜、及び前記絶縁膜の上部に形成され、前記ビアホールを通じて前記第２金属膜と電気的に接続された透明電極を有する第２基板と、
    前記第２基板と前記第１基板との間に介在された液晶層と、
    前記第２基板の下部に形成された光発生装置と、
    を含むことを特徴とする液晶表示装置。
  17. 前記透明電極は、前記絶縁膜によって前記第２金属膜と離間していることを特徴とする請求項１６記載の液晶表示装置。
  18. 前記透明電極と前記第２金属膜との距離は、前記絶縁膜の厚さと同一であることを特徴とする請求項１７記載の液晶表示装置。
JP2006263998A 2005-10-20 2006-09-28 アレイ基板及びこれの製造方法 Withdrawn JP2007114773A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098951A KR20070043098A (ko) 2005-10-20 2005-10-20 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2007114773A true JP2007114773A (ja) 2007-05-10
JP2007114773A5 JP2007114773A5 (ja) 2009-05-07

Family

ID=37984517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263998A Withdrawn JP2007114773A (ja) 2005-10-20 2006-09-28 アレイ基板及びこれの製造方法

Country Status (5)

Country Link
US (1) US20070090403A1 (ja)
JP (1) JP2007114773A (ja)
KR (1) KR20070043098A (ja)
CN (1) CN1953190A (ja)
TW (1) TW200725711A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
WO2012077630A1 (ja) * 2010-12-06 2012-06-14 阪本 順 パネル、パネルの製造方法、太陽電池モジュール、印刷装置および印刷方法
US9276126B2 (en) * 2012-01-31 2016-03-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法
CN104950539B (zh) * 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
KR102349281B1 (ko) 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법

Also Published As

Publication number Publication date
KR20070043098A (ko) 2007-04-25
CN1953190A (zh) 2007-04-25
TW200725711A (en) 2007-07-01
US20070090403A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
US9366923B2 (en) Array substrate and method of fabricating the same, and display device
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
JP2004363170A (ja) 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器
US20210210527A1 (en) Display device, array substrate and manufacturing method thereof
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007114773A (ja) アレイ基板及びこれの製造方法
US9472579B2 (en) Array substrate with improved pad region
US20070188682A1 (en) Method for manufacturing a display device
US7700952B2 (en) Contact pad for thin film transistor substrate and liquid crystal display
KR20070068776A (ko) 액정표시소자와 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20150027342A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20010019666A (ko) 박막트랜지스터 액정표시장치
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101411670B1 (ko) 어레이기판, 이의 제조 방법 및 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090410