KR20070043098A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20070043098A
KR20070043098A KR1020050098951A KR20050098951A KR20070043098A KR 20070043098 A KR20070043098 A KR 20070043098A KR 1020050098951 A KR1020050098951 A KR 1020050098951A KR 20050098951 A KR20050098951 A KR 20050098951A KR 20070043098 A KR20070043098 A KR 20070043098A
Authority
KR
South Korea
Prior art keywords
metal film
electrode pad
layer
metal
film
Prior art date
Application number
KR1020050098951A
Other languages
English (en)
Inventor
안현재
임현수
이인성
안기완
변재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050098951A priority Critical patent/KR20070043098A/ko
Priority to JP2006263998A priority patent/JP2007114773A/ja
Priority to US11/543,181 priority patent/US20070090403A1/en
Priority to TW095137141A priority patent/TW200725711A/zh
Priority to CNA200610136258XA priority patent/CN1953190A/zh
Publication of KR20070043098A publication Critical patent/KR20070043098A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

신뢰성을 향상시키기 위한 어레이 기판 및 이의 제조방법이 개시된다. 어레이 기판은 전극패드, 절연막 및 투명전극을 포함한다. 전극패드는 기판의 주변영역에 형성되고, 제1 금속막 및 제2 금속막으로 이루어지고, 제1 금속막의 일부가 노출되어 형성된 비아홀을 갖는다. 절연막은 전극패드 상부에 형성되고, 제2 금속막의 측면 및 노출된 제1 금속막의 일부를 커버하도록 형성된다. 투명전극은 절연막 상부에 형성되고, 비아홀을 통해 제1 금속막과 전기적으로 연결된다. 따라서, 언더-컷 현상에 의해 전극패드의 제2 금속막이 절연막에 의해 커버되므로, 전극패드 상부의 투명전극이 크랙 되더라도 제2 금속막과 투명전극간의 이온반응에 따른 투명전극의 부식을 방지할 수 있다.

Description

어레이 기판 및 이의 제조방법{ARRAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명에 따른 액정표시장치를 나타낸 단면도이다.
도 2는 도 1에 도시된 어레이 기판을 나타낸 평면도이다.
도 3은 도 1에 도시된 게이트 전극패드를 확대한 도면이다.
도 4a 내지 도 4h는 도 1에 도시된 어레이 기판의 제조공정을 나타낸 제조 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 액정표시장치 200 : 어레이 기판
220 : TFT 222 : 게이트 절연막
230 : 보호막 240 : 화소전극
250 : 게이트 전극패드 250a: 제1 게이트 전극패드층
250b : 제2 게이트 전극패드층 255 : 제1 비아홀
260 : 제1 투명전극 270 : 데이터 전극패드
280 : 제2 투명전극 300 : 컬러필터 기판
400 : 액정층
본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 신뢰성을 향상시킬 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
일반적으로 액정표시장치는 어레이 기판, 어레이 기판과 마주보는 컬러필터기판 및 어레이 기판과 컬러필터 기판과의 사이에 개재된 액정층으로 이루어진다.
상기 어레이 기판은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 상기 화소 각각은 게이트 신호가 제공되는 게이트 라인, 데이터 신호가 제공되는 데이터 라인, 상기 게이트 라인과 상기 데이터 라인에 연결된 박막 트랜지스터 및 데이터 신호를 수신하여 액정층에 전압을 인가하는 화소전극을 포함한다. 또한, 상기 어레이 기판은 상기 게이트 라인 및 상기 데이터 라인에 상기 게이트 신호 및 상기 데이터 신호를 각각 제공하기 위한 게이트 전극패드 및 데이터 전극패드를 더 포함한다. 상기 게이트 전극패드 및 상기 데이터 전극패드는 비아홀을 통해 상부에 형성되는 투명전극과 전기적으로 연결된다.
상기 액정표시장치가 대형화됨에 따라 상기 게이트 전극패드는 상부에 형성된 투명전극과의 접촉저항 및 배선저항을 줄이기 위하여 이중막 구조로 이루어진다. 이때, 상기 게이트 전극패드는 크롬(Cr)막 및 알루미늄 네오디뮴(AlNd)막으로 이루어진다.
상기 게이트 전극패드는 비아홀을 통해 상기 투명전극과 전기적으로 연결된다. 상기 비아홀은 게이트 전극패드 상부에 형성되는 게이트 절연막 및 보호막을 제거한 후 상기 알루미늄 네오디뮴막을 제거하여 형성된다. 이때, 상기 알루미늄 네오디뮴막은 상기 보호막에 접하는 상부영역이 하부영역에 비하여 상대적으로 더 많이 식각되는데, 이를 언더-컷 현상이라 한다.
이처럼, 언더-컷 현상에 의해 이후에 형성되는 상기 투명전극이 끊어지는 크랙(Crack)이 발생한다. 또한, 상기 크랙 부위로 이후의 공정시의 식각액이 침투하고, 상기 식각액이 전해질 역할을 하여 투명전극과 알루미늄 네오디뮴막의 이온반응에 의해 투명전극이 부식된다.
따라서, 상기 투명전극이 상기 게이트 전극패드로부터 전기적 단선되어 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 신뢰성을 향상시키기 위한 어레이 기판을 제공함에 있다.
본 발명의 다른 목적은 상기한 어레이 기판을 제조하기 위한 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 상기한 어레이 기판을 갖는 표시장치를 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 어레이 기판은 전극패드, 절연막 및 투명전극을 포함한다. 상기 전극패드는 기판의 주변영역에 형성되고, 제1 금속막 및 상기 제1 금속막에 적층된 제2 금속막을 포함하고, 상기 제1 금속막의 일 부가 노출되어 형성된 비아홀을 갖는다. 상기 절연막은 상기 전극패드 상부에 형성되고, 상기 제2 금속막의 측면 및 상기 노출된 제1 금속막의 일부를 커버하도록 형성된다. 상기 투명전극은 상기 절연막 상부에 형성되고, 상기 비아홀을 통해 상기 제1 금속막과 전기적으로 연결된다.
본 발명의 다른 목적을 달성하기 위하여 기판 상의 주변영역에 제1 금속막 및 상기 제1 금속막에 적층된 제2 금속막으로 이루어진 전극패드를 형성하고, 상기 전극패드 상부에 절연막을 형성한다. 이어, 상기 제2 금속막의 측면과 상기 제1 금속막의 일부를 커버하도록 상기 절연막을 패터닝하여 비아홀을 형성하고, 상기 비아홀을 통해 상기 제1 금속막과 전기적으로 연결되는 투명전극을 형성한다.
본 발명의 또 다른 목적을 달성하기 위한 액정표시장치는 컬러필터 기판, 어레이 기판, 액정층 및 광 발생장치를 포함한다. 상기 어레이 기판은 컬러필터 기판에 대향하고, 제1 금속막 및 상기 제1 금속막에 적층된 제2 금속막으로 이루어지고, 상기 제1 금속막의 일부가 노출되어 형성된 비아홀을 갖는 전극패드, 상기 전극패드 상부에 형성되고, 상기 제2 금속막의 측면 및 상기 노출된 제1 금속막의 일부를 커버하도록 형성된 절연막 및 상기 절연막 상부에 형성되고, 상기 비아홀을 통해 상기 제1 금속막과 전기적으로 연결된 투명전극을 갖는다. 상기 액정층은 상기 어레이 기판과 상기 컬러필터 기판 사이에 개재되고, 광 발생장치는 상기 어레이 기판 하부에 형성되어 광을 발생한다.
이러한 어레이 기판 및 이의 제조방법에 따르면, 전극패드의 제2 금속막이 절연막에 의해 커버되므로, 언더-컷 현상에 의해 전극패드 상부의 투명전극이 크랙 되더라도 제2 금속막과 투명전극간의 이온반응에 따른 투명전극의 부식을 방지할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 액정표시장치를 나타낸 단면도이고, 도 2는 도 1에 도시된 어레이 기판을 나타낸 평면도이다. 도 3은 도 1에 도시된 게이트 전극패드를 확대한 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 영상을 표시하는 액정표시패널(100) 및 액정표시패널(100)에 상기 영상을 표시하기 위한 광을 제공하는 백라이트 어셈블리(미도시)를 포함한다.
여기서, 액정표시패널(100)은 어레이 기판(200), 어레이 기판(200)과 대향하여 배치된 컬러필터 기판(300) 및 어레이 기판(200)과 컬러필터 기판(300) 사이에 형성된 액정층(400)으로 이루어진다.
상기 액정표시패널(100)은 영상이 표시되는 표시영역(DA), 표시영역(DA)의 제1 변에 위치하는 제1 주변영역(PA1) 및 표시영역(DA)의 제2 변에 위치하는 제2 주변영역(PA2)으로 구분된다.
상기 표시영역(DA)에는 제1 방향(D1)으로 연장된 다수의 게이트 라인(GL)과 제1 방향(D1)에 직교하는 제2 방향(D2)으로 연장된 다수의 데이터 라인(DL)에 의해 다수의 화소영역이 정의된다.
상기 어레이 기판(200)은 제1 절연기판(210) 상의 상기 화소영역에 대응하여 형성된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(220), 보호막(230) 및 화소전극(240)을 포함한다. 이때, 어레이 기판(200)은 보호막(230)과 화소전극(240) 사이에 형성된 유기 절연막(미도시)을 더 포함할 수 있다.
상기 TFT(220)는 게이트 전극(221), 게이트 절연막(222), 반도체층(223), 오믹 콘택층(224), 소오스 전극(225) 및 드레인 전극(226)을 포함한다. 상기 게이트 전극(221)은 게이트 라인(GL)과 전기적으로 연결되고, 소오스 전극(225)은 데이터 라인(DL)과 전기적으로 연결되며, 드레인 전극(226)은 화소전극(240)과 전기적으로 연결된다.
상기 게이트 전극(221)은 제1 게이트 전극층(221a) 및 제1 게이트 전극층(221a) 상에 적층된 제2 게이트 전극층(221b)으로 이루어진다. 상기 제1 게이트 전극층(221a)은 크롬으로 이루어지고, 제2 게이트 전극층(221b)은 알루미늄 네오디뮴으로 이루어진다.
상기 소오스 전극(225) 및 드레인 전극(226)은 크롬으로 이루어진다. 한편, 본 실시예에서 소오스 전극(225) 및 드레인 전극(226)이 크롬으로 이루어진 경우를 예로 들어 설명하였으나, 게이트 전극(221)과 동일하게 크롬 및 상기 크롬 상에 적층된 알루미늄 네오디뮴으로 이루어질 수 있다.
상기 게이트 절연막(222)은 게이트 전극(221)이 형성된 제1 절연기판(210) 전면에 형성된다. 상기 게이트 절연막(222)은 예를 들어, 실리콘 질화막(SiNx)으로 이루어진다. 상기 반도체층(223) 및 오믹 콘택층(224)은 게이트 절연막(222) 상에 순차적으로 형성된다. 상기 반도체층(223)은 비정질 실리콘(amorphous Silicon)으 로 이루어지고, 오믹 콘택층(224)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ amorphous Silicon)으로 이루어진다. 상기 오믹 콘택층(224)은 일부가 제거되어 반도체층(223)을 부분적으로 노출시킨다.
또한, 보호막(230)은 TFT(220)가 형성된 제1 절연기판(210) 전면에 순차적으로 형성된다. 상기 보호막(230)은 예를 들어, 실리콘 질화막으로 이루어진다. 상기 보호막(230)은 TFT(220)의 드레인 전극(226)을 부분적으로 노출시키는 콘택홀(235)을 갖는다. 즉, 드레인 전극(226)을 노출시키기 위하여 보호막(230)이 부분적으로 제거된다.
상기 화소전극(240)은 보호막(230) 상에 형성된다. 상기 화소전극(240)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소전극(240)은 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 또는 인듐 틴 옥사이드(Indium Tin Oxide : ITO)로 이루어진다. 이때, 화소전극(240)은 콘택홀(235)을 통해 TFT(220)의 드레인 전극(226)과 전기적으로 연결된다.
상기 어레이 기판(200)의 제1 주변영역(PA1)에는 게이트 라인(GL)으로부터 연장되고, 게이트 라인(GL) 보다 넓은 폭을 갖는 게이트 전극패드(250)가 형성된다. 상기 게이트 전극패드(250)는 제1 게이트 전극패드층(250a) 및 제1 게이트 전극패드층(250a) 상부에 적층된 제2 게이트 전극패드층(250b)으로 이루어진다.
이때, 게이트 전극패드(250)는 게이트 전극(221) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 제1 게이트 전극패드층(250a)은 크롬으로 이루어지고, 제2 게이트 전극패드층(250b)은 알루미늄 네오디뮴으로 이루어진다.
또한, 제1 주변영역(PA1)에는 게이트 전극패드(250)를 부분적으로 노출시키는 제1 비아홀(255)이 형성된다. 상기 제1 비아홀(255)은 게이트 전극패드(250) 상부의 게이트 절연막(222) 및 보호막(230)과 제2 게이트 전극패드층(250b)이 부분적으로 제거되어 형성된다. 이때, 게이트 절연막(222) 및 보호막(230)은 제2 게이트 전극패드층(250b) 보다 상대적으로 제1 비아홀(255)의 중심쪽으로 연장된 형상을 갖는다. 따라서, 게이트 절연막(222) 및 보호막(230)은 제1 비아홀(255)의 주변부를 커버하도록 형성된다. 이로 인해, 게이트 절연막(222) 및 보호막(230)은 제2 게이트 전극패드층(250b)의 측면과 제1 게이트 전극패드층(250a)의 일부를 커버한다.
상기 게이트 전극패드(250) 상부에는 제1 비아홀(255)을 통해 제1 게이트 전극패드층(250a)과 전기적으로 연결되는 제1 투명전극(260)이 형성된다. 상기 제1 투명전극(260)은 화소전극(240) 형성시 동일 공정에서 동일 물질로 형성된다. 즉, 제1 투명전극(260)은 ITO 또는 IZO로 이루어진다.
본 실시예에서 게이트 절연막(222) 및 보호막(230)은 제2 게이트 전극패드층(250b)의 측면을 커버하도록 형성됨에 따라 제1 투명전극(260)은 제2 게이트 전극패드층(250b)과 직접적으로 접촉되지 않는다. 도 3에서와 같이, 제1 거리(d) 만큼 제1 투명전극(250)과 제2 게이트 전극패드층(250b)이 이격되어 형성된다. 상기 제1 거리(d)는 게이트 절연막(222)의 형성두께와 보호막(230)의 형성두께의 합에 상응한다.
따라서, 제1 투명전극(260)이 부식되어 게이트 라인(GL)으로 제공하고자 하는 게이트 신호가 게이트 전극패드(250)에 제대로 제공되지 못하는 문제점을 방지 할 수 있다. 즉, 언더-컷 현상에 의해 제1 투명전극(260)에 크랙이 발생하고, 이로 인해 크랙된 부분을 통해 식각액이 유입되더라도, 제1 투명전극(260)과 제2 게이트 전극패드층(250b)이 이격되어 형성됨에 따라 상기 식각액에 의한 이온반응이 발생되지 않으므로, 제1 투명전극(260)의 부식을 방지할 수 있다. 이로인해, 액정표시장치의 신뢰성이 향상된다.
상기 어레이 기판(200)의 제2 주변영역(PA2)에는 데이터 라인(DL)으로부터 연장되고, 데이터 라인(DL) 보다 넓은 폭을 갖는 데이터 전극패드(270)가 형성된다. 이때, 데이터 전극패드(270)는 소오스 전극(225) 및 드레인 전극(226) 형성시 동일 공정에서 동일 물질에 의해 형성된다. 따라서, 데이터 전극패드(270)는 크롬으로 이루어진다.
또한, 제2 주변영역(PA2)에는 데이터 전극패드(270)를 부분적으로 노출시키는 제2 비아홀(275)이 형성된다. 상기 제2 비아홀(275)은 데이터 전극패드(270) 상부의 보호막(230)이 부분적으로 제거되어 형성된다. 상기 데이터 전극패드(270) 상부에는 제2 비아홀(275)을 통해 데이터 전극패드(270)와 전기적으로 연결되는 제2 투명전극(280)이 형성된다. 상기 제2 투명전극(280)은 ITO 또는 IZO로 이루어진다.
상기한 구성의 게이트 전극패드(250) 및 데이터 전극패드(270)는 이방성 도전필름(ACF)(도시되지 않음)을 통해 연성인쇄회로기판(도시되지 않음)과 전기적으로 연결된다. 따라서, 게이트 전극패드(250) 및 데이터 전극패드(270)는 상기 연성인쇄회로기판으로부터 입력된 게이트 신호 및 데이터 신호를 게이트 라인(GL) 및 데이터 라인(DL)으로 각각 출력한다.
한편, 컬러필터 기판(300)은 제2 절연기판(310) 상에 형성된 차광막(320), 컬러필터(330) 및 공통전극(340)을 포함한다. 상기 컬러필터(330)는 R,G,B 색화소로 이루어지고, 차광막(320)은 상기 R,G,B 색화소들 사이에서 매트릭스 형태로 형성되어 상기 R,G,B 색화소들 사이로 상기 광이 누설되는 것을 차단한다. 또한, 공통전극(340)은 어레이 기판(200) 상에 형성된 화소전극(240)에 대향하는 전극이다.
도 4a 내지 도 4h는 도 1에 도시된 어레이 기판의 제조공정을 나타낸 제조 단면도들이다.
도 4a에 도시된 바와 같이, 크롬을 타겟으로 하는 스퍼터링 방법 또는 화학기상 증착방법에 의해 제1 절연기판(210) 전면에 제1 금속막(500)을 형성한다. 이어, 제1 금속막(500)이 형성된 제1 절연기판(210) 전면에 알루미늄 네오디뮴으로 이루어진 제2 금속막(510)을 형성한다. 상기 제2 금속막(510) 상부에 감광성을 갖는 포토레지스트(520)를 증착한다.
도 4b를 참조하면, 포토레지스트(520)가 증착된 제1 절연기판(210) 상에 소정의 패턴이 형성되어 있는 제1 마스크(600)를 형성한다. 이때, 제1 마스크(600)는 게이트 전극(221)을 형성하기 위한 제1 폐쇄부(610), 게이트 전극패드(250)를 형성하기 위한 제2 폐쇄부(620) 및 제1 비아홀(255)을 형성하기 위한 슬릿 패턴(630)을 갖는다.
이어, 제1 마스크(600)에 포토레지스트(520)를 노광한 후 소정의 식각액을 이용하여 식각한다. 이때, 포토레지스트(520)는 노광된 영역이 식각되는 포지티브 포토레지스트이다. 따라서, 제1 폐쇄부(610)에 대응하는 영역에 제1 포토레지스트 패턴(520a)이 형성되고, 제2 폐쇄부(620)에 대응하는 영역에 제2 포토레지스트 패턴(520b)이 형성된다. 상기 제1 포토레지스트 패턴(520a)은 표시영역(DA)에 형성되고, 제2 포토레지스트 패턴(520b)은 제1 주변영역(PA1)에 형성된다. 또한, 제2 포토레지스트 패턴(520b)은 단차를 갖는다. 즉, 제2 포토레지스트 패턴(520b)은 슬릿 패턴(630)에 대응하는 영역이 부분적으로 식각됨에 따라 상대적으로 낮은 형성높이를 갖는 슬릿 영역(A)을 갖는다.
도 4c에 도시된 바와 같이, 소정의 식각액을 이용하여 제1 및 제2 금속막(500,510)을 식각하여 게이트 전극(221) 및 게이트 전극패드(250)를 형성한다. 상기 게이트 전극(221)은 제1 게이트 전극층(221a) 및 제2 게이트 전극층(221b)으로 이루어진다. 상기 제1 게이트 전극층(221a)은 크롬으로 이루어지고, 제2 게이트 전극층(221b)은 알루미늄 네오디뮴으로 이루어진다.
또한, 게이트 전극패드(250)는 제1 게이트 전극패드층(250a) 및 제2 게이트 전극패드층(250b)으로 이루어진다. 상기 제1 게이트 전극패드층(250a)은 크롬으로 이루어지고, 제2 게이트 전극패드층(250b)은 알루미늄 네오디뮴으로 이루어진다.
도 4d를 참조하면, 게이트 전극(221) 및 게이트 전극패드(250)가 형성된 제1 절연기판(210)의 배면으로부터 노광광을 제공하는 배면 노광 공정을 수행한다. 이때, 제1 절연기판(210)의 배면으로부터 제공되는 상기 노광광은 도 4b에서 보다 상대적으로 적은 양이 제공된다. 이어, 소정의 식각액에 의해 제2 포토레지스트 패턴(250b) 중 상대적으로 낮은 형성높이를 갖는 슬릿 영역(A)을 제거한다. 따라서, 제2 게이트 전극패드층(250b)의 일부가 노출된다.
도 4e에 도시된 바와 같이, 제2 포토레지스트 패턴(250b)에 의해 노출된 제2 게이트 전극패드층(250b)의 일부를 식각한다. 이때, 제1 게이트 전극패드층(250a)의 일부가 노출된다.
도 4f를 참조하면, 상기 결과물의 전면에 실리콘 질화막을 증착하여 게이트 절연막(222)을 형성한다. 상기 게이트 절연막(222) 상에 비정질 실리콘 및 n형 비정질 실리콘을 차례로 증착한 후 패터닝하여 반도체층(223) 및 오믹 콘택층(224)을 차례로 형성한다.
이어, 반도체층(223) 및 오믹 콘택층(224)이 형성된 제1 절연기판(210) 전면에 제3 금속막(미도시)을 증착한 후 패터닝하여 소오스 전극(225), 드레인 전극(226) 및 데이터 전극패드(270)를 형성한다. 상기 소오스 전극(225) 및 드레인 전극(226)은 표시영역(DA)에 대응하도록 형성되고, 데이터 전극패드(270)는 제2 주변영역(PA2)에 대응하도록 형성된다. 상기 제3 금속막은 크롬으로 이루어진다.
이로써, 제1 절연기판(210) 상의 표시영역(DA)에는 게이트 전극(221), 게이트 절연막(222), 반도체층(223), 오믹 콘택층(224), 소오스 전극(225) 및 드레인 전극(226)을 포함하는 TFT(220)가 형성된다. 또한, 제1 주변영역(PA1)에는 게이트 전극패드(250)가 형성되고, 제2 주변영역(PA2)에는 데이터 전극패드(270)가 형성된다. 이어, TFT(220), 게이트 전극패드(250) 및 데이터 전극패드(270)가 형성된 제1 절연기판(210) 전면에 보호막(230)을 형성한다.
도 4g에 도시된 바와 같이, 보호막(230)이 형성된 제1 절연기판(210) 상에 소정 패턴을 갖는 제2 마스크(700)를 형성한다. 상기 제2 마스크(700)는 콘택홀 (235)을 형성하기 위한 제1 개구부(710), 제1 비아홀(255)을 형성하기 위한 제2 개구부(720) 및 제2 비아홀(275)을 형성하기 위한 제3 개구부(730)를 갖는다.
이어, 보호막(230)을 제2 마스크(700)에 의해 노광한 후 소정의 식각액에 의해 식각한다. 따라서, 제1 개구부(710)에 대응하는 영역에서 보호막(230)의 일부가 제거되어 드레인 전극(226)을 노출시키는 콘택홀(235)이 형성된다.
상기 제2 개구부(720)에 대응하는 영역에서 보호막(230) 및 게이트 절연막(222)이 부분적으로 제거되어 제1 게이트 전극패드층(250a)을 노출시키는 제1 비아홀(255)이 형성된다. 이때, 보호막(230) 및 게이트 절연막(222)은 제2 게이트 전극패드층(250b)의 측면을 커버하도록 형성된다. 즉, 보호막(230) 및 게이트 절연막(222)은 제2 게이트 전극패드층(250b) 보다 제1 비아홀(255)의 중심쪽으로 연장된 형상을 갖는다.
도 4h를 참조하면, 콘택홀(255), 제1 및 제2 비아홀(255,275)이 형성된 제1 절연기판(210) 상에 ITO 또는 IZO와 같은 투명 도전막을 균일한 두께로 증착한 후 패터닝한다. 이에 의해 표시영역(DA)에 화소전극(240)이 형성되고, 제1 주변영역(PA1)에 제1 투명전극(260)이 형성되며, 제2 주변영역(PA2)에 제2 투명전극(280)이 형성된다. 이로써, 어레이 기판(200)이 완성된다.
여기서, 화소전극(240)은 콘택홀(235)을 통해 드레인 전극(226)과 전기적으로 접속된다. 또한, 제1 투명전극(260)은 제1 비아홀(255)을 통해 제1 게이트 전극패드층(250a)과 전기적으로 접속되고, 제2 투명전극(280)은 제2 비아홀(275)을 통해 데이터 전극패드(270)와 전기적으로 접속된다.
상기 제1 투명전극(260)은 게이트 전극패드(250)의 제2 게이트 전극패드층(250b)과 직접적으로 접촉되지 않는다. 즉, 게이트 절연막(222) 및 보호막(230)에 의해 제2 게이트 전극패드층(250b)이 커버됨에 따라 제1 투명전극(260)은 제2 게이트 전극패드층(250b)과 접촉되지 않는다.
본 실시예에서는 게이트 전극 및 게이트 전극패드가 크롬막 및 알루미늄 네오디뮴막의 이중막 구조를 갖는 경우를 예로 들었으나, 소오스 전극 및 드레인 전극과 데이터 전극패드도 이중막 구조를 가질 수 있다. 또한, 데이터 전극패드가 이중막 구조를 가지는 경우 상기의 본 실시예가 그대로 적용될 수 있음은 자명하다.
상술한 바와 같이 본 발명은 크롬막 및 상기 크롬막 상에 적층된 알루미늄 네오디뮴막으로 이루어진 이중막 구조를 갖는 게이트 전극 및 게이트 전극패드를 갖는다. 상기 게이트 전극패드의 비아홀 형성시 알루미늄 네오디뮴막을 먼저 패터닝한 후 추후에 형성되는 게이트 절연막 및 보호막이 알루미늄 네오디뮴막을 커버하도록 형성한다.
따라서, 본 발명은 언더-컷 현상에 의해 게이트 전극패드 상부의 투명전극이 크랙되더라도 알루미늄 네오디뮴과 투명전극간의 이온반응에 따른 투명전극의 부식을 방지할 수 있다. 따라서, 액정표시장치의 신뢰성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이 다.

Claims (12)

  1. 표시영역 및 상기 표시영역의 주변에 형성된 주변영역으로 이루어진 기판;
    상기 주변영역에 형성되고, 제1 금속막 및 상기 제1 금속막에 적층된 제2 금속막을 포함하고, 상기 제1 금속막의 일부가 노출되어 형성된 비아홀을 갖는 전극패드;
    상기 전극패드 상부에 형성되고, 상기 제2 금속막의 측면 및 상기 노출된 제1 금속막의 일부를 커버하도록 형성된 절연막; 및
    상기 절연막 상부에 형성되고, 상기 비아홀을 통해 상기 제1 금속막과 전기적으로 연결된 투명전극을 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 제1 금속막은 크롬으로 이루어지고, 상기 제2 금속막은 알루미늄 네오디뮴으로 이루어진 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서,
    상기 표시영역에 형성되고, 상기 제1 금속막 및 상기 제1 금속막 상에 적층된 상기 제2 금속막으로 이루어진 전극을 갖는 스위칭 소자; 및
    상기 스위칭 소자 상부에 형성된 보호막을 더 포함하는 어레이 기판.
  4. 제3항에 있어서, 상기 전극패드는 상기 스위칭 소자에 게이트 신호를 제공하 는 게이트 전극패드인 것을 특징으로 하는 어레이 기판.
  5. 제3항에 있어서, 상기 전극패드는 상기 스위칭 소자에 데이터 신호를 제공하는 데이터 전극패드인 것을 특징으로 하는 어레이 기판.
  6. 기판 상의 주변영역에 제1 금속막 및 상기 제1 금속막에 적층되고, 일부가 제거되어 상기 제1 금속막을 노출시키는 제2 금속막을 포함하는 전극패드를 형성하는 단계;
    상기 전극패드 상부에 절연막을 형성하는 단계;
    상기 제2 금속막의 측면과 상기 노출된 제1 금속막의 일부를 커버하도록 상기 절연막을 패터닝하여 비아홀을 형성하는 단계; 및
    상기 비아홀을 통해 상기 제1 금속막과 전기적으로 연결되는 투명전극을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
  7. 제6항에 있어서, 상기 전극패드를 형성하는 단계는
    상기 기판 상에 상기 제1 및 제2 금속막을 순차적으로 형성하는 단계;
    상기 제2 금속막 상부에 포토레지스트를 형성하는 단계;
    소정 마스크에 의해 상기 포토레지스트를 패터닝하여 상기 비아홀에 대응하는 영역에서 상대적으로 낮은 형성높이의 슬릿 영역을 갖는 제1 포토레지스트 패턴을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 이용하여 상기 제1 및 제2 금속막을 패터닝하여 전극패드를 형성하는 단계;
    상기 제1 포토레지스트 패턴의 상기 슬릿 영역을 제거하는 단계; 및
    상기 슬릿 영역이 제거된 상기 제1 포토레지스트 패턴에 의해 상기 전극패드의 상기 제2 금속막을 부분적으로 제거하여 상기 제1 금속막을 노출시키는 단계를 포함하는 어레이 기판의 제조방법.
  8. 제7항에 있어서, 상기 마스크는 상기 슬릿 영역에 대응하도록 슬릿 패턴을 갖는 것을 특징으로 하는 어레이 기판의 제조방법.
  9. 제7항에 있어서, 상기 슬릿 영역을 제거하는 단계는
    상기 기판의 배면으로부터 노광광을 제공하는 단계; 및
    소정의 식각액에 의해 상기 제1 포토레지스트 패턴의 상기 슬릿 영역을 식각하는 단계를 포함하는 어레이 기판의 제조방법.
  10. 제6항에 있어서,
    상기 주변영역에 접하는 상기 기판 상의 표시영역에 상기 제1 및 상기 제2 금속막으로 이루어진 전극을 갖는 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자 상부에 상기 절연막을 형성하는 단계;
    상기 절연막을 패터닝하여 상기 스위칭 소자의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결되는 화소전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조방법.
  11. 제6항에 있어서, 상기 제1 금속막은 크롬으로 이루어지고, 상기 제2 금속막은 알루미늄 네오디뮴으로 이루어진 것을 특징으로 하는 어레이 기판의 제조방법.
  12. 컬러필터 기판;
    상기 컬러필터 기판에 대향하고, 제1 금속막 및 상기 제1 금속막에 적층된 제2 금속막을 포함하고, 상기 제1 금속막의 일부가 노출되어 형성된 비아홀을 갖는 전극패드, 상기 전극패드 상부에 형성되고, 상기 제2 금속막의 측면 및 상기 노출된 제1 금속막의 일부를 커버하도록 형성된 절연막 및 상기 절연막 상부에 형성되고, 상기 비아홀을 통해 상기 제2 금속막과 전기적으로 연결된 투명전극을 갖는 어레이 기판;
    상기 어레이 기판과 상기 컬러필터 기판 사이에 개재된 액정층; 및
    상기 어레이 기판 하부에 형성되어 광을 발생하는 광 발생장치를 포함하는 액정표시장치.
KR1020050098951A 2005-10-20 2005-10-20 어레이 기판 및 이의 제조방법 KR20070043098A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050098951A KR20070043098A (ko) 2005-10-20 2005-10-20 어레이 기판 및 이의 제조방법
JP2006263998A JP2007114773A (ja) 2005-10-20 2006-09-28 アレイ基板及びこれの製造方法
US11/543,181 US20070090403A1 (en) 2005-10-20 2006-10-04 Array substrate and method of manufacturing the same
TW095137141A TW200725711A (en) 2005-10-20 2006-10-05 Array substrate and method of manufacturing the same
CNA200610136258XA CN1953190A (zh) 2005-10-20 2006-10-19 阵列基板及其制造方法、包括其的液晶显示器设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098951A KR20070043098A (ko) 2005-10-20 2005-10-20 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20070043098A true KR20070043098A (ko) 2007-04-25

Family

ID=37984517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098951A KR20070043098A (ko) 2005-10-20 2005-10-20 어레이 기판 및 이의 제조방법

Country Status (5)

Country Link
US (1) US20070090403A1 (ko)
JP (1) JP2007114773A (ko)
KR (1) KR20070043098A (ko)
CN (1) CN1953190A (ko)
TW (1) TW200725711A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
JPWO2012077630A1 (ja) * 2010-12-06 2014-05-19 阪本 順 ソーラーパネルおよびソーラーパネルの製造方法
SG11201404460QA (en) * 2012-01-31 2014-11-27 Sharp Kk Semiconductor device and method for producing same
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
CN104950539B (zh) 2015-07-15 2018-10-19 深圳市华星光电技术有限公司 一种显示面板的制作方法
KR102349281B1 (ko) * 2015-10-28 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法

Also Published As

Publication number Publication date
US20070090403A1 (en) 2007-04-26
CN1953190A (zh) 2007-04-25
JP2007114773A (ja) 2007-05-10
TW200725711A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
US7132689B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US20060216843A1 (en) Method of fabricating array substrate having color filter on thin film transistor structure
US8928122B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
US9366923B2 (en) Array substrate and method of fabricating the same, and display device
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP2004363170A (ja) 導電パターンの形成方法、電気光学装置、電気光学装置の製造方法および電子機器
US20210210527A1 (en) Display device, array substrate and manufacturing method thereof
KR20070043098A (ko) 어레이 기판 및 이의 제조방법
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US20070188682A1 (en) Method for manufacturing a display device
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
WO2011021425A1 (ja) アレイ基板、その製造方法及び表示装置
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20070072183A (ko) 액정표시소자 및 제조방법
US20110169004A1 (en) Display device and manufacturing method therefor
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR100862075B1 (ko) 액정 표시 장치
KR100595311B1 (ko) 액정표시 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid