CN102122620A - 一种自对准薄膜晶体管的制作方法 - Google Patents

一种自对准薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN102122620A
CN102122620A CN2011100206725A CN201110020672A CN102122620A CN 102122620 A CN102122620 A CN 102122620A CN 2011100206725 A CN2011100206725 A CN 2011100206725A CN 201110020672 A CN201110020672 A CN 201110020672A CN 102122620 A CN102122620 A CN 102122620A
Authority
CN
China
Prior art keywords
layer
metal oxide
photoresist
oxide semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100206725A
Other languages
English (en)
Inventor
张盛东
贺鑫
王漪
韩德栋
韩汝琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN2011100206725A priority Critical patent/CN102122620A/zh
Priority to US13/376,836 priority patent/US8956926B2/en
Priority to PCT/CN2011/075653 priority patent/WO2012097564A1/zh
Publication of CN102122620A publication Critical patent/CN102122620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种自对准金属氧化物薄膜晶体管的制作方法，通过先生成具有高载流子浓度的有源层，然后将与栅电极形成自对准的沟道区通过具有氧化功能的等离子体进行氧化处理，使源漏区具有高的载流子浓度，沟道区具有低的载流子浓度的同时，也使制造出的晶体管具有自对准结构；另外，晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制，因此晶体管特性的可控性大为提高，制作的工艺流程也有所简化。

Description

一种自对准薄膜晶体管的制作方法
技术领域
本发明涉及一种薄膜晶体管的制作方法，尤其涉及一种自对准的金属氧化物半导体薄膜晶体管的制作方法。
背景技术
各种显示器中的开关控制元件或周边驱动电路的集成元件都采用薄膜晶体管，目前被广泛采用的薄膜晶体管主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管，但由于非晶硅薄膜晶体管低的迁移率和性能易退化等缺点，在OLED像素驱动以及LCD和OLED周边驱动电路集成等方面的应用上受到了很大的限制。而多晶硅薄膜晶体管的工艺温度较高，制作成本高，而且晶体管性能的均匀性较差，不太适合大尺寸平板显示应用。因此为了平板显示技术的发展，迫切需要开发更为先进的薄膜晶体管技术。目前处于研究开发之中的新型薄膜晶体管技术主要有以氧化锌为代表的金属氧化物半导体薄膜晶体管，微晶硅薄膜晶体管和有机半导体薄膜晶体管等。
其中的氧化锌基和氧化铟基薄膜晶体管具有低的工艺温度，低的工艺成本，高的载流子迁移率以及均匀且稳定的器件性能，即汇集了非晶硅和多晶硅薄膜晶体管两者的优点，是一种非常有希望的大尺寸微电子器件。但氧化锌薄膜晶体管的制备方法的一个主要问题是形成的晶体管结构是非自对准的，这导致晶体管存在大的寄生元件和难以控制的特性离散。而寄生电容对像素驱动单元和周边电路驱动电路的性能的危害都是非常大的。为了消除寄生电容的影响，现有的做法往往导致晶体管的结构以及制作的工艺步骤的复杂性提高。氧化锌薄膜晶体管的另一个主要问题是生成的半导体沟道层往往具有很高的载流子浓度，使得晶体管的阈值电压很低甚至为负值(对n型晶体管而言)，即在栅极为零偏压状态时，晶体管不能充分的关断；如果将沟道层制成低浓度的高阻层，则源漏部分的寄生电阻也会相应的增加，因此需要另加一层低阻的金属层工艺，导致了制备工艺的复杂度增加。
发明内容
本发明要解决的主要技术问题是，提供一种自对准金属氧化物薄膜晶体管的制造方法，在满足晶体管的有源层的源、漏区具有高的载流子浓度有源层的沟道区在零栅偏压状态下为低载流子浓度的同时，又能保证制造出出的晶体管具有自对准的结构。
为解决上述技术问题，本发明提供一种自对准薄膜晶体管的制作方法，包括：
栅电极生成步骤：在衬底正面上生成金属栅电极；
栅介质层生成步骤：在衬底正面上生成覆盖在所述栅电极之上的栅介质层；
有源区生成及处理步骤：在栅介质层上生成一层具有高载流子浓度的金属氧化物半导体层，对其进行处理形成包括源区、漏区以及沟道区的有源区，然后在所述金属氧化物半导体层上涂光刻胶层，从所述衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，对所述光刻胶图形做相应的处理，使所述金属氧化物半导体层上的沟道区露出，将所述沟道区在低于所述衬底所能承受的最高温度的温度范围内通过具有氧化功能的等离子体进行氧化处理；
电极引出步骤：生成源区、漏区和栅电极的电极引线。
在本发明的一种实施例中，所述具有氧化功能的等离子体为氧等离子体。
在本发明的一种实施例中，所述有源区生成及处理步骤中对所述金属氧化物半导体层进行处理形成有源区之前，还包括对所述金属氧化物半导体层在无氧环境中进行热处理。
在本发明的一种实施例中，将所述沟道区在25-180度的温度下通过具有氧化功能的等离子体对其进行氧化处理。
在本发明的一种实施例中，在形成有源区的金属氧化物半导体层上涂光刻胶层之前还包括：在所述金属氧化物半导体层上生成一层介质保护层，然后在该介质保护层上涂所述光刻胶，并对其进行处理使所述金属氧化物半导体层上的沟道区露出。
在本发明的一种实施例中，所述光刻胶层为负性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，使所述金属氧化物半导体层上的沟道区露出。
在本发明的一种实施例中，所述光刻胶层为负性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，然后以该光刻胶图形为掩膜去除沟道区的介质保护层，使所述金属氧化物半导体层上的沟道区露出。
在本发明的一种实施例中，所述光刻胶层为正性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，然后在其上表面生成一层介质保护层，并对其进行处理使所述金属氧化物半导体层上的沟道区露出。
在本发明的一种实施例中，所述光刻胶层为正性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，然后在其上表面生成一层金属薄膜层，并对其进行处理使所述金属氧化物半导体层上的沟道区露出。
在本发明的一种实施例中，所述栅介质层的材料为透明材料。
在本发明的一种实施例中，所述衬底为耐高温透明衬底或者低温透明衬底。
本发明的有益效果是：本发明通过生长具有高载流子浓度的金属氧化物半导体层，使薄膜晶体管的源区、漏区具有高载流子浓度，并通过在定义有有源区的金属氧化物半导体层上涂光刻胶层，然后从衬底的背面以栅电极为掩膜进行曝光并显影形成光刻胶图形，对光刻胶图形做相应的处理，使金属氧化物半导体层上的沟道区裸露出来并与栅电极形成自对准，然后将裸露出的沟道区在低于衬底所能承受的温度下，通过具有氧化功能的等离子体进行氧化处理，使源区、漏区保持高的载流子浓度的同时，也使沟道区在零栅偏压状态下具有低的载流子浓度；另外，晶体管的阈值电压由后续低温下具有氧化功能的等离子体处理条件所控制，因此晶体管特性的可控性大为提高。而常规的制备方法是通过调节溅射气氛中的氧气和氩气的分压比实现阈值电压控制的，由于阈值电压对分压比非常灵敏，因此可控性差。
另外，由于对有源区进行处理时，从衬底的背面曝光，栅电极起了天然掩膜版的作用。此种方式，一方面省去了另外制作掩膜版的成本，同时简化了工艺步骤；另一方面，由于栅电极作为掩膜版，使得沟道区与栅电极能够精确的对准，减小了寄生元件的产生，提高了器件性能的均匀性和工作速度。
进一步的，氧等离子体具有很高的活性，即使在低温下也具有对沟道区进行氧化的能力，因此处理环境不需加热到一定的高温，使器件的制作工艺温度可以大大降低，同时也使低温衬底(如塑料衬底)应用到晶体管的制作中成为可能。
附图说明
图1为本发明薄膜晶体管的剖面结构示意图；
图2-8依次示出了本发明实施例一中的薄膜晶体管的主要制作工艺步骤，其中：
图2为栅电极形成的工艺步骤；
图3为栅介质层形成的工艺步骤；
图4为形成金属氧化物半导体层及将其进行热处理的工艺步骤；
图5对金属氧化物进行处理形成有源层的工艺步骤；
图6为涂布光刻胶，光刻胶图形化然后将沟道区进行氧化处理的工艺步骤；
图7为钝化层淀积和开接触孔的工艺步骤；
图8为生成源漏电极引线的工艺步骤；
图9-17依次示出了本发明实施例二中的薄膜晶体管的主要制作工艺步骤，其中：
图9为栅电极形成的工艺步骤；
图10为栅介质层形成的工艺步骤；
图11为形成金属氧化物半导体层及将其进行热处理的工艺步骤；
图12为介质保护层淀积及金属氧化物半导体层和介质保护层图形化的工艺步骤；
图13为正面涂布负性光刻胶，背面曝光，显影形成光刻胶图形的工艺步骤图；
图14为去掉沟道区上的介质保护层并对沟道区通过氧等离子体进行处理的工艺步骤；
图15为钝化层淀积和开接触孔的工艺步骤；
图16为生成源漏电极引线的工艺步骤；
图17-25依次示出了本发明实施例三中的薄膜晶体管的主要制作工艺步骤，其中：
图17为栅电极形成的工艺步骤；
图18为栅介质层形成的工艺步骤；
图19为金属氧化物半导体层及将其进行热处理的工艺步骤；
图20为对金属氧化物进行处理形成有源层的工艺步骤；
图21为正面涂布正性光刻胶，背面曝光，显影形成光刻胶图形的工艺步骤图；
图22为介质保护层的生成工艺步骤；
图23为沟道区通过氧等离子体进行氧化处理的工艺步骤；
图24为钝化层淀积和开接触孔的工艺步骤；
图25为生成源漏电极引线的工艺步骤；
图26-34依次示出了本发明实施例四中的薄膜晶体管的主要制作工艺步骤，其中：
图26为栅电极形成的工艺步骤；
图27为栅介质层形成的工艺步骤；
图28为形成金属氧化物半导体层及将其进行热处理的工艺步骤；
图29为对金属氧化物进行处理形成有源层的工艺步骤；
图30为正面涂布正性光刻胶，背面曝光，显影形成光刻胶图形的工艺步骤图；
图31为金属薄层的生成工艺步骤；
图32为沟道区通过氧等离子体进行氧化处理的工艺步骤；
图33为钝化层淀积和开接触孔的工艺步骤；
图34为生成源漏电极引线的工艺步骤。
具体实施方式
本发明提供的薄膜晶体管制造方法的特征在于首先生成具有高载流子浓度金属氧化物半导体层4即有源层，然后将源漏区保护，而将与栅电极形成自对准的沟道区在衬底所能承受的最高温度的温度范围内裸露于具有氧化功能的等离子体气氛，如氧等离子气氛中，使得沟道区氧空位浓度显著减少，成为低载流子浓度的高阻层。因此利用本发明提供的方法制得的晶体管满足源漏区具有高的载流子浓度的同时，也能满足其沟道区具有低的载流子浓度。同时，由于氧等离子体即使在低温下(如25至180度)也有很强的氧化能力，在对沟道区进行氧化处理时，在低温的环境中也可使其与氧等离子体发生充分的氧化反应，因此本发明中的衬底可选择为低温衬底材料(如塑料衬底材料)，在对其进行相应的处理时，只要处理时的温度不超过衬底所能承受的最大温度即可。
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一：
请参考图1，该图为本发明薄膜晶体管的剖面结构示意图，
本实施例中的薄膜晶体管包括一栅电极2，一栅介质层3，一金属氧化物半导体层4，金属氧化物半导体层4由一沟道区5，一源区6和一漏区7三部分组成，栅电极2位于衬底1之上，栅介质层3位于衬底1和栅电极2之上且将栅电极2覆盖，金属氧化物半导体层4位于栅介质3之上，沟道区5为金属氧化物半导体层4的中间部分，位于覆盖栅电极2的栅介质3之上且与栅电极2对准，源区6和漏区7为金属氧化物半导体层4的两端部分，也分别位于栅介质3之上，且分别与沟道区5相连接。
本实施例中，栅电极2为金属材料，如铬、钼、钛或铝等，由磁控溅射方法或热蒸发方法形成；栅电极2的厚度一般为100～300纳米，且为不透明材料。栅介质3为氮化硅、氧化硅等绝缘介质，由等离子增强化学汽相淀积PECVD或磁控溅射的方法形成；也可为氧化铝、氧化钽或氧化铪等金属氧化物，由磁控溅射方法形成。栅介质3的厚度一般为100～400纳米。金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，如氧化锌基或氧化铟基的薄膜材料，由磁控溅射方法形成，厚度为50～200纳米；沟道区5为有源层4的中间部分，其在未偏置状态下即零栅偏压状态下载流子浓度很低，呈现高电阻状态。源区6和漏区7为有源层4的两端部分，其载流子浓度很高，为低阻状态。
本实施例的薄膜晶体管的制作方法的步骤具体由图2至图8所示，包括以下步骤：
11)如图2所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如透明的塑料衬底。
12)如图3所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积(PECVD)方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。
13)如图4所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为50至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌(IGZO)时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。三种材料的摩尔比为X∶Y∶Z，X.＞40％，Y＞40，Z＜20％，其优选值为3∶3∶1。当为氧化铟时，所用的靶材为纯度等于或优于99.99％的氧化铟陶瓷靶。溅射气压在0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，而呈现为高载流子浓度的低阻材料。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行热处理，处理温度须低于衬底1所能承受的最高温度。
14)如图5所示，对金属氧化物半导体层4进行相应的处理以形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5，处理方式可选为光刻和刻蚀方式。
15)如图6所示，在上述处理后的金属氧化物半导体层4上涂布光刻胶层，该光刻胶层为负性光刻胶层，负性光刻胶层涂布完成之后，从衬底1的背面即没有元器件的一面对其进行曝光，此时以底部的栅电极2作为掩膜，然后进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层部分被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形51，使金属氧化物半导体层4中间部分的沟道区5显露出来且与栅电极自对准，然后在低温下通过氧等离子体中进行氧化处理5～60分钟，由于沟道区5裸露在外被氧等离子氧化，其氧空位的浓度减低而转变成低载流子浓度。本实施例中由于采用氧等离子体对其处理，可选择在低温下进行，如25到180度。氧化处理的温度的上限为光刻胶和衬底1能承受的最高温度。
16)如图7所示，用等离子增强化学汽相淀积(PECVD)或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。
17)如图8所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。
本实施例中将沟道区5在低温下通过氧等离子体对其进行氧化处理，因为等离子体中的自由基比与之相应的气体的活性高得多，如氧等离子体中的氧自由基的活性就比氧气分子的活性高出许多，因此在采用等离子体对沟道区5进行氧化处理时即使在低温下，沟道区5也能够被充分氧化，氧空位浓度减少，因此本实施例中的衬底1不仅可采用耐高温的衬底材料，还可采用低温的衬底材料。
常规的非自对准技术不可避免导致晶体管存在大的寄生电容和晶体管特性的不均匀，而寄生电容对像素驱动单元和周边电路驱动电路的性能的危害都是非常大的。为了消除寄生电容的影响，现有的做法往往导致晶体管的结构以及制作的工艺步骤的复杂性提高。在本实施例中，步骤15)中涂布生成的光刻胶层可为负性光刻胶层，负性光刻胶层涂布完成之后，从衬底1的背面即没有元器件的一面对其进行曝光，此时以底部的栅电极2作为掩膜，然后进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层部分被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形51，使金属氧化物半导体层4中间部分的沟道区5显露出来，然后将其进行氧化处理，这样得到的晶体管的结构为自对准的结构，且其制造工艺流程比现有的非自对准的工作流程还要简单。
本实施例提供的方法也可制作出非自对准的晶体管，例如在步骤15)中的光刻胶层为正性光刻胶层时，直接对其进行光刻和刻蚀，使沟道区露出，然后对其进行氧化处理即可。但此时制得的晶体管就不具有自对准结构。
实施例二：
由于本发明将沟道区5在低温下通过氧等离子体对其进行氧化处理，因此无需再生成介质保护层，简化了晶体管的制作工艺。但是氧等离子对起到保护作用的光刻胶层有一定的影响，直接利用光刻胶层作为保护层的优点在于工艺简单，但在处理过程中部分光刻胶可能会被氧等离子体打掉，不能严格保护源区和漏区的所有区域不被氧化到；因此，为了进一步实现对源漏区更精确的保护，可生长一层介质保护层以保护源区和漏区，且生成的介质保护层还可进入高温环境，便于后续的工艺的制作，具体制作步骤如下：
21)如图9所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，该金属薄膜可为铬、钼、钛或铝等，生成方式可为磁控溅射，然后将其光刻和刻蚀形成栅电极2，本实施例中的衬底1可为耐高温衬底，也可为低温衬底。
22)如图10所示，在衬底1正面上采用等离子增强化学汽相淀积(PECVD)方法生成一层100至400纳米厚绝缘薄膜，该薄膜可为氮化硅、氧化硅等绝缘介质，并使其覆盖在上述栅电极2之上作为栅介质层3。
23)如图11所示，在栅介质层3上采用射频磁控溅射淀积生成一层金属氧化物半导体层4，其厚度可为50至200纳米；其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌(IGZO)时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。三种材料的摩尔比为X∶Y∶Z，X＞40％，Y＞40，Z＜20％，其优选值为3∶3∶1。当为氧化铟时，所用的靶材为纯度等于或优于99.99％的氧化铟陶瓷靶。溅射气压在0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，而呈现为高载流子浓度的低阻材料。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行热处理，处理温度须低于衬底1能承受的最高温度。
24)如图12所示，在经步骤23处理后的金属氧化物半导体层4上生成一层介质保护膜，该介质保护膜可为氧化硅或氮化硅，生成的方法可采用等离子增强化学汽相淀积(PECVD)或磁控溅射的方法，其厚度为20至80纳米，光刻和刻蚀该介质保护层和金属氧化物半导体层4以形成晶体管的有源区保护层41和有源区，有源区包括源区6、漏区7和沟道区5。
25)如图13和14所示，在上述经光刻和刻蚀后的有源区保护层41上涂布负性光刻胶层，从衬底的背面即图14中的箭头所指的方向对其进行曝光，此时以底部的栅电极2作为掩膜，然后进行显影，由于未被底部栅电极2掩膜挡住的光刻胶层部分被曝光而不溶解于显影液，被栅电极2挡住的光刻胶层由于未被曝光而溶解于显影液，形成光刻胶图形51，根据形成的光刻胶图形51对介质保护膜进行刻蚀，使金属氧化物半导体层4中间部分的沟道区5显露出来有源区的其余部分仍然被介质保护膜保护。然后在低温下通过具有氧化功能的等离子体对其进行氧化处理，本实施例中可选取氧等离子体对其进行氧化处理5至60分钟，由于沟道区5裸露在外被氧等离子氧化，其氧空位的浓度减少而转变成低载流子浓度。本实施例中由于采用氧等离子体对其处理，因此可在选择在低温下处理，如25到180度的温度下对其进行处理。值得注意的是，氧等离子体处理前，源漏区介质层上的光刻胶如果保留，则氧化处理的最高温度须低于衬底1和光刻胶能承受的最高温度。如光刻胶已去除，则氧化处理的最高温度须低于衬底1能承受的最高温度。
26)如图15所示，用等离子增强化学汽相淀积(PECVD)或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。
27)如图16所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。
在本实施例中，当步骤25)中的光刻胶为正性光刻胶，且当从衬底1的正面对其进行曝光、显影时，制得的晶体管就不具有自对准结构。
实施例三：
为了制得具有自对准的晶体管结构，在实施例二的步骤25)中，也可涂布正性光刻胶层，然后对其曝光、显影等处理，具体步骤可如下：
31)如图17所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如塑料衬底。
32)如图18所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积(PECVD)方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。
33)如图19所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为50至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用射频磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌(IGZO)时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。三种材料的摩尔比为X∶Y∶Z，X.＞40％，Y＞40，Z＜20％，其优选值为3∶3∶1。当为氧化铟时，所用的靶材为纯度等于或优于99.99％的氧化铟陶瓷靶。溅射气压在0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，而呈现为高载流子浓度的低阻材料。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行热处理，处理温度须低于衬底1能承受的最高温度。
34)如图20所示，对金属氧化物半导体层4进行光刻和刻蚀以形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5。
35)如图21所示，在上述处理后的金属氧化物半导体层4上涂布正性光刻胶层，然后从衬底1的背面(图中箭头所示方向)进行曝光，此时以栅电极2作为掩膜，然后对其进行显影，被栅电极2遮挡的光刻胶由于未被曝光而不溶于显影液，未被栅电极2遮挡的光刻胶由于被曝光而溶于显影液，形成如图所示的光刻胶图形。
36)如图22所示，在光刻胶层52和金属氧化物半导体层4上，生成一层介质保护层41，介质保护层41可为氧化硅或氮化硅，其厚度为20至80纳米，可采用磁控溅射的方法生成。
37)如图23所示，采用剥离技术去除光刻胶层52以及光刻胶层52表面的介质保护层41，使金属氧化物半导体层4中间部分的沟道区5显露出来，其余部分仍然被介质保护层保护，得到介质保护层图案。然后在低温下通过具有氧化功能的等离子体对其进行氧化处理，本实施例中可选取氧等离子体对其进行氧化处理5至60分钟，由于沟道区5裸露在外被氧等离子氧化，其氧空位的浓度减少而转变成低载流子浓度。本实施例中由于采用氧等离子体对其处理，可选择在低温下进行，如25到180度。氧化处理的温度的上限为衬底1能承受的最高温度。
38)如图24所示，用等离子增强化学汽相淀积(PECVD)或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。
39)如图25所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。
实施例四：
为了制得具有自对准的晶体管结构，在实施例三的步骤36)中，也可生长一层金属薄膜，使源漏形成更好的欧姆接触，然后对其进行相应处理，具体步骤可如下：
41)如图26所示，在衬底1正面上生成一层100至300纳米厚的金属薄膜，生成该金属薄膜的方法可为磁控溅射法，其材料可为铬、钼、钛或铝等，然后将其进行相应的处理形成栅电极2，如可将其通过光刻和刻蚀形成栅电极2；本实施例中的衬底1可为耐高温的衬底，如玻璃衬底，也可为非耐高温的衬底，如塑料衬底。
42)如图27所示，在衬底1正面上生成一层100至400纳米厚绝缘薄膜，该绝缘薄膜可为氮化硅、氧化硅等绝缘介质，可采用等离子增强化学汽相淀积(PECVD)方法生成该薄膜，并使其覆盖在上述栅电极2之上作为栅介质层3。
43)如图28所示，在栅介质层3上生成一层金属氧化物半导体层4，其厚度可为50至200纳米。其中，金属氧化物半导体层4为非晶或多晶的金属氧化物半导体材料，可采用射频磁控溅射法淀积该半导体层；如氧化锌基或氧化铟基的薄膜材料；当为氧化铟镓锌(IGZO)时，使用的靶由氧化镓、氧化铟和氧化锌的混合材料构成。三种材料的摩尔比为X∶Y∶Z，X.＞40％，Y＞40，Z＜20％，其优选值为3∶3∶1。当为氧化铟时，所用的靶材为纯度等于或优于99.99％的氧化铟陶瓷靶。溅射气压在0.5～2.5Pa之间，气体为纯氩气。此时，所生成的整个金属氧化物半导体层4由于产生大量的氧空位，而呈现为高载流子浓度的低阻材料。若需要更加低阻的材料，可将其在无氧环境中进行热处理，如可将其置于氢气、氮气或真空中进行热处理，处理温度须低于衬底1能承受的最高温度。
44)如图29所示，对金属氧化物半导体层4进行光刻和刻蚀以形成晶体管的有源区，有源区包括源区6、漏区7和沟道区5。
45)如图30所示，在上述处理后的金属氧化物半导体层4上涂布正性光刻胶层，然后从衬底1的背面(图中箭头所示方向)进行曝光，此时以栅电极2作为掩膜，然后对其进行显影，被栅电极2遮挡的光刻胶由于未被曝光而不溶于显影液，未被栅电极2遮挡的光刻胶由于被曝光而溶于显影液，形成如图所示的光刻胶图形52。
46)如图31所示，在光刻胶层52和金属氧化物半导体层4上，生成一层金属薄膜42，金属薄膜42可为铬、钼、钛或铝等，其厚度为20至100纳米，可采用磁控溅射的方法生成。
47)如图32所示，采用剥离技术去除光刻胶层52以及光刻胶层52表面的金属薄膜42，使金属氧化物半导体层4中间部分的沟道区5显露出来，其余部分仍然被金属薄膜42保护，再对金属薄膜42进行光刻和刻蚀，得到金属薄膜图案。然后在低温下通过具有氧化功能的等离子体对其进行氧化处理，本实施例中可选取氧等离子体对其进行氧化处理5至60分钟，由于沟道区5裸露在外被氧等离子氧化，其氧空位的浓度减少而转变成低载流子浓度。本实施例中由于采用氧等离子体对其处理，可选择在低温下进行，如25到180度。氧化处理的温度的上限为衬底1能承受的最高温度。
48)如图33所示，用等离子增强化学汽相淀积(PECVD)或磁控溅射方法淀积一层100～300纳米厚的氮化硅层8，然后光刻和刻蚀形成电极的接触孔9和10。
49)如图34所示，用磁控溅射方法淀积一层100～300纳米厚的金属铝膜，然后光刻和刻蚀制成薄膜晶体管各电极的金属引出电极和互连线11和12。
本发明提供的薄膜晶体管制作方法具有如下优点：
1、本发明提供的金属氧化物薄膜晶体管的制造方法，在满足晶体管的有源层在源、漏区具有高的载流子浓度，而沟道区在零栅偏状态下为低载流子浓度的同时，又能保证晶体管的源、漏区和栅电极之间形成自对准，一方面节省了成本，简化了工艺步骤；另一方面减小寄生效应，进而可提高薄膜晶体管的生产合格率以减低生产成本。
2、本发明提供的金属氧化物薄膜晶体管的制造方法，对沟道区进行氧化处理时采用的是氧等离子体的处理方式。因等离子体中的氧自由基即使在低温下也有极强的活性，因此处理过程可以在低温状态下进行，这样衬底也可以选用廉价的低温材料，节省制造成本。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (11)

1.一种自对准薄膜晶体管的制作方法，其特征在于包括：
栅电极生成步骤：在衬底正面上生成金属栅电极；
栅介质层生成步骤：在衬底正面上生成覆盖在所述栅电极之上的栅介质层；
有源区生成及处理步骤：在栅介质层上生成一层具有高载流子浓度的金属氧化物半导体层，对其进行处理形成包括源区、漏区以及沟道区的有源区，然后在所述金属氧化物半导体层上涂光刻胶层，从所述衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，对所述光刻胶图形做相应的处理，使所述金属氧化物半导体层上的沟道区露出，将所述沟道区在低于所述衬底所能承受的最高温度的温度范围内通过具有氧化功能的等离子体进行氧化处理；
电极引出步骤：生成源区、漏区和栅电极的电极引线。
2.如权利要求1所述的方法，其特征在于，所述具有氧化功能的等离子体为氧等离子体。
3.如权利要求1所述的方法，其特征在于，所述有源区生成及处理步骤中对所述金属氧化物半导体层进行处理形成有源区之前，还包括对所述金属氧化物半导体层在无氧环境中进行热处理。
4.如权利要求1所述的方法，其特征在于，将所述沟道区在25-180度的温度下通过具有氧化功能的等离子体对其进行氧化处理。
5.如权利要求1所述的方法，其特征在于，在形成有源区的金属氧化物半导体层上涂光刻胶层之前还包括：在所述金属氧化物半导体层上生成一层介质保护层，然后在该介质保护层上涂所述光刻胶，并对其进行处理使所述金属氧化物半导体层上的沟道区露出。
6.如权利要求1-4任一项所述的方法，其特征在于，所述光刻胶层为负性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，使所述金属氧化物半导体层上的沟道区露出。
7.如权利要求5所述的方法，其特征在于，所述光刻胶层为负性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，然后以该光刻胶图形为掩膜去除沟道区的介质保护层，使所述金属氧化物半导体层上的沟道区露出。
8.如权利要求1-4任一项所述的方法，其特征在于，所述光刻胶层为正性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，然后在其上表面生成一层介质保护层，并对其进行处理使所述金属氧化物半导体层上的沟道区露出。
9.如权利要求1-4任一项所述的方法，其特征在于，所述光刻胶层为正性光刻胶层，生成所述光刻胶层之后对其处理的过程如下：从衬底的背面以所述栅电极为掩膜进行曝光并显影形成光刻胶图形，然后在其上表面生成一层金属薄膜层，并对其进行处理使所述金属氧化物半导体层上的沟道区露出。
10.如权利要求1所述的方法，其特征在于，所述栅介质层的材料为透明材料。
11.如权利要求1所述的方法，其特征在于，所述衬底为耐高温透明衬底或者低温透明衬底。
CN2011100206725A 2011-01-18 2011-01-18 一种自对准薄膜晶体管的制作方法 Pending CN102122620A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100206725A CN102122620A (zh) 2011-01-18 2011-01-18 一种自对准薄膜晶体管的制作方法
US13/376,836 US8956926B2 (en) 2011-01-18 2011-06-13 Method for manufacturing self-aligned thin film transistor
PCT/CN2011/075653 WO2012097564A1 (zh) 2011-01-18 2011-06-13 一种自对准薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100206725A CN102122620A (zh) 2011-01-18 2011-01-18 一种自对准薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN102122620A true CN102122620A (zh) 2011-07-13

Family

ID=44251138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100206725A Pending CN102122620A (zh) 2011-01-18 2011-01-18 一种自对准薄膜晶体管的制作方法

Country Status (3)

Country Link
US (1) US8956926B2 (zh)
CN (1) CN102122620A (zh)
WO (1) WO2012097564A1 (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646715A (zh) * 2011-12-29 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN102800705A (zh) * 2011-05-24 2012-11-28 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法
CN103022142A (zh) * 2011-09-27 2013-04-03 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN103050544A (zh) * 2013-01-17 2013-04-17 北京大学 一种底栅薄膜晶体管及其制备方法
CN103094205A (zh) * 2013-02-04 2013-05-08 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103236440A (zh) * 2013-04-12 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN103337462A (zh) * 2013-06-13 2013-10-02 北京大学深圳研究生院 一种薄膜晶体管的制备方法
CN103500711A (zh) * 2013-10-15 2014-01-08 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN103915379A (zh) * 2014-03-24 2014-07-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
CN104157699A (zh) * 2014-08-06 2014-11-19 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104299915A (zh) * 2014-10-21 2015-01-21 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104347496A (zh) * 2013-07-25 2015-02-11 业鑫科技顾问股份有限公司 显示面板制作方法
WO2016179849A1 (zh) * 2015-05-08 2016-11-17 深圳市华星光电技术有限公司 场效应晶体管和其制造方法及显示器
WO2016201609A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管、显示面板及两者的制备方法
WO2018054122A1 (en) * 2016-09-23 2018-03-29 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, and array substrate
WO2018201963A1 (zh) * 2017-05-05 2018-11-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN109103113A (zh) * 2018-08-17 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109920727A (zh) * 2019-03-13 2019-06-21 中国科学院半导体研究所 在侧向外延薄膜上自对准形成图形及制备外延材料的方法
CN112133636A (zh) * 2020-09-25 2020-12-25 Tcl华星光电技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及阵列基板
CN113327892A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板
CN113327893A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN103199113B (zh) * 2013-03-20 2018-12-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
CN104282576B (zh) * 2014-10-21 2017-06-20 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104966737A (zh) 2015-05-07 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN105529275A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
US9881956B2 (en) 2016-05-06 2018-01-30 International Business Machines Corporation Heterogeneous integration using wafer-to-wafer stacking with die size adjustment
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102676341B1 (ko) * 2016-12-30 2024-06-17 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US10971399B2 (en) 2019-01-21 2021-04-06 International Business Machines Corporation Oxygen-free replacement liner for improved transistor performance

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
CN1677626A (zh) * 2004-03-29 2005-10-05 广辉电子股份有限公司 自对准式薄膜晶体管的制造方法
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN101488459A (zh) * 2009-02-13 2009-07-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
CN101533858A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及其制作方法、图像显示装置
CN101533779A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及图像显示装置的制作方法
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279615A (ja) * 1995-04-04 1996-10-22 Sony Corp 表示用薄膜半導体装置の製造方法
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
KR100832873B1 (ko) * 2007-07-02 2008-06-02 한국기계연구원 자기정렬 유기박막 트랜지스터 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
CN1677626A (zh) * 2004-03-29 2005-10-05 广辉电子股份有限公司 自对准式薄膜晶体管的制造方法
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN101488459A (zh) * 2009-02-13 2009-07-22 北京大学深圳研究生院 一种自对准的金属氧化物薄膜晶体管的制作方法
CN101533858A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及其制作方法、图像显示装置
CN101533779A (zh) * 2009-04-03 2009-09-16 北京大学深圳研究生院 一种薄膜晶体管及图像显示装置的制作方法
CN101572274A (zh) * 2009-05-26 2009-11-04 友达光电股份有限公司 一种具有刻蚀阻挡层的氧化物薄膜晶体管及其制备方法

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800705A (zh) * 2011-05-24 2012-11-28 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法
CN102800705B (zh) * 2011-05-24 2015-01-07 北京大学 一种金属氧化物半导体薄膜晶体管的制作方法
CN103022142A (zh) * 2011-09-27 2013-04-03 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN102646715A (zh) * 2011-12-29 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN104040693B (zh) * 2012-12-04 2017-12-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
US9543328B2 (en) 2012-12-04 2017-01-10 Shenzhen Royole Technologies Co., Ltd. Metal oxide TFT device and method for manufacturing the same
CN104040693A (zh) * 2012-12-04 2014-09-10 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
CN103050544A (zh) * 2013-01-17 2013-04-17 北京大学 一种底栅薄膜晶体管及其制备方法
CN103094205B (zh) * 2013-02-04 2015-11-18 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103094205A (zh) * 2013-02-04 2013-05-08 广州新视界光电科技有限公司 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103236440A (zh) * 2013-04-12 2013-08-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
US9711544B2 (en) 2013-04-12 2017-07-18 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device
WO2014166181A1 (zh) * 2013-04-12 2014-10-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
US20160043227A1 (en) * 2013-04-15 2016-02-11 Peking University Shenzhen Graduate School Thin film transistor and manufacturing method thereof
CN103337462A (zh) * 2013-06-13 2013-10-02 北京大学深圳研究生院 一种薄膜晶体管的制备方法
CN104347496A (zh) * 2013-07-25 2015-02-11 业鑫科技顾问股份有限公司 显示面板制作方法
CN104347496B (zh) * 2013-07-25 2017-02-15 鸿富锦精密工业（深圳）有限公司 显示面板制作方法
CN103500711A (zh) * 2013-10-15 2014-01-08 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN103915379B (zh) * 2014-03-24 2017-07-04 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
US9484360B2 (en) 2014-03-24 2016-11-01 Boe Technology Group Co., Ltd. Method for manufacturing oxide thin film transistor (TFT) array substrate
CN103915379A (zh) * 2014-03-24 2014-07-09 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
WO2015143839A1 (zh) * 2014-03-24 2015-10-01 京东方科技集团股份有限公司 氧化物薄膜晶体管阵列基板的制造方法
CN104157699A (zh) * 2014-08-06 2014-11-19 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104157699B (zh) * 2014-08-06 2019-02-01 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法
US9991135B2 (en) 2014-10-21 2018-06-05 Shenzhen Graduate School, Peking University Method for fabricating a metal oxide thin film transistor
WO2016061715A1 (zh) * 2014-10-21 2016-04-28 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104299915A (zh) * 2014-10-21 2015-01-21 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
US10230001B2 (en) 2015-05-08 2019-03-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Field effect transistor and method for manufacturing the same, and display device
WO2016179849A1 (zh) * 2015-05-08 2016-11-17 深圳市华星光电技术有限公司 场效应晶体管和其制造方法及显示器
WO2016201609A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管、显示面板及两者的制备方法
WO2018054122A1 (en) * 2016-09-23 2018-03-29 Boe Technology Group Co., Ltd. Thin-film transistor, manufacturing method thereof, and array substrate
US11075288B2 (en) 2017-05-05 2021-07-27 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method therefor, array substrate and display panel
WO2018201963A1 (zh) * 2017-05-05 2018-11-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN109103113A (zh) * 2018-08-17 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109920727A (zh) * 2019-03-13 2019-06-21 中国科学院半导体研究所 在侧向外延薄膜上自对准形成图形及制备外延材料的方法
WO2020181917A1 (zh) * 2019-03-13 2020-09-17 中国科学院半导体研究所 在侧向外延薄膜上自对准形成图形及外延材料的制备方法
CN109920727B (zh) * 2019-03-13 2021-04-02 中国科学院半导体研究所 在侧向外延薄膜上自对准形成图形及制备外延材料的方法
CN112133636A (zh) * 2020-09-25 2020-12-25 Tcl华星光电技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及阵列基板
CN113327892A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板
CN113327893A (zh) * 2021-05-31 2021-08-31 惠科股份有限公司 阵列基板的制备方法、阵列基板及液晶显示面板

Also Published As

Publication number Publication date
US20140011329A1 (en) 2014-01-09
WO2012097564A1 (zh) 2012-07-26
US8956926B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
CN102122620A (zh) 一种自对准薄膜晶体管的制作方法
CN102157565A (zh) 一种薄膜晶体管的制作方法
CN101478005B (zh) 一种金属氧化物薄膜晶体管及其制作方法
CN101488459B (zh) 一种自对准的金属氧化物薄膜晶体管的制作方法
CN103325840B (zh) 薄膜晶体管及其制作方法
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US20090167974A1 (en) Display substrate, display device including the display substrate and method of fabricating the display substrate
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
CN110010626B (zh) 显示基板及其制作方法、显示装置
CN104282576B (zh) 一种金属氧化物薄膜晶体管制作方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN103337462B (zh) 一种薄膜晶体管的制备方法
KR101760839B1 (ko) 박막 전극 및 박막 스택을 증착하기 위한 방법
CN101533858A (zh) 一种薄膜晶体管及其制作方法、图像显示装置
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
US20220059661A1 (en) Oxide semiconductor material, thin film transistor and preparation method therefor, and display panel
CN109638082B (zh) 薄膜晶体管以及制备方法
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
CN109801875A (zh) 阵列基板的制作方法、阵列基板和显示面板
CN107946195B (zh) 制备双栅氧化物半导体薄膜晶体管的方法
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110713