CN104347496B - 显示面板制作方法 - Google Patents

显示面板制作方法 Download PDF

Info

Publication number
CN104347496B
CN104347496B CN201310323704.8A CN201310323704A CN104347496B CN 104347496 B CN104347496 B CN 104347496B CN 201310323704 A CN201310323704 A CN 201310323704A CN 104347496 B CN104347496 B CN 104347496B
Authority
CN
China
Prior art keywords
pattern
substrate
layer
photoresistance pattern
display floater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310323704.8A
Other languages
English (en)
Other versions
CN104347496A (zh
Inventor
施博理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Publication of CN104347496A publication Critical patent/CN104347496A/zh
Application granted granted Critical
Publication of CN104347496B publication Critical patent/CN104347496B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明提供一种显示面板制作方法，其包括步骤：在基板上形成栅极及覆盖栅极的栅极绝缘层、半导体层及蚀刻阻挡层。通过对基板相对两侧的两次光刻在蚀刻阻挡层上形成光阻图案，利用光阻图案将蚀刻阻挡层干蚀刻为蚀刻阻挡图案。再次通过对基板相对侧的两次光刻在所述蚀刻阻挡图案上形成光阻图案，利用光阻图案将半导体层湿蚀刻为半导体图案。在关于栅极对称的两侧分别形成部分覆盖所述蚀刻阻挡图案、半导体图案及栅极绝缘层的源极与漏极。

Description

显示面板制作方法
技术领域
本发明涉及一种显示面板制作方法。
背景技术
现有液晶显示面板为了防止在制作过程中薄膜晶体管(Thin Film Transistor,TFT)的沟道层被蚀刻，通常会在沟道层上形成一蚀刻阻挡层。然而，形成所述蚀刻阻挡层需要额外增加光罩并精确对准所述光罩与沟道层，从而会提高制程难度，增加制程成本。
发明内容
鉴于此，有必要提供一种无需增加额外光罩以形成蚀刻阻挡层的显示面板制作方法。
一种显示面板制作方法，其包括如下步骤：
提供一基板，所述基板包括沿厚度方向依次平行设置的第一表面及第二表面；
在所述基板的第一表面上形成沿第一方向延伸的栅极；
在所述基板的第一表面上依次形成覆盖所述栅极的栅极绝缘层、半导体层及蚀刻阻挡层；
在蚀刻阻挡层上形成覆盖所述蚀刻阻挡层的光阻层；
采用黄光配合光罩从基板的第一表面侧将所述光阻层图案化为第一光阻图案；
以栅极做为光罩从基板的第二表面侧将第一光阻图案再次图案化为比第一光阻图案小的第二光阻图案；
采用干蚀刻法将蚀刻阻挡层蚀刻成比第二光阻图案小的蚀刻阻挡图案；
去除干蚀刻后剩余的光阻图案，重新形成覆盖所述蚀刻阻挡图案及半导体层的光阻层;
再次采用黄光配合光罩从基板的第一表面侧将所述光阻层图案化为第一光阻图案;
以栅极做为光罩从基板的第二表面侧将第一光阻图案再次图案化为比第一光阻图案小的第二光阻图案；
采用湿蚀刻法将半导体层蚀刻成与第二光阻图案对应的半导体图案；
去除湿蚀刻后剩余的光阻图案；
在关于栅极对称的相对两侧分别形成依次部分覆盖蚀刻阻挡层、半导体层及栅极绝缘层的源极与漏极。
相对于现有技术，本发明采用分别从基板的相对两侧进行曝光显影光刻并借助栅极做为光罩辅助定义半导体图案及蚀刻阻挡图案的方法，可以在不增加光罩的基础上在半导体图案上形成蚀刻阻挡图案。而且，因背面曝光以栅极为光罩，加上干蚀刻的蚀刻速率较低，可以精确控制由干蚀刻形成的蚀刻阻挡图案的尺寸，从而提高了TFT的质量。
附图说明
图1为本发明实施方式所提供的显示面板的结构示意图。
图2为本发明实施方式所提供的显示面板制作方法的步骤流程图。
图3至图13为图2中各步骤中的显示面板结构示意图。
主要元件符号说明
显示面板 1
基板 10
薄膜晶体管 12
栅极 120
栅极绝缘层 122
半导体图案 124
蚀刻阻挡图案 126
源极 128
漏极 129
第一表面 100
第二表面 102
半导体层 123
蚀刻阻挡层 125
光阻层 127
第一光阻图案 127a
第一区域 127c
突出部 127d
第二光阻图案 127e
第二区域 127f
第三区域 126a
第一方向 A
第二方向 B
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示，本发明实施方式所提供的显示面板1包括基板10及设置在基板10上的多个呈阵列式排布的薄膜晶体管12(Thin Film Transistor, TFT)。所述TFT 12包括栅极120、栅极绝缘层122、半导体图案124、蚀刻阻挡图案126、源极128及漏极129。所述栅极120设置在基板10上且沿第一方向A延伸。所述栅极绝缘层122覆盖在所述栅极120。所述半导体图案124设置在所述栅极绝缘层122上。所述蚀刻阻挡图案126覆盖在所述半导体图案124的沟道区域上以防止在显示面板1的制作过程中蚀刻液对半导体图案124的沟道区域的破坏。所述源极128与漏极129分别设置在关于栅极120对称的相对两侧并依次部分覆盖所述蚀刻阻挡图案126、半导体图案124及栅极绝缘层122。在本实施方式中，所述半导体图案124为含锌金属氧化物，比如：铟镓氧化锌(Indium Gallium Zinc Oxide, IGZO)。所述蚀刻阻挡图案126的材料为氧化硅。
请一并参阅图1及图2，本发明所提供的一种制作上述实施方式所提供的显示面板1的方法流程图，该制作方法包括如下步骤：
步骤S801，提供一基板10。所述基板10由透明材料制成，其包括沿厚度方向依次平行设置的第一表面100及第二表面102。在本实施方式中，所述基板10为玻璃基板。
步骤S802，利用第一道光罩(图未示)在所述基板10的第一表面100上形成TFT 12的栅极120。所述栅极120沿第一方向A延伸。
步骤S803，如图3所示，在所述基板10的第一表面100上依次形成覆盖所述栅极120的栅极绝缘层122、半导体层123及蚀刻阻挡层125。
步骤S804，在位于最上方的蚀刻阻挡层125上形成覆盖所述蚀刻阻挡层125的光阻层127。
步骤S805，利用第二道光罩3采用黄光朝向基板10的第一表面100照射所述光阻层127以对所述光阻层127进行曝光。如图4所示，将曝光后的光阻层127进行显影，以图案化为第一光阻图案127a。如图5所示，所述第一光阻图案127a所覆盖的第一区域127c为的矩形区域，该矩形区域的长度方向为沿垂直第一方向A的第二方向B。所述第一区域127c包括对应于栅极120相对两侧分别向外对称延伸而出的突出部127d，本实施方式中，所述突出部127d没有和栅极120重叠。
步骤S806，如图6所示，以栅极120作为光罩采用黄光朝向基板10的第二表面102照射以对所述第一光阻图案127a再次进行曝光。如图7所示，将曝光后的第一光阻图案127a进行显影，以将所述第一光阻图案127a图案化为第二光阻图案127e。如图8所示，所述第二光阻图案127e所覆盖的第二区域127f相较于第一光阻图案127a所覆盖的第一区域127c的区别在于将突出于栅极120的所述突出部127d去除。
步骤S807，如图7、9及图10所示，采用干蚀刻法对蚀刻阻挡层125进行蚀刻，并控制干蚀刻的程度使得干蚀刻后的蚀刻阻挡图案126所覆盖的第三区域126a小于所述第二光阻图案127e所覆盖的第二区域127f。所述蚀刻阻挡图案126所覆盖的第三区域126a定义为所述半导体图案124(见图1)上的沟道区域，从而所述蚀刻阻挡图案126完全覆盖保护半导体图案124上的沟道区域。因所述蚀刻阻挡层125的材料为质地坚硬的氧化硅，进行干蚀刻的速率较慢从而可以通过控制干蚀刻的程度来得到尺寸精确的蚀刻阻挡图案126。在本实施方式中，在经过干蚀刻后，所述蚀刻阻挡图案126沿第二方向B缩小的尺寸大致为1.75um。所述第二方向B定义为所述沟道区域的长度方向。
步骤S808，去除干蚀刻后剩余的第二光阻图案127e，重新形成覆盖所述蚀刻阻挡图案126及半导体层123的光阻层(图未示)。
步骤S809，如图11所示，再次利用第二道光罩3采用黄光分别经过曝光及显影以将所述光阻层(图未示)图案化为所述第一光阻图案127a。
步骤S810，如图12所示，再次以栅极120作为光罩采用黄光分别经过曝光及显影，以将所述第一光阻图案127a图案化为第二光阻图案127e。
步骤S811，如图13所示，采用湿蚀刻法对半导体层123(见图12)进行蚀刻，使得蚀刻后的半导体图案124所覆盖的区域与第二光阻图案127e所覆盖的区域一致。亦即形成在半导体图案124上的蚀刻阻挡图案126小于所述半导体图案124且仅覆盖所述半导体图案124的沟道区域。在本实施方式中，所述湿蚀刻所采用的蚀刻液为草酸。
步骤S812，去除湿蚀刻后剩余的第二光阻图案127e。
步骤S813，如图1所示，利用第三道光罩在关于栅极120对称的相对两侧分别形成依次部分覆盖所述蚀刻阻挡图案126、半导体图案124及栅极绝缘层122的源极128与漏极129。
本发明采用分别从基板10的相对两侧进行曝光显影光刻并借助栅极120做为光罩辅助定义半导体图案124及蚀刻阻挡图案126的方法，可以在不增加光罩的基础上在半导体图案124上形成蚀刻阻挡图案126。而且，因背面曝光以栅极为光罩，加上干蚀刻的蚀刻速率较低，可以精确控制由干蚀刻形成的蚀刻阻挡图案126的尺寸，从而提高了TFT 12的质量。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。

Claims (10)

1.一种显示面板制作方法，其包括如下步骤：
提供一基板，所述基板包括第一表面及背向第一表面设置的第二表面；
在所述基板的第一表面上形成沿第一方向延伸的栅极；
在所述基板的第一表面上依次形成覆盖所述栅极的栅极绝缘层、半导体层及蚀刻阻挡层；
在蚀刻阻挡层上形成覆盖所述蚀刻阻挡层的光阻层；
采用第一光罩从基板的第一表面侧将所述第一光阻层图案化为第一光阻图案；
以栅极做为光罩从基板的第二表面侧将第一光阻图案再次图案化为比第一光阻图案小的第二光阻图案；
采用干蚀刻法将蚀刻阻挡层蚀刻成比第二光阻图案小的蚀刻阻挡图案；
去除干蚀刻后剩余的光阻图案，重新形成覆盖所述蚀刻阻挡图案及半导体层的第一光阻层；
再次以第一光罩从基板的第一表面侧将所述第一光阻层图案化为第一光阻图案；
以栅极做为光罩从基板的第二表面侧将第一光阻图案再次图案化为比第一光阻图案小的第二光阻图案；
采用湿蚀刻法将半导体层蚀刻成与第二光阻图案对应的半导体图案；
去除湿蚀刻后剩余的光阻图案；
在关于栅极对称的第二方向上的相对两侧分别形成依次部分覆盖蚀刻阻挡层、半导体层及栅极绝缘层的源极与漏极，所述第二方向垂直于所述第一方向。
2.如权利要求1所述的显示面板制作方法，其特征在于：所述半导体层为铟镓氧化锌。
3.如权利要求1所述的显示面板制作方法，其特征在于：所述第一光阻图案所覆盖的第一区域为长度方向沿所述第二方向延伸的矩形区域，所述第一区域包括对应于栅极相对两侧分别向外对称延伸而出的突出部。
4.如权利要求3所述的显示面板制作方法，其特征在于：所述第二光阻图案所覆盖的第二区域相较于第一光阻图案所覆盖的第一区域的区别在于将突出于栅极的所述突出部去除。
5.如权利要求3所述的显示面板制作方法，其特征在于：在经过干蚀刻后，所述蚀刻阻挡图案沿所述第二方向缩小的尺寸大于1.75um。
6.如权利要求3所述的显示面板制作方法，其特征在于：所述蚀刻阻挡图案所覆盖的区域定义为所述半导体层上的沟道区域。
7.如权利要求6所述的显示面板制作方法，其特征在于：所述第二方向定义为所述沟道区域的长度方向。
8.如权利要求1所述的显示面板制作方法，其特征在于：所述蚀刻阻挡层的材料为氧化硅。
9.如权利要求1所述的显示面板制作方法，其特征在于：所述湿蚀刻所采用的蚀刻液为草酸。
10.如权利要求1所述的显示面板制作方法，其特征在于：所述基板为透明的玻璃基板。
CN201310323704.8A 2013-07-25 2013-07-30 显示面板制作方法 Expired - Fee Related CN104347496B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102126750 2013-07-25
TW102126750A TWI511200B (zh) 2013-07-25 2013-07-25 顯示面板製作方法

Publications (2)

Publication Number Publication Date
CN104347496A CN104347496A (zh) 2015-02-11
CN104347496B true CN104347496B (zh) 2017-02-15

Family

ID=52390838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310323704.8A Expired - Fee Related CN104347496B (zh) 2013-07-25 2013-07-30 显示面板制作方法

Country Status (3)

Country Link
US (1) US9257565B2 (zh)
CN (1) CN104347496B (zh)
TW (1) TWI511200B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715270B (zh) * 2013-12-31 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN106298951B (zh) * 2015-05-28 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管的制作方法
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
CN113161291B (zh) * 2021-04-08 2022-11-15 北海惠科光电技术有限公司 阵列基板制作方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102629612A (zh) * 2011-12-23 2012-08-08 友达光电股份有限公司 像素结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9113979D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistors and their manufacture
FR2679057B1 (fr) * 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
US5637519A (en) * 1996-03-21 1997-06-10 Industrial Technology Research Institute Method of fabricating a lightly doped drain thin-film transistor
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20000076864A (ko) * 1999-03-16 2000-12-26 마츠시타 덴끼 산교 가부시키가이샤 능동 소자 어레이 기판의 제조 방법
US6184069B1 (en) * 1999-05-24 2001-02-06 Chi Mei Electronics Corp. Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers
KR100312260B1 (ko) * 1999-05-25 2001-11-03 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
GB0401579D0 (en) * 2004-01-24 2004-02-25 Koninkl Philips Electronics Nv Transistor manufacture
TWI256515B (en) * 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
TWI336792B (en) * 2006-04-07 2011-02-01 Au Optronics Corp Manufacturing method for a bottom substrate of a liquid crystal display device
US7629206B2 (en) * 2007-02-26 2009-12-08 3M Innovative Properties Company Patterning self-aligned transistors using back surface illumination
JP5500907B2 (ja) * 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
US20130077012A1 (en) * 2010-07-08 2013-03-28 Kenshi Tada Semiconductor device and method for manufacturing the same, and liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102629612A (zh) * 2011-12-23 2012-08-08 友达光电股份有限公司 像素结构及其制造方法

Also Published As

Publication number Publication date
US9257565B2 (en) 2016-02-09
CN104347496A (zh) 2015-02-11
TW201505093A (zh) 2015-02-01
US20150031168A1 (en) 2015-01-29
TWI511200B (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
US11139316B2 (en) LTPS array substrate and method for manufacturing same
US9679995B2 (en) Method for manufacturing thin film transistor and pixel unit thereof
CN104347496B (zh) 显示面板制作方法
WO2018166190A1 (zh) 阵列基板及其制备方法、显示面板
KR20180056708A (ko) 액정 디스플레이 패널, 어레이 기판 및 그 제조 방법
CN103715270B (zh) 薄膜晶体管及其制备方法、显示器件
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
US8502946B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
CN104617102A (zh) 阵列基板及阵列基板制造方法
KR101415484B1 (ko) 유기 ｔｆｔ 어레이 기판 및 그 제조 방법
CN108807421A (zh) Tft阵列基板的制作方法及tft阵列基板
KR20130102761A (ko) 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
JP6067831B2 (ja) 薄膜トランジスタの製造方法
GB2546667B (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
CN110600483A (zh) 一种阵列基板及其制造方法
US9520481B2 (en) Electronic devices
US20160163864A1 (en) Thin film transistor and method of manufacturing same
CN106298523A (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
US20130015445A1 (en) Thin Film Transistor and Method for Manufacturing the Same
CN109003892B (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161020

Address after: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant after: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant after: Hon Hai Precision Industry Co., Ltd.

Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 7 Building 1

Applicant before: YEXIN TECHNOLOGY CONSULATION CO., LTD.

Applicant before: AU OPTRONICS CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20170730