CN110600483A - 一种阵列基板及其制造方法 - Google Patents
一种阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN110600483A CN110600483A CN201910811346.2A CN201910811346A CN110600483A CN 110600483 A CN110600483 A CN 110600483A CN 201910811346 A CN201910811346 A CN 201910811346A CN 110600483 A CN110600483 A CN 110600483A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- insulating layer
- photoresist
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000059 patterning Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 195
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000014759 maintenance of location Effects 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052682 stishovite Inorganic materials 0.000 claims description 7
- 229910052905 tridymite Inorganic materials 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提出一种阵列基板及其制造方法，涉及显示面板领域，阵列基板的制造方法包括以下步骤：S1：在基板上形成位于像素区的遮光层；S2：在步骤S1的基础上利用第一半透掩膜版进行图案化形成缓冲层、位于缓冲层上的源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极；S3：在步骤S2的基础上形成覆盖像素区和端子区的介电层，并形成位于像素区源极上方的第一接触孔以及位于端子区栅极上方的第二接触孔；S4：在步骤S3的基础上形成位于第一接触孔和第二接触孔的上方的数据传输层；S5：在步骤S4的基础上形成覆盖像素区和端子区的绝缘保护层，并形成位于端子区数据传输层上方的第三接触孔；S6：在步骤S5的基础上形成覆盖像素区和第三接触孔的公共电极。
Description
技术领域
本发明属于显示面板领域，具体涉及一种阵列基板及其制造方法。
技术背景
随着显示科技的发展，显示面板的使用已经越来越广泛。其中，薄膜晶体管(ThinFilm Transistor，TFT)阵列(Array)基板是目前显示面板装置中的主要组成部件，用于向显示器提供驱动电路。传统的底栅(Bottom Gate)结构的薄膜晶体管，由于栅极(Gate)和源漏极(Source/Drain)之间重叠面积比较大，产生了较大的寄生电容Cgs和Cgd，会导致信号延迟，并且制作出来的薄膜晶体管沟道长度L较大，因而限制了其应用。而顶栅(Top Gate)结构薄膜晶体管，由于栅极和源漏极之间没有交叠，所以具有更低的寄生电容，能够降低信号传输的延迟，同时采用自对准(Self Aligned)的制作方法，能够制作沟道更短的器件，提高器件特性。
图1是一种现有的具有顶栅自对准(TGSA)结构的边缘场开关(Fringe FieldSwitching，FFS)型TFT剖视图，其中包括：沉积在基板上的遮光层LS(Light Shield)01、覆盖遮光层01的缓冲绝缘层BL(Buffer Layer)02、位于缓冲绝缘层02上的氧化物半导体层OS(Oxide Semiconductor)03以及导体化处理过的导体化层04、位于氧化物半导体层03上的栅极绝缘层GI(Gate Insulator)05、位于栅极绝缘层05上的栅极Gate06、位于栅极06上沉积的层间介电层ILD(Inter Layer Dielectric)07、位于层间介电层07上的源漏极SD 08、位于源漏极08上的第一绝缘层PAS1 09、位于第一绝缘层09上的有机绝缘层JAS 10、位于有机绝缘层10上的公共电极Com 11、位于公共电极11上的第二绝缘层PAS2 12以及位于第二绝缘层12上的像素电极Pix 13。该现有顶栅自对准结构在实施过程中需要9道光罩mask，且工艺较为复杂，制作成本较高。
发明内容
本发明的目的在于提出一种使用6道光罩制作的具有顶栅自对准结构的阵列基板以及制造方法，从而降低制作阵列基板的工艺难度及成本。
本发明的技术方案如下：
本发明公开了一种阵列基板的制造方法，阵列基板包括位于中间的像素区和位于边缘的端子区，包括以下步骤：
S1：在基板上沉积第一金属层，利用掩膜版进行图案化形成位于像素区的遮光层；
S2：在步骤S1的基础上依次沉积第一绝缘层、半导体层、第二绝缘层和第二金属层，利用第一半透掩膜版进行图案化形成缓冲层、位于缓冲层上的源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极；
S3：在步骤S2的基础上沉积第三绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的介电层，并形成位于像素区源极上方的第一接触孔以及位于端子区栅极上方的第二接触孔；
S4：在步骤S3的基础上沉积第三金属层，利用掩膜版进行图案化形成位于第一接触孔和第二接触孔的上方的数据传输层；
S5：在步骤S4的基础上沉积第四绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的绝缘保护层，并形成位于端子区数据传输层上方的第三接触孔；
S6：在步骤S5的基础上沉积金属氧化物层，利用掩膜版进行图案化形成覆盖像素区和第三接触孔的公共电极。
优选地，所述步骤S2具体包括以下步骤：
S21：在步骤S1的基础上依次沉积第一绝缘层、半导体层、第二绝缘层和第二金属层；
S22：形成覆盖第二金属层的光刻胶，采用第一半透掩膜版对光刻胶进行曝光，显影后形成无光刻胶保留区、光刻胶部分保留区和光刻胶完整保留区；
S23：在步骤S22的基础上对无光刻胶保留区的第二金属层、第二绝缘层和半导体层进行刻蚀；
S24：对光刻胶进行灰化处理，去除掉光刻胶部分保留区的光刻胶，暴露出位于光刻胶部分保留区的第二金属层和第二绝缘层；
S25：先对光刻胶部分保留区暴露的第二金属层和第二绝缘层进行刻蚀，暴露出位于像素区光刻胶部分保留区内的部分半导体层；
S26：剥离光刻胶完整保留区的光刻胶，在像素区和端子区的光刻胶完整保留区形成栅极和栅极绝缘层；
S27：通过离子注入和扩散，对暴露出的部分半导体层进行导体化，半导体层被导体化的部分形成源极和漏极，所述漏极用作像素电极，半导体层未被导体化的部分形成导电沟道。
优选地，所述步骤S26提到的离子注入和扩散的方法，具体可以是化学气相沉积或者是注入氢气等离子体。
优选地，所述第一金属层是Ti/Cu或者是MoNb/Cu。
优选地，所述第一绝缘层是SiNx/SiO2，所述第二绝缘层是SiO2/SiNx，所述第二金属是MoNb/Cu。
优选地，制作出的导电沟道的长度小于2μm。
本发明还公开了一种阵列基板，包括纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区、位于扫描线和数据线交叉处的薄膜晶体管、位于薄膜晶体管下方的缓冲层、位于缓冲层下方的遮光层、与薄膜晶体管接触的数据传输层、覆盖薄膜晶体管和数据传输层的绝缘保护层以及位于绝缘保护层上的公共电极；
其中，所述薄膜晶体管包括源极、漏极、位于源极和漏极之间的导电沟道、位于导电沟道上方的栅极绝缘层、位于栅极绝缘层上方的栅极、介电层；其中，源极、漏极和导电沟道位于同一层，源极和漏极由形成导电沟道的材料经过离子注入形成的；源极、漏极和导电沟道均位于缓冲层的上方；介电层覆盖在栅极、源极和漏极的上方；介电层在漏极上设有第一接触孔，数据传输层位于第一接触孔内且与漏极接触。
优选地，所述缓冲层、源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极是采用一道光罩进行图案化形成。
优选地，所述导电沟道的长度小于2μm。
本发明能够带来以下有益效果：通过使用一道半透掩膜版同时制作完成源极、漏极(兼做像素电极)、导电沟道、栅极绝缘层以及栅极，总共使用6道光罩制作出具有顶栅自对准结构的阵列基板，有效地降低了制作阵列基板的工艺难度及成本，且本发明制作的阵列基板具体更短的导电沟道，可以有效提高器件特性。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。
图1是现有技术中顶栅自对准型阵列基板的示意图；
图2是本发明阵列基板制造方法步骤S1的过程之一的示意图；
图3是本发明阵列基板制造方法步骤S1的过程之二的示意图；
图4是本发明阵列基板制造方法步骤S21的示意图；
图5是本发明阵列基板制造方法步骤S22的过程之一的示意图；
图6是本发明阵列基板制造方法步骤S22的过程之二的示意图；
图7是本发明阵列基板制造方法步骤S23的示意图；
图8是本发明阵列基板制造方法步骤S24的示意图；
图9是本发明阵列基板制造方法步骤S25的示意图；
图10是本发明阵列基板制造方法步骤S26的示意图；
图11是本发明阵列基板制造方法步骤S27的示意图；
图12是本发明阵列基板制造方法步骤S3的过程之一的示意图；
图13是本发明阵列基板制造方法步骤S3的过程之二的示意图；
图14是本发明阵列基板制造方法步骤S4的过程之一的示意图；
图15是本发明阵列基板制造方法步骤S4的过程之二的示意图；
图16是本发明阵列基板制造方法步骤S5的过程之一的示意图；
图17是本发明阵列基板制造方法步骤S5的过程之二的示意图；
图18是本发明阵列基板制造方法步骤S6的过程之一的示意图；
图19是本发明阵列基板制造方法步骤S6的过程之二的示意图；
图20是本发明阵列基板的示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
下面以具体实施例详细介绍本发明的技术方案。
本发明提供一种阵列基板的制造方法，所述制造方法使用6道光罩制作出具有顶栅自对准结构的阵列基板。
本发明的阵列基板包括位于中间的像素区100和位于边缘的端子区200，所述制造方法具体包括以下步骤：
S1：如图2至图3所示，在基板01上沉积第一金属层02，利用掩膜版对第一金属层02进行图案化形成位于像素区100的遮光层021；
S2：如图4和图11所示，在步骤S1的基础上依次沉积第一绝缘层03、半导体层04、第二绝缘层05和第二金属层06，利用第一半透掩膜版20进行图案化形成缓冲层031、位于缓冲层031上的源极041、漏极042、像素电极042、导电沟道043、栅极绝缘层051和栅极061；
S3：如图12至图13所示，在步骤S2的基础上沉积第三绝缘层07，利用掩膜版进行图案化形成覆盖像素区100和端子区200的介电层071，并形成位于像素区100的源极041上方的第一接触孔072以及位于端子区200的栅极061上方的第二接触孔073；
S4：如图14至图15所示，在步骤S3的基础上沉积第三金属层08，利用掩膜版进行图案化形成位于第一接触孔072和第二接触孔073上方的数据传输层081；
S5：如图16至图17所示，在步骤S4的基础上沉积第四绝缘层09，利用掩膜版进行图案化形成覆盖像素区100和端子区200的绝缘保护层091，并形成位于端子区200数据传输层081上方的第三接触孔092；
S6：如图18至图19所示，在步骤S5的基础上沉积金属氧化物层10，利用掩膜版进行图案化形成覆盖像素区100和第三接触孔082的公共电极101。
其中，所述第一金属层02可以是Ti/Cu，也可以是MoNb/Cu；所述第一绝缘层03可以是SiNx/SiO2；所述第二绝缘层05可以是SiO2/SiNx；所述第二金属层06可以是MoNb/Cu。
所述介电层071作为栅极061和数据传输层081之间的绝缘层，而设置的第一接触孔072和第二接触孔073则作为薄膜晶体管上源极041和数据传输层081的传输通道。
所述第三金属层08可以是MoNb/Cu，制作出的数据传输层081为薄膜晶体管上的源极041传输电讯号。
所述第四绝缘层09可以是SiO2/SiNx，制作出的绝缘保护层091作为电讯号通道。
所述公共电极101由ITO制成，也可作为信号导通电极。
对于步骤S2，具体包括以下步骤：
S21：如图4所示，在步骤S1的基础上依次沉积第一绝缘层03、半导体层04、第二绝缘层05和第二金属层06；
S22：如图5至图6所示，形成覆盖第二金属层06的光刻胶21，采用第一半透掩膜版20对光刻胶21进行曝光，显影后形成无光刻胶保留区210、光刻胶部分保留区211和光刻胶完整保留区212；
S23：如图7所示，在步骤S22的基础上对无光刻胶保留区210的第二金属层06、第二绝缘层05和半导体层04进行刻蚀；
S24：如图8所示，对光刻胶21进行灰化处理，去除掉光刻胶部分保留区211的光刻胶21，暴露出位于光刻胶部分保留区211的第二金属层06和第二绝缘层05；
S25：如图9所示，先对光刻胶部分保留区211暴露的第二金属层06和第二绝缘层05进行刻蚀，暴露出位于像素区光刻胶部分保留区211内的半导体层04；
S26：如图10所示，剥离光刻胶完整保留区211的光刻胶21，在像素区100和端子区200的光刻胶完整保留区212形成栅极061和栅极绝缘层051；
S27：如图11所示，通过离子注入和扩散，对暴露出的半导体层04进行导体化，半导体层04被导体化的部分形成源极041和漏极042，所述漏极042用作像素电极042，半导体层04未被导体化的部分形成导电沟道043。
其中，所述半导体层04是金属氧化物半导体层，如IGZO等；本发明通过使用第一半透掩膜版一次构图就能形成缓冲层031、源极041、漏极042、像素电极042、导电沟道043、栅极绝缘层051以及栅极061；其中经过刻蚀后暴露出的部分半导体层04通过离子注入和扩散的方式被导体化，可以分别作为在栅极061两端的源极041和漏极042，位于栅极061底部未被导体化的部分半导体层04形成导电沟道043，其中漏极042可以兼做像素电极042。
所述步骤S26提到的离子注入和扩散的方法，具体可以是化学气相沉积或者是注入氢气等离子体。
因为本发明使用的是离子注入和扩散的方法使得半导体层04导体化，通过这种制造方法制作出的导电沟道的长度可以达到小于2μm，制作沟道更短的薄膜晶体管器件，可以有效提高器件特性。
本发明还公开了一种阵列基板，包括纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区100、位于扫描线和数据线交叉处的薄膜晶体管、位于薄膜晶体管下方的缓冲层031、位于缓冲层031下方的遮光层021、与薄膜晶体管接触的数据传输层081、覆盖薄膜晶体管和数据传输层081上的绝缘保护层091、位于绝缘保护层091上的公共电极101。
如图20所示，所述薄膜晶体管包括形成在基板01上且位于像素区100的遮光层021；覆盖遮光层021且位于像素区100和端子区200的缓冲层031；位于缓冲层031上方的源极041、漏极042(兼做像素电极042)、位于源极041和漏极042之间的导电沟道043；、位于导电沟道043上方的栅极绝缘层051；、位于栅极绝缘层051上方的栅极061、介电层071；其中，源极041、漏极042和导电沟道043位于同一层，源极041和漏极042由形成导电沟道043的材料经过离子注入形成的；源极041、漏极042和导电沟道043均位于缓冲层031的上方；介电层071覆盖在栅极061、源极041和漏极042的上方。
其中，介电层071在漏极042上设有第一接触孔072，数据传输层081位于第一接触孔072内且与漏极042接触。
本发明所述的缓冲层031、源极041、漏极042(像素电极042)、导电沟道043、栅极绝缘层051以及栅极061是采用一道光罩进行图案化制作而成，所述光罩为半透掩膜版，这种光罩上具有3种透过率，可以形成全透过区，不透光区和半透光区，这种半透光区的透过率范围一般在10％～50％。
本发明通过使用一道半透掩膜版同时制作完成源极041、漏极042(像素电极042)、导电沟道043、栅极绝缘层051以及栅极061，总共使用6道光罩制作出具有顶栅自对准结构的阵列基板，有效地降低了制作阵列基板的工艺难度及成本，且本发明制作的阵列基板具体更短的导电沟道，可以有效提高器件特性。
应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。
Claims (9)
1.一种阵列基板的制造方法，阵列基板包括位于中间的像素区和位于边缘的端子区，其特征在于，包括以下步骤：
S1：在基板上沉积第一金属层，利用掩膜版进行图案化形成位于像素区的遮光层；
S2：在步骤S1的基础上依次沉积第一绝缘层、半导体层、第二绝缘层和第二金属层，利用第一半透掩膜版进行图案化形成缓冲层、位于缓冲层上的源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极；
S3：在步骤S2的基础上沉积第三绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的介电层，并形成位于像素区源极上方的第一接触孔以及位于端子区栅极上方的第二接触孔；
S4：在步骤S3的基础上沉积第三金属层，利用掩膜版进行图案化形成位于第一接触孔和第二接触孔的上方的数据传输层；
S5：在步骤S4的基础上沉积第四绝缘层，利用掩膜版进行图案化形成覆盖像素区和端子区的绝缘保护层，并形成位于端子区数据传输层上方的第三接触孔；
S6：在步骤S5的基础上沉积金属氧化物层，利用掩膜版进行图案化形成覆盖像素区和第三接触孔的公共电极。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述步骤S2具体包括以下步骤：
S21：在步骤S1的基础上依次沉积第一绝缘层、半导体层、第二绝缘层和第二金属层；
S22：形成覆盖第二金属层的光刻胶，采用第一半透掩膜版对光刻胶进行曝光，显影后形成无光刻胶保留区、光刻胶部分保留区和光刻胶完整保留区；
S23：在步骤S22的基础上对无光刻胶保留区的第二金属层、第二绝缘层和半导体层进行刻蚀；
S24：对光刻胶进行灰化处理，去除掉光刻胶部分保留区的光刻胶，暴露出位于光刻胶部分保留区的第二金属层和第二绝缘层；
S25：先对光刻胶部分保留区暴露的第二金属层和第二绝缘层进行刻蚀，暴露出位于像素区光刻胶部分保留区内的部分半导体层；
S26：剥离光刻胶完整保留区的光刻胶，在像素区和端子区的光刻胶完整保留区形成栅极和栅极绝缘层；
S27：通过离子注入和扩散，对暴露出的部分半导体层进行导体化，半导体层被导体化的部分形成源极和漏极，所述漏极用作像素电极，半导体层未被导体化的部分形成导电沟道。
3.根据权利要求2述的阵列基板的制造方法，其特征在于，所述步骤S26提到的离子注入和扩散的方法，具体可以是化学气相沉积或者是注入氢气等离子体。
4.根据权利要求1述的阵列基板的制造方法，其特征在于，所述第一金属层是Ti/Cu或者是MoNb/Cu。
5.根据权利要求1述的阵列基板的制造方法，其特征在于，所述第一绝缘层是SiNx/SiO2，所述第二绝缘层是SiO2/SiNx，所述第二金属是MoNb/Cu。
6.根据权利要求1述的阵列基板的制造方法，其特征在于，制作出的导电沟道的长度小于2μm。
7.一种阵列基板，其特征在于，包括纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区、位于扫描线和数据线交叉处的薄膜晶体管、位于薄膜晶体管下方的缓冲层、位于缓冲层下方的遮光层、与薄膜晶体管接触的数据传输层、覆盖薄膜晶体管和数据传输层的绝缘保护层以及位于绝缘保护层上的公共电极；
其中，所述薄膜晶体管包括源极、漏极、位于源极和漏极之间的导电沟道、位于导电沟道上方的栅极绝缘层、位于栅极绝缘层上方的栅极、介电层；其中，源极、漏极和导电沟道位于同一层，源极和漏极由形成导电沟道的材料经过离子注入形成的；源极、漏极和导电沟道均位于缓冲层的上方；介电层覆盖在栅极、源极和漏极的上方；介电层在漏极上设有第一接触孔，数据传输层位于第一接触孔内且与漏极接触。
8.根据权利要求7所述的阵列基板，其特征在于，所述缓冲层、源极、漏极、像素电极、导电沟道、栅极绝缘层和栅极是采用一道光罩进行图案化形成。
9.根据权利要求7所述的阵列基板，其特征在于，所述导电沟道的长度小于2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910811346.2A CN110600483A (zh) | 2019-08-30 | 2019-08-30 | 一种阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910811346.2A CN110600483A (zh) | 2019-08-30 | 2019-08-30 | 一种阵列基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110600483A true CN110600483A (zh) | 2019-12-20 |
Family
ID=68856467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910811346.2A Pending CN110600483A (zh) | 2019-08-30 | 2019-08-30 | 一种阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110600483A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113687548A (zh) * | 2021-08-24 | 2021-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN117440711A (zh) * | 2023-10-19 | 2024-01-23 | 惠科股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110012113A1 (en) * | 2005-06-30 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| CN105097845A (zh) * | 2015-08-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN105137672A (zh) * | 2015-08-10 | 2015-12-09 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
-
2019
- 2019-08-30 CN CN201910811346.2A patent/CN110600483A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110012113A1 (en) * | 2005-06-30 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| CN105137672A (zh) * | 2015-08-10 | 2015-12-09 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法 |
| CN105097845A (zh) * | 2015-08-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113687548A (zh) * | 2021-08-24 | 2021-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN113687548B (zh) * | 2021-08-24 | 2023-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN117440711A (zh) * | 2023-10-19 | 2024-01-23 | 惠科股份有限公司 | 阵列基板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| CN101097371B (zh) | 制造用于平板显示器件的薄膜晶体管的方法 | |
| JP6230253B2 (ja) | Ｔｆｔアレイ基板およびその製造方法 | |
| US10056414B2 (en) | Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone | |
| EP2565916B1 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| CN103811417B (zh) | 像素结构的制作方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| CN110600483A (zh) | 一种阵列基板及其制造方法 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| CN103117224A (zh) | 一种薄膜晶体管和阵列基板的制作方法 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| CN109979882B (zh) | 一种内嵌式触控面板阵列基板及其制造方法 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| CN108711548B (zh) | 金属氧化物薄膜晶体管及其制作方法、显示器 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN106298523B (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN113725157A (zh) | 阵列基板及其制作方法 | |
| CN103838047B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
| CN100570864C (zh) | 像素结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200903 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191220 |
|
| WD01 | Invention patent application deemed withdrawn after publication |