CN105097845A - 一种阵列基板、其制作方法及显示装置 - Google Patents

一种阵列基板、其制作方法及显示装置 Download PDF

Info

Publication number
CN105097845A
CN105097845A CN201510523842.XA CN201510523842A CN105097845A CN 105097845 A CN105097845 A CN 105097845A CN 201510523842 A CN201510523842 A CN 201510523842A CN 105097845 A CN105097845 A CN 105097845A
Authority
CN
China
Prior art keywords
photoresist
reserve area
grid
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510523842.XA
Other languages
English (en)
Inventor
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510523842.XA priority Critical patent/CN105097845A/zh
Publication of CN105097845A publication Critical patent/CN105097845A/zh
Priority to PCT/CN2016/071618 priority patent/WO2017031940A1/zh
Priority to US15/533,718 priority patent/US10026608B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板、其制作方法及显示装置，在阵列基板的制作方法中，由于层间介质层、源极、漏极和像素电极的图形是通过一次构图工艺形成的，因此，与现有的阵列基板需要在源极和漏极所在膜层与像素电极所在膜层之间设置钝化层且层间介质层、源极、漏极、钝化层和像素电极的图形的形成总共需要经过四次掩模的制作过程相比，可以减少掩模的次数，简化阵列基板的制作工艺。

Description

一种阵列基板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、其制作方法及显示装置。
背景技术
随着显示技术的不断发展，发光二极管(LightEmittingDiode,LED)、有机发光二极管(OrganicLightEmittingDiode,OLED)、等离子显示器(PlasmaDisplayPanel,PDP)及液晶显示器(LiquidCrystalDisplay,LCD)等平板显示器发展迅速。
以现有的OLED的阵列基板为例，一般包括：衬底基板以及位于衬底基板上的薄膜晶体管(ThinFilmTransistor,TFT)和有机电致发光器件；其中，TFT一般包括栅极、有源层、源极和漏极，有机电致发光器件一般包括像素电极、发光层和阴极。TFT一般分为顶栅型和底栅型两种，以具有顶栅型TFT的阵列基板为例，其制作过程，如图1a-图1i所示，一般包括如下步骤：首先，在衬底基板100上形成缓冲层101，如图1a所示；然后，在缓冲层101上形成有源层102的图形，如图1b所示；接着，在有源层102的图形上依次沉积栅绝缘层薄膜和栅极薄膜，采用构图工艺形成栅绝缘层103和栅极104的图形，如图1c所示；之后，沉积层间介质层薄膜，采用构图工艺形成贯穿层间介质层薄膜的过孔，得到层间介质层105的图形，如图1d所示；接着，形成源极106和漏极107的图形，源极106和漏极107通过贯穿层间介质层薄膜的过孔分别与有源层102电性连接，如图1e所示；之后，沉积钝化层薄膜，采用构图工艺形成贯穿钝化层薄膜的过孔，得到钝化层108的图形，如图1f所示；接着，形成像素电极109的图形，像素电极109通过贯穿钝化层薄膜的过孔与漏极107电性连接，如图1g所示；之后，形成像素限定层110的图形，如图1h所示；最后，形成发光层111和阴极112，如图1i所示。
上述OLED的阵列基板在制作过程中，总共需要经过七次掩模，制作工艺较为复杂。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板、其制作方法及显示装置，用以简化阵列基板的制作工艺。
因此，本发明实施例提供了一种阵列基板的制作方法，包括：在衬底基板上形成包括有源层、栅绝缘层和栅极的图形；还包括：
在形成有所述有源层、栅绝缘层和栅极的图形的衬底基板上采用一次构图工艺形成包括层间介质层、源极、漏极和像素电极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述采用一次构图工艺形成包括层间介质层、源极、漏极和像素电极的图形，具体包括：
形成层间介质层薄膜；
在所述层间介质层薄膜上涂覆第一光刻胶；
利用半色调或灰色调的第一掩膜板对所述第一光刻胶进行曝光处理，使所述第一光刻胶形成第一光刻胶完全去除区域、第一光刻胶完全保留区域和第一光刻胶半保留区域；其中，所述第一光刻胶完全去除区域对应于将要形成的贯穿所述层间介质层薄膜的过孔所对应的区域，所述第一光刻胶半保留区域对应于将要形成的源极、漏极和像素电极的图形中除所述过孔以外的区域，所述第一光刻胶完全保留区域对应于除所述源极、漏极和像素电极的图形以外的区域；
对经过所述曝光处理后的第一光刻胶进行显影处理，所述第一光刻胶完全保留区域的第一光刻胶的厚度不变，所述第一光刻胶完全去除区域的第一光刻胶被完全去除，所述第一光刻胶半保留区域的第一光刻胶的厚度减小；
通过刻蚀工艺完全刻蚀掉所述第一光刻胶完全去除区域的层间介质层薄膜，形成贯穿所述层间介质层薄膜的过孔；
通过灰化工艺去除所述第一光刻胶半保留区域的第一光刻胶，暴露出所述第一光刻胶半保留区域的层间介质层薄膜；
在经过所述灰化工艺处理后的第一光刻胶上形成金属层薄膜；
剥离剩余的第一光刻胶，形成包括层间介质层、源极、漏极和像素电极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述第一光刻胶半保留区域还对应于将要形成的与源极电性连接的信号线的图形的区域；
所述形成包括层间介质层、源极、漏极和像素电极的图形的同时，还包括：形成包括与源极电性连接的信号线的图形。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述形成金属层薄膜，具体包括：
采用磁控溅射的方法沉积铝钕合金与氧化铟锡的复合导电薄膜。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述在衬底基板上形成包括有源层、栅绝缘层和栅极的图形，具体包括：
在衬底基板上采用一次构图工艺形成包括有源层、栅绝缘层和栅极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述在衬底基板上采用一次构图工艺形成包括有源层、栅绝缘层和栅极的图形，具体包括：
在衬底基板上依次形成有源层薄膜、栅绝缘层薄膜和栅极薄膜；
在所述栅极薄膜上涂覆第二光刻胶；
利用半色调或灰色调的第二掩膜板对所述第二光刻胶进行曝光处理，使所述第二光刻胶形成第二光刻胶完全去除区域、第二光刻胶完全保留区域和第二光刻胶半保留区域；其中，所述第二光刻胶完全保留区域对应于将要形成的栅极和栅绝缘层的图形所对应的区域，所述第二光刻胶半保留区域对应于将要形成的有源层的图形中除所述栅极和栅绝缘层的图形以外的区域，所述第二光刻胶完全去除区域对应于除所述有源层的图形以外的区域；
对经过所述曝光处理后的第二光刻胶进行显影处理，所述第二光刻胶完全保留区域的第二光刻胶的厚度不变，所述第二光刻胶完全去除区域的第二光刻胶被完全去除，所述第二光刻胶半保留区域的第二光刻胶的厚度减小；
通过第一次刻蚀工艺完全刻蚀掉所述第二光刻胶完全去除区域的栅极薄膜、栅绝缘层薄膜和有源层薄膜；
通过灰化工艺去除所述第二光刻胶半保留区域的第二光刻胶，暴露出所述第二光刻胶半保留区域的栅极薄膜；
通过第二次刻蚀工艺完全刻蚀掉所述第二光刻胶半保留区域的栅极薄膜和栅绝缘层薄膜；
剥离剩余的第二光刻胶，形成包括有源层、栅绝缘层和栅极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述方法中，所述第二光刻胶完全保留区域还对应于将要形成的与栅极电性连接的信号线的图形的区域；
所述形成包括有源层、栅绝缘层和栅极的图形的同时，还包括：形成包括与栅极电性连接的信号线的图形。
本发明实施例还提供了一种阵列基板，采用本发明实施例提供的上述方法制得。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：位于所述阵列基板上的有机电致发光器件。
本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述阵列基板。
本发明实施例提供的上述阵列基板、其制作方法及显示装置，在阵列基板的制作方法中，由于层间介质层、源极、漏极和像素电极的图形是通过一次构图工艺形成的，因此，与现有的阵列基板需要在源极和漏极所在膜层与像素电极所在膜层之间设置钝化层且层间介质层、源极、漏极、钝化层和像素电极的图形的形成总共需要经过四次掩模的制作过程相比，可以减少掩模的次数，简化阵列基板的制作工艺。
附图说明
图1a-图1i分别为现有的OLED的阵列基板的制作方法在执行各步骤之后的结构示意图；
图2为本发明实施例提供的阵列基板的制作方法的流程图之一；
图3为本发明实施例提供的阵列基板的结构示意图；
图4为本发明实施例提供的阵列基板的制作方法的流程图之二；
图5a-图5g分别为如图4所示的阵列基板的制作方法在执行各步骤之后的结构示意图；
图5h为图3沿BB方向的剖面图；
图6为本发明实施例提供的阵列基板的制作方法的流程图之三；
图7a-图7g分别为如图6所示的阵列基板的制作方法在执行各步骤之后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的阵列基板、其制作方法及显示装置的具体实施方式进行详细地说明。
附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种阵列基板的制作方法，如图2所示，包括如下步骤：
S201、在衬底基板上形成包括有源层、栅绝缘层和栅极的图形；
S202、在形成有有源层、栅绝缘层和栅极的图形的衬底基板上采用一次构图工艺形成包括层间介质层、源极、漏极和像素电极的图形。
本发明实施例提供的上述方法中，由于层间介质层、源极、漏极和像素电极的图形是通过一次构图工艺形成的，因此，与现有的阵列基板需要在源极和漏极所在膜层与像素电极所在膜层之间设置钝化层且层间介质层、源极、漏极、钝化层和像素电极的图形的形成总共需要经过四次掩模的制作过程(如图1d-图1g所示)相比，可以减少掩模的次数，简化阵列基板的制作工艺。
需要说明的是，本发明实施例提供的上述方法可以适用于制作OLED的阵列基板；或者，本发明实施例提供的上述方法也可以适用于制作LCD的阵列基板，在此不做限定。下面给出的实施例均以制作如图3所示的具有2T1C结构的OLED的阵列基板为例进行说明。
在具体实施时，在执行本发明实施例提供的上述方法中的步骤S202，采用一次构图工艺形成包括层间介质层、源极、漏极和像素电极的图形时，如图4和图5a-图5g所示(图5g为图3沿AA方向的剖面图)，具体可以包括如下步骤：
S401、形成层间介质层薄膜；
以顶栅型TFT为例进行说明，如图5a所示，在形成有依次层叠设置的有源层1、栅绝缘层2和栅极3的图形的衬底基板4上形成层间介质层薄膜5；具体地，一般采用氧化硅(SiOx)材料形成层间介质层薄膜5；较佳地，为了增大有源层1的图形与衬底基板4之间的附着力，如图5a所示，可以在形成有源层1的图形与衬底基板4之间设置缓冲层16，缓冲层16的材料一般为氧化硅(SiOx)或氮化硅(SiNx)等，缓冲层16的厚度一般控制在100nm-500nm的范围内；
S402、在层间介质层薄膜5上涂覆第一光刻胶6，如图5b所示；
S403、利用半色调或灰色调的第一掩膜板对第一光刻胶进行曝光处理，使第一光刻胶形成第一光刻胶完全去除区域、第一光刻胶完全保留区域和第一光刻胶半保留区域；其中，第一光刻胶完全去除区域b对应于将要形成的贯穿层间介质层薄膜的过孔所对应的区域，第一光刻胶半保留区域c对应于将要形成的源极、漏极和像素电极的图形中除过孔以外的区域，第一光刻胶完全保留区域a对应于除源极、漏极和像素电极的图形以外的区域；
S404、对经过曝光处理后的第一光刻胶6进行显影处理，第一光刻胶完全保留区域a的第一光刻胶6的厚度不变，第一光刻胶完全去除区域b的第一光刻胶6被完全去除，第一光刻胶半保留区域c的第一光刻胶6的厚度减小，如图5c所示；
S405、通过刻蚀工艺完全刻蚀掉第一光刻胶完全去除区域b的层间介质层薄膜5，形成贯穿层间介质层薄膜5的过孔，如图5d所示；具体地，可以对第一光刻胶完全去除区域b的层间介质层薄膜5进行干法刻蚀处理；
S406、通过灰化工艺去除第一光刻胶半保留区域c的第一光刻胶6，暴露出第一光刻胶半保留区域c的层间介质层薄膜5，如图5e所示；
S407、在经过灰化工艺处理后的第一光刻胶6上形成金属层薄膜7，如图5f所示；
S408、剥离剩余的第一光刻胶6，形成包括层间介质层8、源极9、漏极10和像素电极11的图形，如图5g所示；其中，源极9和漏极10的图形通过层间介质层8的图形中的过孔与有源层1的图形电性连接。
需要说明的是，在执行本发明实施例提供的上述方法中的步骤S403，利用半色调或灰色调的第一掩膜板对第一光刻胶进行曝光处理，使第一光刻胶形成第一光刻胶完全去除区域、第一光刻胶完全保留区域和第一光刻胶半保留区域时，与第一光刻胶完全去除区域对应的贯穿层间介质层薄膜的过孔，不仅包括如图5g所示的用于将源极9和漏极10的图形与有源层1的图形电性连接的过孔，还包括如图5h(即图3沿BB方向的剖面图)所示的用于将第一薄膜晶体管(如图3所示的T1所示)的漏极10的图形与第二薄膜晶体管(如图3所示的T2所示)的栅极3的图形电性连接的过孔。
需要说明的是，如图5f所示，剩余的第一光刻胶6即为第一光刻胶完全保留区域a的第一光刻胶6，在剥离第一光刻胶完全保留区域a的第一光刻胶6时，第一光刻胶完全保留区域a的第一光刻胶6上方的金属层薄膜7会随着第一光刻胶6同时被剥离，而在第一光刻胶完全去除区域b和第一光刻胶半保留区域c留下金属层薄膜7，形成源极9、漏极10和像素电极11的图形。
较佳地，为了进一步地简化阵列基板的制作工艺，可以将与源极电性连接的信号线(例如，如图3所示的数据线Data和电平信号线VDD)和源极的图形同时形成，基于此，在本发明实施例提供的上述方法中，第一光刻胶半保留区域还可以对应于将要形成的与源极电性连接的信号线的图形的区域，在执行本发明实施例提供的上述方法中的步骤S102，形成包括层间介质层、源极、漏极和像素电极的图形的同时，还可以形成包括与源极电性连接的信号线的图形。
在具体实施时，在执行本发明实施例提供的上述方法中的步骤S407，形成金属层薄膜时，具体可以采用磁控溅射的方法沉积铝钕合金与氧化铟锡的复合导电薄膜(AlNd/ITO)，这是由于AlNd/ITO为源极、漏极和像素电极共用的金属，并且，AlNd/ITO具有反射作用，制作的OLED为顶发射型结构(即OLED的封装盖板一侧为出光侧)，尤其适用于高分辨率的OLED的制作。当然，源极、漏极和像素电极的材料并非局限于AlNd/ITO，还可以为源极、漏极和像素电极共用的其他材料，在此不做限定。
在具体实施时，在执行本发明实施例提供的上述方法中的步骤S101，在衬底基板上形成包括有源层、栅绝缘层和栅极的图形时，可以采用现有的如图1b和图1c所示的两次掩模工艺形成。较佳地，为了进一步地简化阵列基板的制作工艺，在执行本发明实施例提供的上述方法中的步骤S101，在衬底基板上形成包括有源层、栅绝缘层和栅极的图形时，还可以采用一次构图工艺形成包括有源层、栅绝缘层和栅极的图形。
在具体实施时，在本发明实施例提供的上述方法中，采用一次构图工艺形成包括有源层、栅绝缘层和栅极的图形，如图6和图7a-图7g所示，具体可以包括如下步骤：
S601、在衬底基板4上依次形成有源层薄膜12、栅绝缘层薄膜13和栅极薄膜14，如图7a所示；具体地，可以采用透明导电氧化物材料例如氧化铟镓锌(IndiumGalliumZincOxides,IGZO)等形成有源层薄膜12，一般将有源层薄膜12的厚度控制在40nm-100nm范围为佳；可以采用氧化硅(SiOx)材料形成栅绝缘层薄膜13，一般将栅绝缘层薄膜13的厚度控制在100nm-300nm范围为佳；可以采用金属材料例如钼(Mo)形成栅极薄膜14，一般将栅极薄膜14的厚度控制在150nm-300nm范围为佳；较佳地，为了增大有源层薄膜12与衬底基板4之间的附着力，如图7a所示，可以在形成有源层薄膜12之前形成缓冲层16；
S602、在栅极薄膜14上涂覆第二光刻胶15，如图7b所示；
S603、利用半色调或灰色调的第二掩膜板对第二光刻胶进行曝光处理，使第二光刻胶形成第二光刻胶完全去除区域、第二光刻胶完全保留区域和第二光刻胶半保留区域；其中，第二光刻胶完全保留区域对应于将要形成的栅极和栅绝缘层的图形所对应的区域，第二光刻胶半保留区域对应于将要形成的有源层的图形中除栅极和栅绝缘层的图形以外的区域，第二光刻胶完全去除区域对应于除有源层的图形以外的区域；
S604、对经过曝光处理后的第二光刻胶15进行显影处理，第二光刻胶完全保留区域d的第二光刻胶15的厚度不变，第二光刻胶完全去除区域e的第二光刻胶15被完全去除，第二光刻胶半保留区域f的第二光刻胶15的厚度减小，如图7c所示；
S605、通过第一次刻蚀工艺完全刻蚀掉第二光刻胶完全去除区域e的栅极薄膜14、栅绝缘层薄膜13和有源层薄膜12，如图7d所示；具体地，可以对第二光刻胶完全去除区域e的栅极薄膜14、栅绝缘层薄膜13和有源层薄膜12先进行干法刻蚀再进行湿法刻蚀的步骤进行处理；
S606、通过灰化工艺去除第二光刻胶半保留区域f的第二光刻胶15，暴露出第二光刻胶半保留区域f的栅极薄膜14，如图7e所示；
S607、通过第二次刻蚀工艺完全刻蚀掉第二光刻胶半保留区域f的栅极薄膜14和栅绝缘层薄膜13，如图7f所示；具体地，可以对第二光刻胶半保留区域f的栅极薄膜14和栅绝缘层薄膜13进行干法刻蚀处理；
S608、剥离剩余的第二光刻胶15，形成包括有源层1、栅绝缘层2和栅极3的图形，如图7g所示。
较佳地，为了进一步地简化阵列基板的制作工艺，可以将与栅极电性连接的信号线(例如，如图3所示的扫描线Scan)和栅极的图形同时形成，基于此，在本发明实施例提供的上述方法中，第二光刻胶完全保留区域还可以对应于将要形成的与栅极电性连接的信号线的图形的区域，在执行本发明实施例提供的上述方法中的步骤S101，形成包括有源层、栅绝缘层和栅极的图形的同时，还可以形成包括与栅极电性连接的信号线的图形。
需要说明的是，在本发明实施例提供的上述方法中，在形成像素电极的图形之后，还可以包括如下步骤：首先，形成包括像素限定层的图形；然后，形成发光层和阴极；上述步骤的具体实施与现有的如图1h-图1i所示的步骤的实施类似，在此不做赘述。显然，在采用本发明实施例提供的上述方法制作OLED的阵列基板的过程中，仅需三次构图工艺(有源层、栅绝缘层和栅极的图形→层间介质层、源极、漏极和像素电极的图形→像素限定层的图形)，可以极大地简化阵列基板的制作工艺。
需要说明的是，本发明给出的上述实施例均以具有2T1C结构且TFT为顶栅型结构的OLED的阵列基板的制作方法为例进行说明的。当然，本发明实施例提供的上述方法也可以适用于制作具有其他结构的OLED的阵列基板；或者，本发明实施例提供的上述方法还可以适用于制作LCD的阵列基板等，在此不做限定，例如在LCD的阵列基板中可以仅包括数据线Data。
基于同一发明构思，本发明实施例还提供了一种阵列基板，采用本发明实施例提供的上述方法制得。该阵列基板的实施可以参见上述阵列基板的制作方法的实施例，重复之处不再赘述。进一步，该阵列基板还包括：位于所述阵列基板上的有机电致发光器件。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括：本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的一种阵列基板、其制作方法及显示装置，在阵列基板的制作方法中，由于层间介质层、源极、漏极和像素电极的图形是通过一次构图工艺形成的，因此，与现有的阵列基板需要在源极和漏极所在膜层与像素电极所在膜层之间设置钝化层且层间介质层、源极、漏极、钝化层和像素电极的图形的形成总共需要经过四次掩模的制作过程相比，可以减少掩模的次数，简化阵列基板的制作工艺。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板的制作方法，包括：在衬底基板上形成包括有源层、栅绝缘层和栅极的图形；其特征在于，还包括：
在形成有所述有源层、栅绝缘层和栅极的图形的衬底基板上采用一次构图工艺形成包括层间介质层、源极、漏极和像素电极的图形。
2.如权利要求1所述的方法，其特征在于，所述采用一次构图工艺形成包括层间介质层、源极、漏极和像素电极的图形，具体包括：
形成层间介质层薄膜；
在所述层间介质层薄膜上涂覆第一光刻胶；
利用半色调或灰色调的第一掩膜板对所述第一光刻胶进行曝光处理，使所述第一光刻胶形成第一光刻胶完全去除区域、第一光刻胶完全保留区域和第一光刻胶半保留区域；其中，所述第一光刻胶完全去除区域对应于将要形成的贯穿所述层间介质层薄膜的过孔所对应的区域，所述第一光刻胶半保留区域对应于将要形成的源极、漏极和像素电极的图形中除所述过孔以外的区域，所述第一光刻胶完全保留区域对应于除所述源极、漏极和像素电极的图形以外的区域；
对经过所述曝光处理后的第一光刻胶进行显影处理，所述第一光刻胶完全保留区域的第一光刻胶的厚度不变，所述第一光刻胶完全去除区域的第一光刻胶被完全去除，所述第一光刻胶半保留区域的第一光刻胶的厚度减小；
通过刻蚀工艺完全刻蚀掉所述第一光刻胶完全去除区域的层间介质层薄膜，形成贯穿所述层间介质层薄膜的过孔；
通过灰化工艺去除所述第一光刻胶半保留区域的第一光刻胶，暴露出所述第一光刻胶半保留区域的层间介质层薄膜；
在经过所述灰化工艺处理后的第一光刻胶上形成金属层薄膜；
剥离剩余的第一光刻胶，形成包括层间介质层、源极、漏极和像素电极的图形。
3.如权利要求2所述的方法，其特征在于，所述第一光刻胶半保留区域还对应于将要形成的与源极电性连接的信号线的图形的区域；
所述形成包括层间介质层、源极、漏极和像素电极的图形的同时，还包括：形成包括与源极电性连接的信号线的图形。
4.如权利要求2所述的方法，其特征在于，所述形成金属层薄膜，具体包括：
采用磁控溅射的方法沉积铝钕合金与氧化铟锡的复合导电薄膜。
5.如权利要求1-4任一项所述的方法，其特征在于，所述在衬底基板上形成包括有源层、栅绝缘层和栅极的图形，具体包括：
在衬底基板上采用一次构图工艺形成包括有源层、栅绝缘层和栅极的图形。
6.如权利要求5所述的方法，其特征在于，所述在衬底基板上采用一次构图工艺形成包括有源层、栅绝缘层和栅极的图形，具体包括：
在衬底基板上依次形成有源层薄膜、栅绝缘层薄膜和栅极薄膜；
在所述栅极薄膜上涂覆第二光刻胶；
利用半色调或灰色调的第二掩膜板对所述第二光刻胶进行曝光处理，使所述第二光刻胶形成第二光刻胶完全去除区域、第二光刻胶完全保留区域和第二光刻胶半保留区域；其中，所述第二光刻胶完全保留区域对应于将要形成的栅极和栅绝缘层的图形所对应的区域，所述第二光刻胶半保留区域对应于将要形成的有源层的图形中除所述栅极和栅绝缘层的图形以外的区域，所述第二光刻胶完全去除区域对应于除所述有源层的图形以外的区域；
对经过所述曝光处理后的第二光刻胶进行显影处理，所述第二光刻胶完全保留区域的第二光刻胶的厚度不变，所述第二光刻胶完全去除区域的第二光刻胶被完全去除，所述第二光刻胶半保留区域的第二光刻胶的厚度减小；
通过第一次刻蚀工艺完全刻蚀掉所述第二光刻胶完全去除区域的栅极薄膜、栅绝缘层薄膜和有源层薄膜；
通过灰化工艺去除所述第二光刻胶半保留区域的第二光刻胶，暴露出所述第二光刻胶半保留区域的栅极薄膜；
通过第二次刻蚀工艺完全刻蚀掉所述第二光刻胶半保留区域的栅极薄膜和栅绝缘层薄膜；
剥离剩余的第二光刻胶，形成包括有源层、栅绝缘层和栅极的图形。
7.如权利要求6所述的方法，其特征在于，所述第二光刻胶完全保留区域还对应于将要形成的与栅极电性连接的信号线的图形的区域；
所述形成包括有源层、栅绝缘层和栅极的图形的同时，还包括：形成包括与栅极电性连接的信号线的图形。
8.一种阵列基板，其特征在于，采用如权利要求1-7任一项所述的方法制得。
9.如权利要求8所述的阵列基板，其特征在于，还包括：位于所述阵列基板上的有机电致发光器件。
10.一种显示装置，其特征在于，包括：如权利要求8或9所述的阵列基板。
CN201510523842.XA 2015-08-24 2015-08-24 一种阵列基板、其制作方法及显示装置 Pending CN105097845A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510523842.XA CN105097845A (zh) 2015-08-24 2015-08-24 一种阵列基板、其制作方法及显示装置
PCT/CN2016/071618 WO2017031940A1 (zh) 2015-08-24 2016-01-21 一种阵列基板、其制作方法及显示装置
US15/533,718 US10026608B2 (en) 2015-08-24 2016-01-21 Array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510523842.XA CN105097845A (zh) 2015-08-24 2015-08-24 一种阵列基板、其制作方法及显示装置

Publications (1)

Publication Number Publication Date
CN105097845A true CN105097845A (zh) 2015-11-25

Family

ID=54577910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510523842.XA Pending CN105097845A (zh) 2015-08-24 2015-08-24 一种阵列基板、其制作方法及显示装置

Country Status (3)

Country Link
US (1) US10026608B2 (zh)
CN (1) CN105097845A (zh)
WO (1) WO2017031940A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977266A (zh) * 2016-07-18 2016-09-28 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106129104A (zh) * 2016-09-27 2016-11-16 京东方科技集团股份有限公司 Oled显示基板及其制作方法、oled显示面板
WO2017031940A1 (zh) * 2015-08-24 2017-03-02 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN109960438A (zh) * 2019-03-19 2019-07-02 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置
CN110600483A (zh) * 2019-08-30 2019-12-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN114577882A (zh) * 2020-11-30 2022-06-03 联合微电子中心有限责任公司 气体传感器的制备方法以及气体传感器
WO2023044957A1 (zh) * 2021-09-24 2023-03-30 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
CN102646717A (zh) * 2012-02-29 2012-08-22 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
CN102646632A (zh) * 2012-03-08 2012-08-22 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US20150079732A1 (en) * 2011-09-02 2015-03-19 Lg Display Co., Ltd. Flat Panel Display Device with Oxide Thin Film Transistors and Method for Fabricating the Same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881654B (zh) * 2012-09-29 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
CN103353689B (zh) * 2013-06-28 2016-03-16 京东方科技集团股份有限公司 光阀器件、红外显示装置、专用眼镜及系统
CN105097845A (zh) 2015-08-24 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
US20150079732A1 (en) * 2011-09-02 2015-03-19 Lg Display Co., Ltd. Flat Panel Display Device with Oxide Thin Film Transistors and Method for Fabricating the Same
CN102646717A (zh) * 2012-02-29 2012-08-22 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
CN102646632A (zh) * 2012-03-08 2012-08-22 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017031940A1 (zh) * 2015-08-24 2017-03-02 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
US10026608B2 (en) 2015-08-24 2018-07-17 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device
CN105977266A (zh) * 2016-07-18 2016-09-28 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106129104A (zh) * 2016-09-27 2016-11-16 京东方科技集团股份有限公司 Oled显示基板及其制作方法、oled显示面板
WO2018058974A1 (zh) * 2016-09-27 2018-04-05 京东方科技集团股份有限公司 Oled显示基板及其制作方法、oled显示面板
US10439011B2 (en) 2016-09-27 2019-10-08 Boe Technology Group Co., Ltd. OLED display substrate and manufacturing method thereof, OLED display panel
CN109960438A (zh) * 2019-03-19 2019-07-02 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置
CN110600483A (zh) * 2019-08-30 2019-12-20 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN114577882A (zh) * 2020-11-30 2022-06-03 联合微电子中心有限责任公司 气体传感器的制备方法以及气体传感器
CN114577882B (zh) * 2020-11-30 2024-04-12 联合微电子中心有限责任公司 气体传感器的制备方法以及气体传感器
WO2023044957A1 (zh) * 2021-09-24 2023-03-30 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法和显示面板

Also Published As

Publication number Publication date
WO2017031940A1 (zh) 2017-03-02
US20170352534A1 (en) 2017-12-07
US10026608B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
CN109103231B (zh) 显示基板及其制造方法、显示装置
CN107424957B (zh) 柔性tft基板的制作方法
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
US10665644B2 (en) Organic light emitting display panel and fabricating method thereof, display device
US9748286B2 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
US10249652B2 (en) Manufacturing method of flexible TFT substrate
CN104810382A (zh) Amoled背板的制作方法及其结构
CN104795434A (zh) Oled像素单元、透明显示装置及制作方法、显示设备
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
US10784287B2 (en) TFT substrate and manufacturing method thereof
EP2709159A1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN104638017A (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN104966718A (zh) Amoled背板的制作方法及其结构
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN105810693A (zh) 阵列基板及其制作方法、显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104157608B (zh) Tft基板的制作方法及其结构
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
CN108493216A (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN203521417U (zh) 有源矩阵有机电致发光显示器件及显示装置
CN104701264A (zh) 一种有机发光二极管显示面板及其制作方法、显示装置
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法
KR20120075803A (ko) 산화물 반도체를 포함한 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125